KR100276045B1 - 디지탈 동시방송 전송시스템 - Google Patents

Abstract

많은 이격된 방송사이트에 대한 동일신호를 방송하기 위한 동시방송 시스템이 개시된다. 본 발명의 시스템(20)은 동시방송될 신호를 수신하기 위해 채택된 허브(28) 및 실제신호를 방송하는 많은 스테이션(30)을 포함한다. 허브는 PDBs(36)로 언급된 디지탈신호 패키지를 배치한다. 신호 패킷화 프로세서의 일부로서 허브는 신호가 방송되어야 할 속도를 펑가하며, 신호가 방송되어야할 개시시간을 할당한다; 이 정보는 PDBs에 부착된다. PDB가 발생된후 PDB는 링크채널을 통해 스테이션에 전송된다. 각각의 스테이션은 스테이션 제어기(32)와 스테이션 전송기(34)를 포함한다. PDB를 수신할때 스테이션 제어기는 스테이션 제어기에 있는 신호를 지시된 개시시간과 적절한 방송속도로 전송기에 전송된다. 단일 PDB내에 포함된 신호를 전송하는 모든 스테이션은 개시시간과 PDB에 포함된 방송속도정보에 근거해서 전송한다. 결과적으로, 각각의 스테이션은 동시전송을 보장하기 위해서 동시에 동일속도로 동일신호를 방송한다

Description

[발명의 명칭]

디지탈 동시방송 전송시스템

[도면의 간단한 설명]

제1도는 본 발명의 페이징시스템의 기본 구성요소의 블록도.

제2도는 복수의 근거리군의 스테이션이 단일 광역군의 스테이션을 구성하는 방법을 예시하는 블록도.

제3도는 본 발명의 방송시스템에 의해 구축된 공중회선 교환전화 네트워크- 스테이션간의 상호접속을 나타내는 도면.

제4도는 본 발명의 시스템의 허브(hub)의 구성요소의 블록도.

제5도는 HDLC 프레임의 구성요소를 나타내는 도면.

제6도는 페이징 터미날 인터페이스를 예시하는 블록도.

제7도는 제어형 페이징 데이타블록(PDB)을 예시하는 도면.

제8도는 데이타형 페이징 데이타블록을 예시하는 도면.

제9a도 내지 9c도는 디지탈 페이징신호를 분석하거나, 또는 포획하는데 페이징 터미날 인터페이스에 의해 수행된 처리단계를 나타내는 블록도.

제1Oa도는 페이징 터미날 인터페이스에 의해 수집된 하나의 특정한 디지탈 페이징 신호의 프로파일(profile)을 예시하는 도면.

제10b도 및 10c도는 제1Oa도의 디지탈 페이징신호의 포획전후에 PDB버퍼의 내용을 예시하는 도면.

제11a도는 페이징 터미날 인터페이스에 의해 포획된 다른 디지탈 페이징신호의 프로 파일을 예시하는 도면.

제11b 내지 11d도는 제11a도의 디지탈 페이징신호의 포획전, 동안, 및 후에 PDB버퍼의 내용을 예시하는 도면.

제12a도는 페이징 터미날 인터페이스에 의해 수집된 또다른 디지탈 페이징신호의 프로파일을 예시하는 도면.

제12b 내지 12d도는 제12a도의 디지탈 페이징신호의 포획전, 동안 및 후에 PDB버퍼의 내용을 예시하는 도면.

제13도는 허브중앙 처리장치를 나타내는 블록도.

제14도는 허브중앙 처리장치의 메모리에 저장된 링크테이블과 링크채널큐를 나타내는 도면.

제15도는 스테이션 패킷의 구조를 나타내는 도면.

제16도는 링크모뎀을 나타내는 블록도.

제17도는 링크 프레임의 구조를 나타내는 도면.

제18도는 여분제어기와 본 발명의 다른 중앙스테이션 구성요소간의 관계, 메인허브, 여분허브, 페이징 단말기, 및 링크채널을 나타내는 블록도.

제19도는 페이징신호를 방송용 스테이션 전송기에 발송시키는 시스템 제어기를 포함한 전송스테이션을 나타내는 블록도.

제20도는 변환기 업링크 중계기(CURE)의 1차 구성요소를 나타내는 블록도.

제21도는 유지관리 동작지점의 1차 구성요소를 나타내는 블록도.

제22도는 단일 지리영역의 동시방송 다중신호를 설계된 본 발명의 시스템이 예비의 또는 여분의 전송시스텝으로 제공될 수 있는 방법을 나타내는 도면.

제23도는 데이타형 페이징블록의 대안적인 형태를 예시하는 도면.

제24도는 스테이션의 전송기에 의해 방송용 신호를 재생시키는 시스템제어를 포함한 대안적인 전송스테이션을 나타내는 블록도.

제25도는 본 발명에 따라 형성된 페이징시스템의 대안적인 실시예의 도면.

제26도는 본 발명에 따라 형성된 링크제어기의 도면.

제27도는 페이징 스테이션에서 데이타를 재생시키는 대안적인 방법을 예시하는 순서도.

[발명의 상세한 설명]

[발명의 분야]

본 발명은 일반적으로 동시방송 전송시스템에 관하며, 더욱 특히 하나 또는 그 이상의 디지탈신호 통신네트워크를 통해 전송사이트(site)에 전송된 신호를 방송하는 동시방송 전송시스템에 관한 것이다.

[발명의 배경]

동시방송은 다수- 위치로부터의 단일 무선주파수 신호를 동시에 방송하는 것이다. 동시방송 전송네트워크는 네트워크의 방송주파수에 맞춰진 수신기가 방송신호를 픽업 및 처리할 수 있는 영역를 최대화하는 것이 바람직한 경우에 구축된다. 페이징시스템은 동시방송 시스템처럼 동작되는 무선시스템의 한 종류이다.

페이징 시스템에 있어서, 서스템 가입자는 페이저(pager)로 불리우는 소형 무선수신기로 제공받을 수 있다. 페이징 시스템은 하나 또는 그 이상의 페이징 터미날 및 다수의 전송기 사이트를 더 포함한다.

페이징 터미날은 공중회선 교환전화 네트워크에 연결되며 각각의 시스템 가입자에 대한 호출을 수신한다. 착신호출을 수신하는데 응답하여, 페이징 터미날은 메세지, 즉 페이지를 발생시킬 것이다. 페이지는 전송기 사이트에 발송되며, 전송기 사이트는 수신된 페이지를 가입자의 페이저를 거쳐 방송한다.

페이지가, 페이저가 할당된 가입자의 페이저에 의해 수신되는 경우, 페이저를 구성하는 호출표시기 또는 디스플레이는 가입자에게 호출을 알리기 위해 구동된다.

페이징 시스템은 다수의 이격된 전송기 사이트로 제공되어 페이저가 기능할 수 있는 커버리지 영역(coverage area)을 최대화한다.

페이징 시스템 및 다른 동시방송 네트워크의 각각의 전송기 사이트는 정확한 동일 순간에 동일신호를 전송하도록 일제히 동작해야 한다. 상기는 2개 또는 그 이상의 전송사이트로부터의 신호가 수신될 수 있는 영역에서, 페이저 또는 다른 수신기가 각각의 수신기 사이트로부터 신호를 수신할 것이기 때문에 중요하다. 신호가 위상을 벗어나 있다면, 그들의 합은 빈번히 수신기에 의해 처리될 수 없는 단일신호를 생산한다. 따라서, 페이징 시스템 및 유사한 방송시스템은 각각의 전송기 사이트가 동시에 동일신호를 방송하도록 전형적으로 구성된다. 상기는 오버랩 영역에서 다수의 전송기 사이트로부터의 신호가 위상내에 존재할 것이며, 그리고 의도되는 수신기에 의해 용이하게 처리될 수 있는 단일 신호를 생산하도록 조합할 것을 보증한다.

다수의 동시방송 시스템은 방송될 신호가 발신하는 중앙스테이션과 신호가 마지막으로 방송되는 개개의 전송기 사이트 사이에서 아날로그식 신호링크 네트워크 유형을 가진다. 링크 네트워크는 중앙 스테이션과 하나 또는 그 이상의 특정한 전송기 사이트 사이에서 전화 또는 광섬유 신호링크의 형태를 취할 수 있다. 링크는 전송기 사이트가 실제적으로 동시방송 신호를 방송하는 것과 다른 반송주파수를 통해 중앙스테이션과 전송기 사이트 사이에서 무선링크의 형태를 대안적으로 취할 수 있다. 전송기 사이트로의 링크는 실제로 다중링크 접속일 수 있다. 예를들어, 중앙스테이션이 동시방송될 신호를 위성 전송기에 먼저 발송하는 것은 일반적이지 않다. 신호는 위성국으로 전송되며, 위성국은 하나 또는 그 이상의 전송기 사이트로 신호를 재전송한다. 이들 시스템에서, 각각의 전송기 사이트는 수신된 신호가 제방송될 경우를 통제하는 지연회로를 포함한다. 총체적으로, 개개의 지연회로는 모두와 연관된 전송기 사이트가 동시에 동일 신호를 방송하도록 보증하기 위해 설정된다.

아날로그 시스템은 동시 방송 애플리케이션에 유용한 것으로 판단되어왔지만, 많은 단점을 가지고 있다.

아날로그 동시방송 시스템은 개개의 전송기 사이트가 모두 동일신호를 전송하도록 보증하기 위해 새로운 지연속도 명령을 개개의 전송기 사이트에 지속적으로 전송하기 위한 유효량의 방송시간(air-time)을 요구한다.

상기 "오버헤드" 방송시간은 제방송용 전속기 사이트에 페이징신호와 같은 유용한 데이타를 포함한 신호를 방송하는데 있어 이용가능한 방송시간의 양을 유효하게 저하시킬 수 있다. 더욱이, 전송스테이션에 대한 실제 전송지연시간은 링크 전파시간의 함수이며, 그 시간은 신호가 중앙 스테이션에서 전송스테이션으로 운행하는데 걸리는 시간이다.

중간 구성요소의 고장으로 인해, 또는 특정링크를 운영하는데 따른 나날의 경제변화에 기인하여 상기 링크가 변화한다면, 링크전파시간은 변화할 것이다. 예를들어, 한 전송기 스테이션에서의 위성수신기는 유지관리를 위해 서비스 이외의 것을 취할 수 있다;

동시방송 데이타의 전송을 사이트에 유지하기 위해, 공중회선 교환전화 네트워크를 통한 링크가 일시적으로 구축될 수 있다.

새로운 링크 지연시간이 전송기 사이트에 발송될때까지, 그 사이트는 주변사이트에 의해 방송된 것에 따른 위상을 벗어나 동시에 페이지를 방송할 것이다.

많은 동시방송 전송시스템의 또다른 단점은 신호가 중앙장치에 의해 처음 발송된 시간과 전송기 사이트에 의해 마지막으로 방송된 시간사이의 지연을 지속적으로 모니터링 하기 위한 유지관리 수신기를 요구한다는 것이다; 그후 상기 정보는 시스템의 제어회로에 의해 이용되어 개개의 전송사이트에 대한 전송지연시간을 통제적으로 조정한다.

아날로그 링크 네트워크와 연관된 또 다른 제한은 중앙스테이션- 전송기 사이트간의 신호전송의 각각의 단계에서 신호의 저하가 있다는 것이다. 상기는 정상신호 손실의 결과로써 발생하며, 손실은 아날로그 신호가 증폭기에 의해 처리되는 경우에, 그리고 무선신호의 전송과 방송의 결과로써 발생한다. 보통, 중앙스테이션과 전송 사이트사이의 링크가 길수록, 그리고/또는 신호가 중간처리에 종속되는 시간이 클수록, 최초신호의 저하는 더 크다. 상기 저하의 결과로써, 동시적인 방송을 위해 전송기 사이트에 의해 수신된 마지막 신호는 실제방송신호가 의도되었던 수신기에 의해 이해될 수 없을 만큼 변화될 수 있다.

[발명의 요약]

본 발명은 일반적으로 중앙사이트에 원격전송기 사이트를 링크하고, 그리고 전송기 사이트 모두가 동시에 동일 신호를 방송하는 새로운 동시방송 시스템에 관한 것이다. 더욱 특히, 본 발명은 시스템 전송기 사이트에 디지탈 포맷으로 데이타를 전송하고, 그리고 모든 전송기 사이트가 특정시간에 특정 포맷으로 데이타를 방송하도록 지시하는 명령과 데이타를 구성하는 동시방송 전송시스템에 관한 것이다.

본 발명의 동시방송 전송시스템은 허브로 인용된 중앙장치를 포함하며, 이것은 페이징 시스템 환경내에서 하나 또는 그 이상의 페이징 터미날에 의해 형성된 페이지를 수용하도록 구성된다. 또한 스테이션으로 인용된 다수의 전송기 사이트가 있으며, 이들은 허브로부터 페이지를 수용하고 일반수신을 위해 페이지를 페이저를 거쳐 재방송한다.

허브는 페이징 터미날에 의해 발생된 페이징신호를 수신하거나, 또는 포획한다.

페이징신호와 발생된 부수적인 정보와 페이징신호 자체의 특징에 근거하여, 허브는 페이징 터미날에 의해 발생된 페이징신호의 특정포맷을 결정한다. 특징적으로 허브는 신호가 아날로그 포맷인지 또는 디지탈 포맷인지를 결정한다.

신호가 디지탈 포맷으로 존재한다면, 허브는 비트 지속시간으로써 언급되는 각각의 신호의 시간주기를 결정한다.

페이징 터미날을 벗어날시에 페이지의 형태에 상관없이, 허브는 페이지를 모든 신호가 동일 비트지속시간을 가지는 디지탈신호 형태로 리패키지(repackage) 한다.

신호는 페이징 데이타 블록(PDB)으로 인용된 패킷에 배치된다. 각각의 PDB의 헤드에, 허브는 그 신호가 방송예정된 개시시간 및 신호의 방송속도가 결정될 수 있는 데이타를 지시하는 제어명령의 블록을 배치한다. 그후 PDB는 허브-스테이션간의 신호 경로를 제공하는 하나 또는 그이상의 링크 채널을 거쳐 개개의 스테이션에 전송된다. PDB는 그 신호가 방송되는 속도보다 더 빠른 속도로 링크채널을 거쳐 스테이션에 전송된다.

스테이선은 각각 링크 채널을 거쳐 PDB를 수신하는데 적합된 스테이션 제어기와, PDB내에 포함된 신호를 방송하기 위한 전송기를 포함한다. 스테이션이 PDB를 수신하는 경우, 스테이션 제어기는 제어정보를 분식하며 페이징신호를 전송기에 발송한다. 제어정보에 근거하여, 스테이션 제어기는 전송기가 페이징신호를 방송하는 경우에 신호가 방송되는 모드, 및 신호가 방송되는 속도를 통제한다.

본 발명의 동시방송 시스템에 있어서, 각각의 스테이션 제어기는 동일한 PDB를 수신한다. 각각의 스테이션은 공동 개시시간과 보오속도(baud rate) 정보에 근거하여 연관된 전송기로 부터의 데이타의 방송을 제어한다.

결과적으로, 모든 스테이션은 동시에 동일 정보를 방송할 것이다. 상기는 다수의 스테이션으로부터의 신호가 픽업되는 영역에서, 수신기, 즉 페이저가 이해할 수 없는 합성신호를 생산하는 오버래핑 신호를 수신하지 않도록 보증한다.

본 발명의 동시방송 시스템에 대해서는 많은 효과가 있다. 각각의 PDB에 대한 개시시간은 허브에 의해 설정되며 마지막 스테이션이 PDB를 수신할 시간보다 더 늦은 시간만이 밀요하다. 상기 요전과 달리 개시시간은 PDB가 링크채널을 거쳐 스테이션에 전파하는데 걸리는 시간에 독립적이다. 결과적으로, 어떤 단일 스테이션에 대한 허브-스테이션간의 PDB전파시간의 변화는 그 스테이션의 기능에 아무런 영향을 미치지 않으므로, 다른 스테이션과 동시에 정보를 방송하게 된다. 더욱이 PDB는 그 페이지가 방송될 속도보다 더 바른 속도로 링크채널을 거쳐 스테이션에 전송된다.

상기는 방송을 위해 스테이션에 페이지를 발송하는데 요구된 시간을 침해하지 않고, 스테이션으로의 명령 및 구성정보의 전송과 같이 다른 통신을 위한 메체로써 링크채널을 사용하는 것이 가능하다.

본 발명의 시스템은 또한 방송하는데 이용되는 신호의 특징에 독립적으로 동작한다. 예를들어, 방송될 신호의 데이타 속도가 변화하거나, 성질이 디지탈 포맷에서 아날로그 포맷으로 변화할때는 언제나, 시스템은 자동적으로 적합한 전송제어정보를 가진 PDB로 신호를 전송한다.

스테이션 제어기에 의한 수신상에서, 데이타는 자동적으로 그 제어정보에 근거하여 적합한 시간에 적합한 포맷으로 동시방송한다. 따라서, 상기 시스템은 가변보오속도와 같은 매우 다양한 특징을 가진 신호를 발생하며, 그리고/또는 아날로그 포맷에서 디지탈 포맷으로 변환될 수 있는 페이징 터미날 및 유사장치로부터 신호를 동시방송하는데 매우 적합하다.

더욱이, 상기 동시방송 시스템은 2개 또는 그 이상의 링크채널을 거쳐 개개의 스테이션에 PDB가 발송되도록 허용한다. 개개의 스테이션 제어기에서의 처리장치는 수신된 가장 처음 무에러(error-free) PDB로부터, 또는 가장 적은 에러를 가진 패킷으로부터 데이타를 선택적으로 전송할 수 있다. 링크 스프레딩(link spreading)은 허브로부터 특정스테이션으로 PDB를 발송하는데 이용될 수 있으며, 스테이션은 제1링크채널을 거쳐 PDB를 수신하며 하나 또는 그이상의 부가 링크채널을 거쳐 그 PDB의 나머지부를 수신하게 된다.

링크 스프레딩은 예를들어 경제 또는 다른 요소가 모든 PDB를 단일 링크채널을 거쳐 특정 스테이션에 전송하는 젓을 어렵게 한다면 유용한다. 본 발명의 상기 특징의 또다른 효과는 1차 링크채널이 고장일 경우에 PDB가 개개의 스테이션에 발송될 수 있는 하나 또는 그이상의 부수적인 링크채널이 항상 존재하도록 시스템이 구성된다는 것이다. 상기 고장이 발생한다면, 스테이션 제어기는 페이지의 연속된 방송을 보증하도록 부수적인 링크채널을 통해 PDB를 수신할 것이다.

본 발명의 또다른 특징은 신호가 동기화로 방송되는 것을 보증하기 위해 다양한 스테이션에 의해 방송된 신호를 저속적으로 모니터링하는 유지관리 수신기의 이용을 요구하지 않는다는 것이다. 또한 스테이션으로의 명령은 링크전송시간의 손실을 최소로 유지하도록 스테이션으로의 PDB의 전송과 상호배치(interleaving)될 수 있다.

더욱이, 에러 정정데이타가 링크채널을 통해 그 전송에 앞서 PDB에 부가된다. 스테이션 제어기는 스테이션으로의 전송동안 PDB에서 전개된 에러를 정정하기 위해 상기 에러 정정데이타를 이용한다. 상기는 스테이션 제어기에 의해 작용된 제어정보, 및 전송기에 의해 방송된 페이징 신호가 허브에 의해 처음 발생되었던 정보 및 페이징 신호와 가능한 유사하도록 보증한다.

본 발명의 또다른 특징은 제방송을 위한 신호, 즉 PDB가 아닌 신호가 링크 채널을 거쳐 방송될 수 있다는 것이다.

링크채널은 스테이션 제어기를 다운로딩(downloading) 하기 위한 소프트웨어 명령을 방송하는 통신매체로써 이용될 수 있다.

상기는 전요소가 핸드온(hands-on)유지관리 또는 시스템 갱신작업을 수행하기 위해 스테이션에 대한 사이트 방문을 수행해야할시에 주파수를 감소시킨다.

또한, 링크채널은 신호가 허브로 다시 스테이션에 의해 전송될 수 있는 이중링크로써 구성될 수 있다. 상기는 링크채널이 PDB 및 스테이션 명령이 전송된 경로뿐만 아니라, 스테이션이 그 동작상태에 관한 허브로 다시 정보를 전송하는 매체로써 이용되도록 한다.

본 시스템의 상기 특징은 보조 스테이션-허브간의 링크에 대한 설정요구를 최소화하여 동시방송 시스템을 동작시키는 것과 연관된 전반적인 비용을 감소시킨다.

용어해설

하기는 자주 나오는 전문용어 및 상세한 설명에 쓰인 약어의 정의이다.

아래에 쓰인 접미자 "x"를 가진 용어는 본 발명의 시스템이 다수의 장치를 가진다는 것이고, 이를 장치는 상세한 설명에서 서로 구분된다.

[바람직한 실시예의 상세한 설명]

I. 시스템 개요

제1도는 본 발명의 동시방송 시스템(20)을 예시한다.

시스템(20)은 공중회선 교환전화 네트워크(PSTN)(26)와 접속된 한쌍의 페이징 터미날(22 및 24)에 의해 발생된 페이지를 방송한다. 시스템(20)은 페이징 터미날(22 및 24)로 부터 페이지를 수신하는 허브(28), 및 시스템이 동작하는 영역의 전체에 걸쳐 페이지를 방송하는 스테이션(30)의 집합을 포함한다. 스테이션(30)에 의해 방송된 페이지는 개개의 시스템 가입자에게 할당된, 페이저(29)로 공지된 수신기에 의해 모니터링 된다.

허브(28)는 페이징신호의 형태로 페이징 단말기(22 및 24)로부터 페이지를 수신하며, 그리고 페이징신호를 페이징 데이타블록(PDB)(36)으로 언급된 패킷으로 묶는다. 각각의 PDB(36)와 함께 구성되는 제어정보는 페이지가 방송되어야 하는 개시시간과 방송되어야 하는 속도를 지시한다. 허브(28)는 종래의 통신링크를 거쳐 PDB(36)를 스테이션(30)으로 발송한다. 각각의 스테이션(30)은 PDB(36)내에 포함된 정보를 처리하는 스테이션 제어기(32) 및 페이지가 페이저(29)에 의해 모니터링될 수 있는 주파수를 통해 페이지를 방송할 수 있는 전송기(34)를 포함한다. 다수의 스테이션(30)으로 전송된 PDB(36)의 다양한 복사본을 모두 동일 개시시간과 보오속도 정보를 포함한다.

따라서, 이들 스테이션과 함께 구성되는 스테이션 제어기(32)는 PDB(36)내에 포함된 페이지를 동일시간과 동일 속도로 그 연관된 전송기(34)에 발송한다. 따라서, 개개의 스테이션(30)은 모두 동시에 동일 페이징신호를 방송할 것이다.

결과적으로, 오버래핑 원(35)에 의해 표시된 바와같이, 2개 또는 그이상의 스테이션(30)으로 부터 페이징신호가 수신될 수 있는 영역내에 위치된 페이저(29)는 단일한 일관성 있는 신호로써 처리될 수 있는 위상내에 있는 신호를 수신할 것이다.

본 발명의 시스템(20)은 제2도에 블록형태로 예시된 바와같은 하나 또는 그이상의 광역군(WAG)(37)에 위치된 스테이션(30)으로 동시방송을 위한 페이지를 발송할 수 있다. 각각의 WAG(37)는 특정한 비교적 큰 지리적영역에 위치된 다수의 스테이션을 포함한다. 페이징 주파수의 이용가능도에 의존하여, 단일 지리영역에 다수의 WAG(37)가 존재할 수도 있다. 각각의 WAG(37)내의 스테이션(30)은 근거리군(LAG)(38)이라 불리우는 작은 지리적 서브그룹으로 더 분류된다. 개개의 스테이션(30)은 2개 또는 그이상의 LAG(38)내에 속할 수 있다. 그렇지만, 개개의 스테이션(30)은 다수의 WAG(37)내에 보통 속하지 않는다.

각각의 스테이션(30)은 적어도 일 전송기(34)를 제공한다. 본 발명의 시스템(20)이 페이징시스템으로써 이용되는 경우에, 이용될 수 있는 전송기의 한종류로서는 일리노이즈, 퀸시의 글레네이르 일렉트로닉스(Glenayre Electronics)에 의해 제작된 QT-7995전송기가 있으며, 이것은 대략 90MHz의 반송주파수를 가진 신호를 방송한다. 전송기(34)는 상보적인 페이저(29)에 의해 처리될 수 있는 포맷으로 신호를 방송할 수 있다. 예를들어, 어떤 전송기는 아날로그신호, 2-레벨주파수 시프트 디지탈신호, 4-레벨주파수 시프트 신호, 및/ 또는 ERAMES- 포맷신호를 방송할 수 있다. 또한, 스테이션(30a)에 의해 도시적으로 표현된 바와같이 어떤 스테이션은 2개 또는 그이상의 전송기(34)를 가질 수 있다. 이를 스테이션(30a)은 2개의 다른 비간섭 반송주파수로 동시에 신호를 전송할 수 있다. 따라서, 스테이션(30)은 2개의 다른 WAG(37)와 연관된 스테이션을 통해 동시적으로 전송될 수 있는 페이지를 수신하거나 방송할 수 있다.

또한, 2개의 유지관리 동작점(M0P)(40)이 제2도에 도시되어 있다. 각각의 M0P(40)는 페이지가 방송되는 주파수 및/ 또는 페이징신호가 방송되는 것과 다른 주파수로 하나 또는 그이상의 스테이션(30)으로부터 무선신호를 수신하도록 적응된다.

M0P(40)는 개개의 스테이션(30)의 성능을 모니터링하여 스테이션의 동작상태에 관하여 스테이션으로부터 상황정보를 더 수신한다. 차례로, M0P(40)는 허브(28)로 다시 연관 스테이션(30)의 동작상태와 성능에 대한 정보를 발송하며, 허브는 적합한 것으로 반응한다.

하나의 특정 스테이션 전송기(34)에 대한 PSTN(26)-스테이션(30)간의 상호접속이 제3도에 도시적으로 예시되어 있다. 페이징 터미날(24)은 하나 또는 그이상의 중계선(33)의 집합에 의해 PSTN(26)에 접속된다.

페이징 터미날(24)은 페이징 시스템 가입자에 대한 호출을 수신하여 이들 호출에 응답하여 페이지를 발생시킨다.

각각의 페이지는 페이지가 발생되었던 가입자에 할당된 페이저(29)에 의해서만 처리되도록 보증하기 위해 주소코드를 포함하는 신호의 집합이다.

상기 페이지를 발생시킬 수 있는 페이징 터미날(24)의 한종류로서는 브리티시 콜롬비아, 벤쿠버의 글레네이르 일렉트로닉스에 의해 제작된 GL3000페이징 터미날이 있다.

페이징 터미날(24)은 하나 또는 그이상의 WAG(37) 또는 하나의 WAG내에서만 선택된 LAG(38)에서의 스테이션(30)에 의해 순차방송을 위한 페이지를 발생시킬 수 있다.

페이징 터미날(24)에 의해 발생된 페이지는 디지탈신호 또는 아날로그신호의 형태로 특정가입자에 할당된 페이저(29)의 신호처리 기능에 의존적이다.

페이징 터미날(24)에 의해 발생된 디지탈신호의 전송속도, 즉 보오속도는 개개의 페이지가 다른 프로토콜에 따라 전송된 신호에 응답하기 때문에 특정가입자에 할당된 페이저(29)에 관련하여 변화할 것이다. 어떤 페이저(29)는 예를들어, P0CSAG프로토콜에 따라 전송된 신호에 응답한다.

상기 프로토콜은 신호가 512,1200, 또는 2400의 보오속도로 특정 페이저에 전송되도록 요구한다. 다른 페이저 GOLAY프로토콜에 따라 전송된 정보를 처리한다.

상기 프로토콜에 따라 전송된 페이지는 300의 보오속도로 방송되는 제1부와 600의 보오속도로 방송되는 제2부를 가진다. 페이징 터미날(24)은 가입자에 할당된 페이저(29)에 대한 내부저장된 정보에 근거되어 적합한 보오속도로 페이지를 발생시킨다.

페이징 터미날(24)이 일단 페이지를 발생시키면, 페이지는 하드와이어 통신링크(42)를 거쳐 허브(28)로 발송된다. 허브(28)로 페이지를 발송하는 경우, 페이징 터미날(24)은 신호를 허브로 전송하여 페이지가 어떤 주파수에서 전송되어야 하는지를 허브에게 알리게 된다. 이후에 설명될 것으로써, 허브(28)는 페이지의 집합을 하나 또는 그이상의 PDB(36)로 패키지 한다; 그후, 허브는 방송을 위해 PDB(36)를 스테이션(30)으로 발송한다.

PDB(36)는 하나 또는 그이상의 링크채널을 거처 허브(28)에서 스테이션(30)으로 발송된다. 각각의 링크채널은 하나 또는 그이상의 스테이션(30)의 특정집합에 대한 통신경로로써 제공된다. 스테이션(30)은 동일한 WAG(37)또는 LAG(38)에서 존재하거나 그렇지 않을 수 있다.

하나의 상기 링크채널은 마이크로파 통신링크(44)일 수 있다; 다른 채널은 위성방송 네트워크(46)일 수 있다.

무선방송 시스템(45)은 페이지가 페이저(29)로 방송되는 것과 다른 주파수에서 동작하며, 또한 링크채널로써 제공될 수 있다. 링크채널로써 무선방송시스템(45)을 이용하는 효과는 허브(28)과 연관된 단일 전송기가 다수의 다른 스테이션(30)으로 페이지를 발송하는데 이용될 수 있다는 것이다. 전용전화선(48)은 또다른 채널링크를 형성할 수 있으며, PSTN(26)은 시스템(20)에 의해 요구되는 경우에 선택적으로 액세스되는 링크채널로써 제공될 수 있다. 링크채널은 또한 다른 세그먼트로부터 생성될 수 있으며, 각각의 세그먼트에서 신호는 다른 통신매체를 통해 전송될 수 있다.

제3도는 마이크로파 세그먼트(44a) 와 단거리 전용선 세그먼트(48a)를 포함하는 하나의 상기 링크를 예시한다. 2개의 세그먼트(44a 및 48a)가 상호접속하는 지점에, 변환기 업링크 중계기(CURE)(50)있다. 2개로 도시된 CURE(50)는 PDB(36)를 적합한 포맷으로 변환시켜 PDB가 하향링크를 거쳐 재전송될 수 있도록 한다. 또한 CURE(50)는 PDB(36)상에서 에러정정 처리를 수행하여 스테이션 제어기(32)에 의해 처리된 PDB내의 데이타가 허브(28)에 의해 PDB에 배치된 데이타와 동일하도록 보증한다.

CURE(50)는 또한 전용전화선(48)과 관련하여 도시된 바와같이 동일성의 허브-스테이션간의 통신링크의 개개의 세그먼트사이에 설치될 수 있다.

PDB(36)는 단일 링크채널 또는 다수의 링크채널을 거쳐 스테이션(30)으로 발송될 수 있다. PDB(36)가 다수의 링크채널을 거쳐 발송되는 경우, 그를은 링크스프레딩 프로토콜에 따라 스테이션으로 전송될 수 있으며, 여기에서 어떤 PDB는 하나의 링크채널을 거쳐 전송되는 반면, 다른 PDB는 하나 또는 그이상의 다른 링크채널을 거쳐 전송된다.

하나의 상기 프로토콜에 따라, 예를들어, PDB(36)의 시컨스에 있어서 제1PDB 와 제3PDB는 마이크로파 링크(44)를 거쳐 스테이션으로 발송될 수 있으며, 제2PDB와 제4PDB는 전용지역선 링크네트워크(48)를 거쳐 발송될 수 있다. 대안적으로 각각의 PDB(36)는 2개 또는 그이상의 링크채널을 거쳐 스테이션(30)으로 전송될 수 있으며, 스테이션은 동일 PDB의 다수의 복사본을 수신한다. 예를들여, 각각의 PDB(36)는 마이크로파 링크(40)와 관통 위성링크(46)를 거쳐 스테이션으로 전송될 수 있다. 유사한 흐름에서, 제1링크채널이 1차적인 허브- 스테이션간의 통신경로로써 작용하고, 그리고 제2링크 채널이 신호가 1차적인 경로를 따라 전송될 수 없는 경우에만 이용되는 부차적인 신호경로로써 제공되는 순간이 존재할 수 있다. 시스템의 어떤 변형에 있어서, 위성네트워크(46)가 2개 또는 그이상의 스테이션 제어기(32)에 대한 1차적인 링크채널로써 제공될 수 있다. 신호가 위성네트워크(46)를 거쳐 전송될 수 없는 경우에 있어서, 시스템은 스테이션 제어기에 대한 신호가 PSTN(26)를 거쳐 전송되도록 구성될 수 있으며, 또다른 스테이션 제어기에 대한 신호가 마이크로파 세그먼트(44a)와 전용지역 세그먼트(48a)로 구성되는 링크를 거쳐 전송되도록 구성될 수 있다.

페이지와 다른 신호는 페이지 자체가 스테이션(30)에 의해 방송되는 속도보다 더 빠른 속도로 링크채널을 거쳐 방송된다. 상기는 페이지가 방송되도록 의도되는 시간이전에 페이지가 스테이션(30)에 의해 수신되는 것을 보증하며, 그리고 페이지의 스테이션으로의 발송과 함께 시스템 상태정보와 명령의 인터리빙을 더 허용한다.

스테이션(30)과 CURE(50)는 또한 페이지가 방송되도록 링크로써 제공되는 것에 부가적으로 허브와 장치 상황정보를 교환한다. 스테이션(30)과 CURE(50)는 예를들어, 그를의 PDB(36)를 수신하는 것을 실패할 경우에는 언제나 허브(28)에 통보한다.

더욱이, MOP(40)는 모니터링하도록 배열되어 스테이션의 동작상태에 대해 허브(28)에 통보한다. 허브(28)는 또한 이들 장치에 소프트웨어 명령을 제공한다. 이격된 장치에 대한 양방향 통신은 이중통신을 허용하는 마이크로파 네트워크(44)와 같은 어떤 종류의 링크채널을 거쳐 발생한다.

허브(28)와 다른 장치사이의 상기 신호교환을 텔로케이터 네트워크 페이징 프로토콜(TNPP) 링크처럼, 블록형태로 제시된 링크(52)를 통과한다. 링크(52)는 본 발명의 한 변형에 있어서 신호가 텔로케이터 네트워크 페이징 프로토콜에 따른 상기 링크를 거쳐 교환되기 때문에 TNPP링크로서 언급된다.

상기 프로토콜은 페이징 터미날 사이의 신호교환을 통제하는데 보통 이용된다. 상기 시스템(20)에서, TNPP는 허브(28)와 떨어진 장치가 허브로 상황보고를 전송하는 하에서 프로토콜로써 이용된다.

TNPP링크(52)수신기능을 가진 허브(28)로부터 이격된 장치는 또한 상기 링크를 거쳐 허브로 부터 명령을 수신할 수 있다. 실제로 TNPP 링크(52)는 링크채널과 구별되는 종래의 통신매체일 수 있다. 예를들어, 본 발명의 한 구성에 있어서, 스테이션(30)은 페이징신호의 방송사이의 유효시간동안 지역 MOP(40)로 장치상태 정보를 순차적으로 방송한다.

차례로, MOP(40)는 마이크로파 네트워크와 같은 종래의 통신링크를 거쳐, 또는 PSTN(26)을 통해 허브(28)로 다시 시스템 상태정보를 발송한다.

대안적으로, CURE(50)와 스테이션(30)의 특정집합에 대한 TNPP선(52)은 PSTN(26)을 통해 선택적으로 실정되는 전용선 링크 또는 다이얼업 링크로 구성될 수 있다.

II. 허브

제4도에 도시된 바와같이, 허브(28)는 실제로 메인허브(28a) 및 그와 동일한 여분허브(28b)를 포함한다.

두 허브(28a 및 28b)는 페이징 터미날(22 및 24)에 접속되며, 그리고 PDB를 스테이션(30)으로 전송시키는 링크채널(1∼6)에 접속된다. 동일한 허브(28a 및 28b)는 한 허브가 고장나는 경우에, 다른 허브가 PDB를 스테이션(30)으로 발송하도록 제공되어, 페이지방송이 중단되지 않도록 한다. 이후에 설명될 것으로써, 여분제어기(58)는 단일 허브(28a 또는 28b)로부터 PDB(36)가 스테이션(30)으로 발송되도록 보증하기 위하여 링크채널과 허브(28a 및 28b) 사이의 인터페이스로써 제공된다.

메인허브(28a)와 여분허브(28b)는 동일하기 때문에, 메인허브(28a)만이 예시되어 있으며 상세히 설명된다. 메인허브(28a)는 동시방송 시스템(20)의 전반적인 동작을 제어하는 중앙처리장치(60)를 포함한다.

다수의 페이징 터미날 인터페이스 보드(PTI)(62)가 있다. 각각의 PTI(62)는 여분제어기(58)를 통해 단일 페이징 터미날(22 또는 24)에 접속되며, 여분제어기(58)는 특정 WAG(37)와 연관된 스테이션에 의해 방송될 상기 터미날에 의해 발생된 페이지를 수신한다. 본 발명의 예시된 변형에 있어서, 각각의 페이징 단말기(22 및 24)는 2개의 다른 WAG(37)를 거쳐 방송을 위한 페이지를 발생시킨다.

개개의 WAG(37)에 대한 페이지는 개별적인 PTI(62)를 통해 허브(28)로 발송된다.

총체적으로, 시스템(20)은 4개의 PTI(62), 즉 PTI(I-IV)를 통해 허브(28)에 의해 수신되는 4개의 개별적인 WAG(37)를 거쳐 페이지의 동시방송을 제어할 수 있다. 링크모뎀(LM)(64)의 집합은 허브(28a)와 링크채널사이의 인터페이스로써 제공된다. 각각의 LM(64)은 신호가 2개의 링크채널을 거쳐 허브(28a)와 이격 스테이션(30)사이에 교환되는데 인터페이스로써 제공된다. 허브(28a)에서, 허브- 스테이션간의 PDB(36)는 6개의 개별적인 링크채널(링크채널_1-6)을 거쳐 발생한다.

그러므로, 허브(28a)는 3개의 개별적인 LM(64)(LM_A-C)을 가지며, 신호는 허브와 다른 링크채널 사이에서 상기 LM(64)을 거쳐 교환된다. 본 발명의 어떤 변형에 있어서, 특정 링크채널은 이중신호 전송용으로 구성될 수 있다.

발명의 이들 변형에 있어서, 스테이션(30), MOP(40), 및 CURE(50)-허브(28)간의 통신은 이중 링크채널을 거쳐 발생하며 연관된 LM(64)은 신호가 허브중앙처리장치(60)로 발송되는데 포트로써 제공된다. LM(64)은 또한 허브에 의해 전송된 신호에 에러정정데이타를 부가한다.

에러정정 데이타는CURE(50)와 스테이션 제어기(32)에 의해 이용되어 스테이션(30)으로의 링크채널을 거쳐 PDB의 전송결과로써 PDB(36)에 전개된 어떤 에러를 정정한다.

신호는 직렬비트 고레벨 데이타 링크제어(HDLC)버스(66)를 거쳐 중앙처리장치(60), PTI(62), 및 LM(64) 사이에서 교환된다.

허브(28a)는 반복적인 클럭신호와 주기적으로 증분된 시간신호를 생산하는 클럭발진기(68)를 포함한다.

클럭발진기(68)로부터의 시간신호와 클럭신호는 클럭버스(67)를 거쳐 중앙처리장치(60), PTI(62), 및 LM(64)으로 발송되며, 여기에서 클럭버스(67)는 상기 시스템(20)의 다른 클럭 회로로 지시된 상기 개시의 섹션에서 이후에 논의될 것이다.

범용 입출력보드(GPI0)(69)는 TNPP 링크(52)를 거쳐 스테이션(30), MOP(40), 및 CURE(50)와 교환된 신호와 허브(28a) 사이의 인터페이스로써 제공된다. 환언하면, GPI0(69)는 TNPP링크(52)를 거쳐 교환된 시스템 명령과 상황신호, 및 중앙처리처지장치(60)사이의 인터페이스로써 제공된다. 또한 GPI0(69)는 본 발명의 동시방송시스템(20)의 모니터링과 동작기 제어를 허용하는 터이날이 접속된 인터페이스로써 제공된다.

인터페이스장치(70)는 GPI0(69)상의 직렬포트와 중앙처리장치(60)상의 병렬신호포트 사이의 직렬/병렬 인터페이스로써 작용한다. 허브를 형성하는 보드는 일반적인 전원(75)에 의해 전력공급된다.

전원이 내는 전력공급 전압은 부분적으로 도시된 전원버스(76)를 거쳐 개개의 보드에 분배된다.

상기 시스템의 다른 장치는 유사한 전원을 가지며, 더 설명되지는 않을 것이지만, 허브 전원(75)과 같은 전력공급기능을 수행한다.

HDLC 버스(66)는 PTI(62)오 LM(64)을 중앙처리장치(60)와 접속시키는 직렬데이타 링크이다. 허브중앙처리장치(60)로부터의 허브구성요소 상태정보, 명령, 질의뿐만아니라 링크채널_1-6을 거쳐, 허브(28a)와 스테이션(30), M0P(40), 및 CURE(50) 사이에 교환된 정보는 HDLC 버스(6)를 거쳐 교환된다. 후기타입의 신호는 허브(28a)로부터 스테이션(3O), MOP(40) 및 CURE(50)로 전송된 시스템명령과 PDB(36)를 포함한다.

또한 이들 신호는 허브(28)로부터 이격된 장치가 이중신호교환을 할 수 있는 링크채널_1-6을 거쳐 허브로 전송하는 상태정보를 포함한다. 데이타 및 명령은 이제 제5도를 참조하여 설명되는 HDLC 프레임(80)의 형태로 HDLC 버스(66)를 거쳐 전송된다.

플래그필드(82)는 프레임의 시작과 끝을 구분하기 위해 프레임(80)의 선단에 위치된다.

본 발명의 한변형에 있어서, 플래그필드(82)는 특정한 8비트 패턴이다. 하나의 플래그필드(82)만이 HDLC 프레임(80)이 잇달아 전송되는 경우에 전송된다.

프레임 플래그(82)의 끝의 잘못된 검출을 방지하기 위해, 전송장치는 플래그와 유사한 데이타를 발송하는 경우에는 언제나, 플래그와 유사한 데이타에 이어지는 데이타패턴에 부가신호를 "비트스터프(bit stuff)"할 것이다. 데이타가 수신되는 경우에, 수신기는 시퀀스의 마지막부분을 검사함으로써 특정 시퀀스의 비트가 플래그(82)를 구성하는지 또는 그렇지 않은지를 평가할 것이다.

상기 평가에 근거하여, 수신기는 스터프된 신호를 제거하고 적합하게 신호를 처리할 것이며, 패턴이 필드플래그의 끝인지를 인식하거나, 또는 적절히 비트스트림을 특징화할 수 없고 수신을 종료할 수 없는지를 결정할 것이다.

플래그필드(82)의 다음으로 주소필드(84)와 제어필드(86)가 있다. 주소필드(84)는 HDLC버스(68)를 거쳐 중앙처리장치(60)로 정보를 전송하거나 그로부터 정보를 수신하는 장치를 식별하는 8비트 필드이다. 중앙처리장치-주변장치간의 통신의 경우에 있어서, 주소필드(84)는 수신측 PTI(62)또는 LM(64)의 주소를 포함한다. 주변장치-중앙처리장치간의 통신이 경우에 있어서, 주소필드(84)는 전송측 PTI(62) 또는 LM(64)의 주소를 포함한다.

제어필드(86)는 HDLC 프레임(80)의 형을 식별한다. HDLC프레임(80)의 2가지 형에는 참조프레임과 데이타프레임이 있다. 참조형 HDLC 프레임(80)은 중앙처리장치(60)에 의해 허브주변장치로 전송된다. 각각의 참조형 HDLC 프레임(80)은 중앙처리장치(60)로 데이타를 전송하도록 수신측 주변장치를 지시하는 명령을 포함한다.

이들 데이타는 주변장치, LM(64)이 정보를 수신하는 시스템(20)의 이격된 구성요소에 대한 상태정보, 주변상태정보, 또는 PDB(36)일 수 있다. 각각의 참조형 HDLC프레임(80)에 내재하여, 어떤 수신측 주변장치가 HDLC 버스(66)를 거쳐 HDLC 프레임(80)를 수신하는 다음장치이어야 하는지를 나타내는 메세지가 있다. 데이타형 HDLC 프레임(80)은 중앙처리장치(60)로부터 주변장치로, 그리고 주변장치로부터 중앙처리장치로 전송된다. 데이타형 HDLC 프레임(80)은 중앙처리장치와 주변장치사이에 전송되는 실제데이타를 포함한다.

제어필드(86)의 다음으로 데이타필드(88)가 있다. 참조형 HDLC 프레임(80)내의 데이타필드(88)는 프레임이 허브(28)를 형성하는 장치에 이해 정확한 순서로 발송되고 처리되는지를 보증하기 위해 순차정보를 포함한다.

본 발명의 어떤 변형에 있어서, 시컨스정보는 제어필드(86)내에 포함될 수 있거나, 또는 모두 생략될 수도 있다.

본 발명의 이러한 변형에 있어서, 참조형 HDLC 프레임(80)의 데이타필드(88)는 비워진채로 남겨둘 수도 있거나, 또는 바로 생성될 수도 있다. 데이타형 HDLC 프레임(80)에 대한 데이타필드(88)는 PDB(36)와 같이 링크채널(1-6)을 거쳐 전송될 정보, 이중형링크 채널(_1-6)을 거쳐 수신되는 정보, 송신측 PTI(62) 또는 LM(64)의 동작상태에 관한 정보, 또는 수신측 PTI 또는 LM에 지시된 제어정보를 포함한다.

LM(64)에 대한 데이타필드는 수신측 LM이 연관된 링크채널을 거쳐 신호의 교환을 제어하는 명령을 또한 포함할 수 있다. 링크채널 신호전송을 제어하기 위해 LM(64)에 전송된 명령중에는 신호가 링크채널을 거쳐 전송되어야 하는 보오속도, 신호가 전송되어야 하는 신호레벨, 및 링크채널 및/또는 LM의 구성을 설정하는 명령을 포함한다.

또다른 명령은 LM(64)으로 전송되어 RF-형 링크채널의 RF-전송기가 통계요건에 따르도록 모르스(Morse) 코드스테이션 식별사항을 주기적으로 발생시킨다. 또한 링크채널 전송기를 선택적으로 작동시키고 비작동시키는데 이용되며, 그리고/또는 링크채널의 분해 또는 구축을 제어하는데 이용되는 명령이 있다. 이를 명령은 PSTN(26)과 같은 전용링크에 대한 액세스 비용을 감소시키며, 그리고/ 모는 전용된 RF전송기의 소모를 감소시키기 위해 사용되지 않는 링크를 비활성화시키는데 이용된다. 이들 명령에 대한 정보필드(92)는 명령과 연관되는 배열을 포함한다.

데이타형 HDLC 프레임(80)에 대한 데이타필드(88), 또는 제어필드(86)는 프레임의 적절한 순서처리를 보증하기 위해 시컨스정보를 포함할 수 있다.

HDLC 필드(80)가 PDB(36)와 같이 전송될 데이타를 하향 스테이션(30)으로 포함하는 경우에, 데이타필드(88)는 전송데이타명령에 0P코드(0peration Code)(90)를 포함한다.

0P코드(90)의 다음으로 정보필드(92)는 길이필드(95), 제어필드(86), 및 스테이션패킷(97)을 포함한다. 스테이션패킷(97)은 스테이션(30)으로 전송될 실제 데이타를 포함한다. 길이필드(95)는 스테이션필드(97)의 전체크기를 지시하는 데이타를 포함한다.

제어필드(96)는 메세지번호(98), 매세지 우선순위 플레그(99), 및 채널번호(100)를 포함한다. 메세지번호(98)는 패킷필드내의 데이타의 순서위치를 지시한다.

또한, 메세지번호(98)는 중앙처리장치(60)와 LM(64)사이의 순서제어로 이용된다; 일단 LM이 특정 스테이션패킷(97)을 처리하였다면, 패킷의 성공적인 처리를 통보하기 위해 패킷의 메세지 번호와 함께 중앙처리장치로 다시 상황매세지를 전송한다.

메세지 우선순위 플레그(99)는 스테이션 패킷(97)이 PDB(36) 또는 제어정보를 포함하는지를 지시한다. 상기 제어정보는 예를를어 스테이션 제어기(32)로 다운로딩될 스테이션을 제어하기 위한 소프트웨어코드를 포함한다. 채널번호(100)는 LM(64)이 스테이션 패킷(97)을 어떤 링크채널을 거쳐 전송해야하는지를 지시한다.

마지막 플래그필드(82)이전에 HDLC 프레임(80)의 마지막 필드는 검사합계(check sum) 필드(101)이다.

검사합계 필드(101)는 선행필드의 에러를 검사하는데 이용되는 고정길이 필드이다.

이것은 선행하는 실제 비트스트림에 근거된다.

이것은 비트스터핑의 결과로써 들어온 어떤 비트 또는 시작/끝 플래그필드(82)에 근거되지 않는다.

제6도는 PTI(62)의 구조 및 페이징 터미날(24)의 출구포트중 한 포트와의 접속을 예시한다. PTI(62)는 페이징 터미날(24)로부터 페이지를 수신하고, PDB(36)로 페이지를 패키지하고, 그리고 그들을 HDLC 버스(66)를 거쳐 허브중앙처리장치로 전송하는 마이크로프로세서(102)를 가진다. 상기 시스템(20)의 일변형예 있어서, 일리노이즈, 샴버그의 모토롤라 컴퍼니에 의해 제작된 MC68302마이크로프로세서가 PTI마이크로 프로세서(102)로써 이용된다. 마이크로 프로세서(102)를 구성하는 직렬통신제어기 수신기- 전송기(SCC)(103)가 있다. SCC(103)는 HDLC 버스(66)를 거쳐 전송용 PTI(62)에 의해 발생되는 신호에 대한 병렬-직렬신호변환기로써 제공되며,그리고 HDLC 버스를 거쳐 수신된 신호에 대한 직렬-병렬령신호변환기로써 제공된다. HDLC버스(66)에 접속된 각각의 개별적인 허브(28)장치는 직렬-병렬 및 명령-직렬 비트변환을 위한 유사한 SCC를 갖춘 프로세서를 가진다.

로컬발진기(104)는 마이크로프로세서(102)의 동작을 제어하는데 이용되는 클럭신호를 제공한다. PTI(62)는 PTI에 의해 처리된 데이타와 PTI에 대한 동작명령이 저장되는 단일 메모리부(105)에 의해 제시되는 다수의 랜덤-액세스 메모리 및 판독 전용메모리를 가진다. 이후에 설명될 것으로써, 마이크로프로세서에 의해 유지관리되는 2개의 유효한 메모리필드는 PDB버퍼와 페이징 신호속도필드이다. PDB 버퍼는 디지탈화된 페이징신호가 중앙처리장치(60)로 발송하기 이전에 저장되는 곳이다.

페이징신호 속도필드는 PDB버퍼에서의 페이징신호의 보오속도가 저장되는 곳이다.

시스템 클럭시간은 PTI(62)를 구성하는 카운터(107)에 의해 마이크로프로세서(102)로 공급된다. 카운터(107)는 클럭신호선(108)을 거쳐 클럭발진기(68)로부터의 클럭신호에 의해 진행된다.

카운터(107)는 또는 4중선 버스일 수도 있는 스트로브선(109)을 거쳐 수신되는 클럭 발진기 보드로부터의 스트로브 신호에 의해 주기적으로 초기화된다. 총체적으로 클럭신호선(108)과 스토로브선(109)은 클럭버스(67)의 연장이다. 카운터(107)에 의해 발생된 시간신호는 시간신호버스(110)를 거쳐 마이크로프로세서(102)로 발송된다. 상기 시스템의 바람직한 변형에 있어서, 카운터(107)는 매 100ns 또는 매 ㎲의 속도로 진행하도록 설정된다.

PTI(62)는 3개의 선중 한선을 거쳐 페이징 터미날(22)로부터 페이지를 수신한다.

아날로그 포맷으로 존재하는 페이지는 아날로그 페이지- 아웃선(111)을 거쳐 전송된다.

로우 보오속도 디지탈 페이지, 즉 2400 보오보다 작거나 동일한 속도로 방송되는 페이지는 저속 디지탈 페이지-아웃선(112)을 거쳐 PTI(62)로 발송된다. 하이 보오속도 페이지, 즉 2400 보오보다 크거나 동일한 속도로 방송되는 페이지는 고속디지탈 페이지-아웃선(113)을 거쳐 PTI(62)로 발송된다. 페이징 터미날-PTI간의 인터페이스는 페이징 터미날(24)이 PTI(62)로 페이지 제어정보를 전송하는 선의 집합을 포함한다.

특히, 페이징 터미날(22)에 의해 발생된 페이지가 스테이션(30)에 의해 방송되도록 하는 주파수는 주파수 선택선(116)의 집합을 통해 PTI로 전송된 신호에 의해 지시된다.

페이지가 전송되어야 하는 모드(즉, 아날로그, 저속디지탈, 고속디지탈, 2-레벨 또는 4-레벨 주파수 시프트키잉)는 모드선택선(118)의 집합을 거쳐 페이징 터미날로부터 발송된 신호의 집합에 의해 지시된다. 페이지가 방송되는 WAG(37)내에 특정 LAG(38)는 존선택선(120)을 거쳐 전송된 신호의 집합에 의해 지시된다. 제6도에서, 주파수 선택선, 모드선택선, 및 존선택선(116, 118, 및 120)은 모두 페이징 터미날(22)로부터 PTI마이크로프로세서(102)로 직접연장된다.

상기는 본 발명의 바람직한 변형에 있어서, 이들선의 하나, 둘, 또는 모두가 일시적으로 버퍼링되는 마이크로프로세서로부터 외부의 레지스터에 접속될 수 있다는 점에서 좋은 실례인 것으로 평가되어야 한다.

본 발명의 바람직한 변형에 있어서, 주파수 선택선(116)은 3선 신호버스의 형태이며, 모드선택선(118)은 3선 신호버스의 형태이며, 그리고 존 선택선(120)은 8선 신호버스의 형태이다.

또한 PTI마이크로프로세서(102)가 페이징 터미날(22)로 상태신호를 발송하는데 이용되는 3선 준비버스(121)가 있다. 이들 상태신호는 예를들어 PTI(62)가 PDB(36)로 패킷화하기 위한 새로운 페이징신호를 수용하기 위해 준비하고 있는지 또는 그렇지 않은지의 지시를 포함한다.

아날로그 페이지- 아웃선(111)은 아날로그신호 스트림을 디지탈신호 스트림으로 변환시키는 아날로그-디지탈 변환기(ADC)(122)또는 다른 변환기에 접속된다.

본 발명의 일 변형에 있어서, ADC(122)로부터의 출력은 직렬데이타 스트림이다. 디지탈 데이타 스트림은 페이징 터미날(24)에 의해 발생된 디지탈 페이징신호의 보오속도와 근사적으로 동일한 고정된 보오속도를 가진 직렬디지탈 스트림으로 디지탈화된 신호를 압축시키는 디지탈신호 처리기(124)로 공급된다.

압축된 디지탈화된 아날로그 페이징신호는 이후에 설명될 PDB(36)를 패키지화하기 위해 마이크로프로세서(102)로 발송된다.

저속 디지탈 페이징신호는 그 보오속도가 초기적으로 계산되며 신호자제가 PDB(36)의 스테이션으로 발송하기 위한 적합한 포맷으로 변환되는 데이타 포획처리에 종속된다.

저속 디지탈 페이지- 아웃선(112)는 페이징 터미날(24)에 의해 발생된 페이징신호의 0에서 1 및 1에서 0로의 변환을 모니터링하는 에지검출기(126)에 접속된다. 시간신호버스(110)의 분기는 또한 에지검출기(126)에 접속된다.

각각의 에지 검출기(126)는 페이징신호의 0/1상태의 변환을 감지하며, 카운터(107)로부터의 현재시간을 래치하고, 그리고 마이크로프로세서(102)로 그 시간을 발송한다.

차례로, 마이크로프로세서는 이후에 설명될 것으로써, 개개의 PDB를 발생시키기 위해 페이지가 페이징 터미날(24)에 의해 발생되는 속도를 분석하기 위해 래칭된 시간을 이용한다.

페이징 터미날(24)에 의한 고속 디지탈 페이징신호의 발생은 신호- 아웃제어선(132)을 거쳐 페이징 터미날에 페이징-신호 수용속도 신호를 발생시키는 PTI보오속도 발생기(130)에 의해 제어된다.

클록신호선(108)의 분기는 페이징-신호 수용속도신호가 근거로하는 마스터 클럭신호를 공급하기 위한 보오속도 발생기(130)에 접속된다. 페이징신호 수용속도신호의 실제속도는 마이크로프로세서(102)에 의해 발생되고 발생기 제어버스(134)를 거쳐 발생기로 발송되는 보오속도 제어신호의 집합에 의해 설정된다.

신호속도 아웃신호에 동기하여 그리고 응답하여, 페이징 터미날(24)은 고속 디지탈 페이지- 아웃선(112)을 거쳐 PTI(62)로 고속 디지탈 페이징신호 아웃을 발송한다.

신호는 신호-아웃 제어선(132)의 분기로부터의 클럭신호에 의해 진행되는 PTI시프트레지스터(136)로 발송된다. 시프트레지스터(136)로부터의 출력은 시프트레지스터버스(138)를 거쳐 마이크로프로세서(102)로 발송되는 다중비트 신호이다.

페이징 터미날(24)이 시스템(20)을 거쳐 방송될 필요가 있는 페이지를 생성하였을 경우, 페이징 터미날은 모드 선택선(118)을 거쳐 PTI(62)로 신호를 초기적으로 발생시킨다. 또한 페이징신호는 페이징신호의 연관된 특징으로 지시하는 주파수 선택선, 모드선택선, 및 존선택선을 거쳐 신호의 집합을 발생시킨다.

PTI(62)가 페이지의 수용을 개시하려는 경우, 그것은 모드-준비선(121)을 거쳐 신호의 집합을 발생시킴으로써 페이징 터미날(24)에 통보한다. 선(116-120)을 통해 전송된 특정정보에 응답하여, PTI 마이크로프로세서(102)는 제7도에 설명된 제어형 PDB(36a)를 생성한다. 제어형 PDB(36a)는 모드필드(140), 주파수필드(142), 시간필드(144), 및 존필드(146)를 포함한다. 모드필드(140)는 시컨스데이타가 방송되어야 하는 모드를 지시하는 데이타를 포함한다. 모들필드(140)에서의 데이타는 또한 연관된 전송기가 턴온되어야 하는지, 또는 턴오프되어야 하는지를 평가하기 위해 수신측 스테이션 제어기에 의히 이용되는 암시적 또는 명시적, 전송작동/비작동 플래그를 포함한다.

본 발명의 일변형에 있어서, 다음 데이타가 아날로그, 저속디지탈, 고속디지탈, 또는 주파수 시프트 포맷으로 전송되어야 하는지를 또는 그렇지 않은지를 지시하는 모드필드(140)의 데이타는 "전송-키" 명령을 고유적으로 포함하도록 스테이션 제어기(32)에 의해 판독된다. 주파수필드(142)는 데이타가 어떤 주파수를 거쳐 방송되어야 하는지를 지시하는 데이타를 포함한다. 시간필드(144)는 전송기가 턴온 또는 턴오프되어야 하는 기본시간을 지시하는 데이타를 포함한다. 시간필드(144) 내에 포함된 시간은 또한 스테이션(30)이 다음 PDB(36)에 포함된 페이징신호를 전송하려고 개시하려는 기본시간을 포함한다. 존필드(146)는 PDB(36)가 어떤 LAG(37), 스테이션(30)의 집합, 또는 스테이션을 거쳐 방송되어야 하는지를 지시한다. 본 발명의 어떤 변형의 제어형 PDB(36a)는 존필드(146)의 특징적인 속성을 지시하도록 예시되지 않은 주소형 필드를 더 포함할 수 있다.

환언하면, 주소형 필드는 존필드(146)가 특정 스테이션용 주소에 대한 소정주소를 포함하는지 여부를 표시할 것이다.

PTI(62)가 페이지를 억셉트할 준비되면, 준비신호가 모든 준비선(121)에 걸쳐 페이징 터미날에 발생된다. 일반적으로 PTI마이크로프로세서(102)는 페이지를 제8도에 대해 기술된 데이타형 PDB(36b)로 리패키징한다. 각 데이타형 PDB(36b)는 개시시간필드(150), 속도필드(152), 길이필드(154) 및 데이타필드(156)를 포함한다.

개시시간필드(150)는 다운스트림 스테이션(30)이 PDB(36b)내에 포함된 페이징 데이타를 방송하기 시작해야할때를 표시하는 데이타를 포함한다.

PTI 마이크로프로세서(102)는 PDB(36b)의 제1디지탈화 페이징신호에 대응하는 페이징 신호를 수신하는 시간에 고정값을 더하여 개시시간를 계산한다. 통상 지연은 어느곳에서나 2내지 13초이다. 지연은 신호를 스테이션에 제공하는데 필요한 시간의 누적총량을 나타내며, 250 ×10^-3초 내지 5초일 수 있으며, 오퍼레이터가 시스템에 프로그래핑하는 지연은 0내지 8초일 수 있다.

이 지연은 초기에 시스템 오페레이터에 의해 설정되며 그후 자동적으로 PTI(62)가 데이타형 PDB(36b)로 패킷화되는 초기 페이징 신호를 수신하는 시간에 더해진다.

속도필드(152) 페이징 신호가 방송되어야 하는 속도의 표시를 포함한다.

이 속도의 계산은 이후에 설명될 것이다.

길이필드(154)는 데이타필드(156)에 포함된 페이징신호의 수에 대해 바이트로 나타내는 표시를 포함한다. 데이타필드(156)는 PTI(62)에 의해 발생된 실제 디지탈화 페이징신호를 포함한다. 이들 신호는 PTI마이크로프로세서(102)에 의한 발생후 PDB버퍼에 저장된 페이징신호이다.

PTI(62)가 PDB(36b)내로 리패키징될 수 있도록 페이징신호를 처리 또는 "포획"하는 실제방법은 페이징 터미날(24)에 의해 발생된 페이징 신호형의 함수이다.

아날로그 페이지는 디지탈화될 ADC(122)에 공급된다. 디지탈화 페이징신호는 페이징 터미날(24)에 의해 발생된 디지탈 페이징신호의 보오속도와 같은 고정보오속도로 디지탈 데이타 스트림에 있도록 DSP(124)에 의해 압축된다.

압축된 디지탈화 신호는 마이크로프로세서(102)에 의해 PDB 데이타블록(36b)으로 패킷화되며, 여기서 각 데이타필드(156)는 디지탈화 압축페이징신호의 바이트의 미리 설정된 최대수를 포함한다. 디지탈신호 프로세서(124)가 압축페이징신호를 발생시키는 속도는 미리 설정되며, 마이크로프로세서(104)는 그 속도를 생성된 각 데이타형 PDB(36b)에 대한 속도필드(152)에 자동적으로 위치시킨다.

PDB개시시간필드(150)는 제1디지탈화 페이징신호가 마이크로프로세서(102)에 의해 수신되는 시간 및 고정전송지연시간을 기초로한 전송개시시간을 제공받는다. 개시시간필드(152)내의 값은 2포맷중 하나로 존재할 수 있다. 본 발명의 1형에서, 초기제어형 PDB(36a)의 시간필드(144)는 다음 페이징신호에 대한 개시시간의 최상위 디지트를 포함한다.

다음 데이타형 PDB(36b)의 개시시간필드(150)는 연관된 블록에 페이지의 개시시간의 최하위 디지트를 포함한다. 본 발명의 제2실시예에서, 제어형 PDB(36a) 의 시간필드(144)는 베이스시간을 포함한다.

데이타형 PDB(36b)의 개시시간필드(105)는 델타시간 값을 포함하며, 이값은 연관된 페이징 신호가 전송되야 하는 시간과 베이스시간 사이의 차이를 나타낸다. 개시시간 필드에 포함된 데이타 포맷은 고정되고, 이 포맷은 PDB(36b)에 포함된 페이지형의 변화에 따라 변하지 않는 것으로 이해되야 한다.

디지탈 페이징신호의 포획은 신호의 보오속도의 함수이다. 이후에 설명되겠지만 PTI(62)는 저속신호의 0.1전환을 모니터링하고, 신호의 전송속도를 판별하고, 데이타형 PDB(36b)를 신호를 패킷화할 수 있다. 고속디지탈 페이징신호는 PTI(62)에 의해 효율적으로 분석될 수 있는 속도보다 더 고속으로 발생되곤 한다. 이들 신호는 아래에서 상세히 논의되는 바와같이 PTI시프트레지스터(136)를 통해 PTI마이크로프로세서(102)에 로드된다.

저속디지탈 페이징신호의 포획이 제9a도 내지 제9c도의 흐름도를 참조하여 기술된다. 제9a도에서와 같이 PTI마이크로프로세서(102)가 저속디지탈 페이징신호를 수용하도록 설정된 경우 스템(160)에서 비트전환이 발생된 때를 표시하는 래치된 카운터 값에 대한 에지검출기의 출력신호를 모니터링 한다. 스템(162)는 비트전환이 검출된때 생기는 처리를 나타낸다. 전환이 검출되지 않은 경우 생기는 처리는 이후에 기술될 것이다.

전환이 검출된때 단계(164)에서 마이크로프로세서는 비트상태와 변환시간을 저장한다.

비트상태는 에지검출기에 의해 모니터링 된 데이타의 새상태에 의거한다. 따라서, 에지검출기가 "1"상태로 부터 "0"상태로의 폴링(falling) 신호를 모니터한 경우, 최종비트 또는 비트들이 "1"비트였다는 것으로 이해된다. 전환은 또한 단계(166)에서 필터링 처리를 받는다. 본 발명의 일실시예에서, 필터링 단계(166)는 마이크로초의 선택수에 대한 전환시간의 반올림을 포함한다.

물론 다른 필러링 처리가 이용될 수 있다.

전환시간 필러링 이후에, 비트지속시간이 단계(168)에서 계산된다. 비트지속 시간은 비트를 나타내는 신호가 하나의 특정비트상태로 남아있는 시간주기이다.

비트지속시간은 비트전환이 검출된 시간과 다음에서 최종비트전환시간 사이의 시간값 차이를 계산한 것이다. 따라서 비트의 처리는 현행비트지속시간 및 이전 또는 다음에서 최종(next-to-last:NTL)비트의 비트지속시간의 함수가 된다. 초기에, 비교는 최종비트지속시간이 단계(170)에 표현된 바와같이 NTL비트지속시간의 32배 보다 작거나 또는 다음에서 최종비트지속시간의 32배 보다 큰지를 결정하기 위해 행해진다.

최종비트지속시간이 다음에서 최종비트지속시간의 1/32에서 32배 사이에 있는 경우, PTI 마이크로프로세서(102)는 최종비트지속시간이, 단계(172)에 의해 표현된 바와같이, NTL 비트지속시간이 짝수배인지를 판별한다. 최종비트지속시간이 NTL비트지속시간의 짝수배인 경우, 마이크로프로세서는, 단계(174)에 의해 표현된 바와같이, 최종 비트와 최종비트와 동일한 NTL비트의 수를 계산한다. 다음 단계(176)에서, 마이크로프로세서는 PDB버퍼와 NTL비트의 등가수를 더한다. 또한 마이크로프로세서(102)는 PDB버퍼의 모든 페이징신호에 대한 비트지속시간으로써 NTL비트지속시간을 유지한다.

예를들어, 제1Oa도는 저속디지탈 페이징신호 데이타 스트림을 도시하며, 여기서 NTL비트(178)는 833마이크로초(1200보오)의 비트지속시간을 가지고 있다.

제1Ob도에 도시된 바와같이, PDB 데이타 버퍼의 PTI마이크로프로세서(102)에 의해 저장된 NTL 비트는 단일의 0비트이었다. 현행비트(180)는 2500 마이크로초(400보오)의 지속시간을 가진다. PTI 마이크로프로세서(102)는 최종비트(180)의 지속시간이

세개의 1200 보오비트의 지속시간과 동일하였다고 판별한다. 따라서 마이크로 프로세서는 제1Oc도와 같이 PDB버퍼에 3개의 "1"비트를 가한다.

제9b도로 돌아와서, 부가비트가 PDB버퍼에 가하여진후 마이크로프로세서(102)는 PDB버퍼에 640비트이상 있는지 또는 버퍼내 비트의 전송시간의 총지속시간이 300ms를 초과하는지를 판별한다.

만약 이한계를 초가하면, 단계(190)에서와 같이 데이타형 PDB(36b)가 생성된다. PDB 발생프로세스에서, 제1의 64O비트는 데이타필드(156)를 형성하기 위해 버퍼로부터 인출된다. PDB(36b)용 속도필드(152)는 NTL비트의 비트지속시간에 대응하는 값을 제공받는다. PDB(36b)용 길이필드(154)는 데이타필드(156)의 신호수의 표시로 채워진다.

제1Oa 내지 제1Oc도의 예에서, 속도는 1200보오일 수 있다. 또한, 단계(192)에서, 남아있는 비인출된 비트는 다음 데이타 프레임에서 생성된 데이타 프레임용 초기 데이타로 작용을 위해 PDB버퍼의 헤드로 이동된다.

인출후 또는 인출이 없는 경우, 마이크로프로세서(102)는 다음 비트지속시간이 보고될때까지 기다린다.

만약 최종비트지속시간이 NTL 비트지속시간의 짝수배가 아닌 경우, PTI 마이크로프로세서(102)는, 단계(194)에서 NTL비트지속시간의 짝수젯수(divison) 인지를 판별한다. 최종 비트지속시간이 NTL비트지속시간의 짝수젯수인 경우, PTI 마이크로프로세서(102)는 PDB버퍼내의 모든 비트를 단계(196)에 표현된 바와같이 새비트속도를 나타내는 비트패턴으로 변환한다. 새비트는, 단계(198)에서 PDB버퍼에 가해진다.

단계(199)에 표현된 바와같이, 이 최종비트용 비트지속시간은 PDB버퍼내 비트용 비트지속 시간으로써 저장된다. 그리고나서 버퍼내 640비트/300밀리초 총지속시간으로 평가스템(192)이 실행된다.

만약 버퍼내에 640비트 보다 더많이 있다면, 또는 총지속시간이 300ms보다 더 크다면, 생성 PDB단계(192)이 실행되며, 여기서 데이타블록용 속도필드는 최종비트용 비트지속시간에 대응하는 데이타 속도를 제공받는다.

제11a내지 제11d도는 이런 형의 데이타포획이 실행되는 방식을 도시한다.

제11a도는 페이징 터미날로부터의 신호스트림을 도시하며, 여기서 NTL비트(200)는 3333마이크로초(300보오)의 지속시간을 가진다.

제11b도는 NTL비트와 선행비트의 값이 저장된 PDB 버퍼의 일부를 도시한다.

제11a도에 도시된 바와같이, 최종비트(202)는 1666마이크로초(600보오)의 지속시간을 가진다.

먼저 PTI마이크로프로세서(102)는 최종비트(2O2)의 지속시간이 NTL비트(2O0)의 전환시간의 짝수젯수인지를 판별한다. 상세히 말하면, 마이크로프로세서(102)는 최종비트의 지속시간이 16661

와 같은가 또는 NIL비트(200)의 비트지속시간의 1/2과 같은 가를 판별한다.

그리고나서 마이크로프로세서는 PDB버퍼내의 현행의 모든 비트를 더 짧은 비트지속시간용 비트의 등가수로 변환한다.

이 경우, 제11c도에 도시된 바와같이 PDB버퍼는 갱신되어 하나의 "O"비트였던곳이 두개의 "O"비트로 되고 하나의 "1"비트였던 곳이 두개의 "1"비트가 된다.

그후 제11d도와 같이, 최종비트가 PDB버퍼에 가해진다.

만약 PDB버퍼의 포획된 페이징신호의 640비트보다 더 많이 존재하거나 또는 버퍼내 비트의 총지속시간이 300밀리초 보다 더 큰 경우, 제1의 640비트, 또는 페이징신호의 제1의 300ms를 발생하는데 필요한 비트는 PDB데이타블록(36b)을 생성하기 위해 사용된다.

이 PDB(36b)용 속도필드에 위치된 값은 최종비트용 비트지속시간, 이 상태에서는 600보오에 의거될 것이다.

만약 최종비트지속시간이 NTL비트지속시간의 짝수배수도 아니고 짝수젯수도 아닌 경우, PTI 마이크로프로세서(102)는 단계(206)에서(제9c도), 1보다 크고 32보다 작은 두개의 비트지속시간의 공통젯수가 존재하는가를 판별한다. 공통젯수가 있는 경우, PDB 버퍼내의 현행의 모든 비트는 단계(208)에서, 공통젯수에 의거한 그 등가물을 나타내는 비트로 변환된다.

그후 단계(210)에서 최종비트는 공통젯수에 의거한 비트의 등가수로 변환된다.

이 변환후, 최종비트는 단계(212)에서, 버퍼로 삽입된다.

공통분모에 의거한 비트지속시간은 단계(214)에서, 최종비트지속시간으로써 세이브된다.

그 후 단계(190)이 실행되어 PDB버퍼에 640비트보다 더 많은 비트가 존재하는가 또는 총지속 시간이 300ms보다 더 큰가를 판별한다.

만약 PDB데이타블록(36b)을 생성하는 것이 필요하다면, 속도필드는 계산된 공통분모에 의거한 값으로 채워진다.

제12a도는 페이징 터미날(24)로부터의 페이징신호의 스트림을 나타내며, 제12b도는 최종 비트의 포획전의 PDB버퍼의 내용을 나타낸다.

데이타 스트립은 1000마이크로초(1000보오)의 지속시간을 갖는 NTL비트(216) 및 666마이크로초(1500보오)의 지속시간을 갖는 최종비트(218)을 가진다.

단계(206)을 따라, PTI 마이크로프로세서(102)는 NTL 및 최종비트지속시간이 공통분모, 333마이크로초를 가지는가를 판별한다.

이 전환시간은 3000보오의 데이타 전송속도와 등가이다. 그후 마이크로프로세서(102)는 제12c도에 도시된 바와같이 PDB버퍼내의 비트를 공통분모시간의 보오속오에 의거한 등가물로 변환한다.

예를들면 NTL비트의 단일의 "1"은 3개의 "1"로 변환된다.

그후 최종비트는 분모보오 속도를 나타내는 등가비트로 변환된다.

여기서 최종비트의 하나의 "0"은 두개의 "0"으로 변환된다.

변환된 비트는 제12c도에 도시된 바와같이 PDB버퍼에 가해진다.

만약 PDB데이타블록(36b)을 생성하기 위해 PDB버퍼에 충분한 비트가 있는 경우, 블록(36b)용 속도필드는 공통분모에 의거한 보오속도, 이 경우 3000보오를 공급받는다.

최종비트 및 NTL비트의 비트지속시간 사이에 공통분모가 존재하지 않는 경우, 현 PDB의 어셈블리는 완료되고 새 PDB의 어셈블리가 시작된다.

이 프로세서는 또한 비트지속시간의 차이가 1/32보다 작고 32보다 큰 경우 수행된다.

현 PDB의 어셈블리는, 공통지속시간을 갖는 등가비트로의 버퍼내의 비트 및 최종처리비트의 변환으로 인해 버퍼에 저장되거나 마이크로프로세서(102)에 의해 패킷화될 수 있는 비트보다 더 많은 비트가 발생될 가능성이 있기 때문에, 후자(latter)상태에서 완결된다.

먼저, 단계(220)(제9c도) 에서, PDB 버퍼는 PDB(36b)의 최종어셈블리 프로세서의 시작점에서 자동적으로 인출된다.

이 PDB(36b)용 속도필드(152)는 NTL비트용 전환시간에 의거하여 계산되었먼 보오속도를 제공받는다.

길이필드(154)는 데이타필드(156)에 포함된 디지탈화 신호의 수의 표시를 공급받는다.

최종비트는 단계(222)에서 버퍼의 제1비트로써 PDB버퍼에 로드된다.

그 후 단계(224)에서 그 비트지속시간에 의거된 최종비트의 보오속도 및 비트가 수신되었던 시간은 단계(224)에서 다음 데이타형 PDB(36b) 용 제어데이타를 형성하기 위해 세이브된다.

PTI(62)가 포획된 저속디지탈 페이징신호의 에지전환에 의거하여 대부분의 데이타형 PDB(36b)를 생성하는 반면, 일부 PDB(36b)는 비트전환이 일어나지 않는 경우에도 생성된다.

구체적으로 말하면, 단계(230)에서, 비트전환이 검출되지 않은 경우, PTI 마이크로프로세서(102)는 최종비트전환으로부터 얼마동안 계속되는가를 판별한다. 만약 이 시간주기가 25ms보다 더 크다면, 마이크로프로세서는 자동전환이 발생된 것으로 추정한다.

현행 시간 및 비트상태는 단계(232)에서 기록된다. 그 후 프로세스는 필터전환시간단계(166)으로 진행된다.

그 후 프로세스는 계산비트지속시간 단계(168)으로 진행된다. 이 프로세스는 팬텀비트전환의 생성으로 알려져 있다.

팬텀비트 전환은 매우 낮은 PTI마이크로프로세서(102)에 의한 보오속도의 계산을 방지하기 위해 생성되며, 스테이션(30)내의 다운스트림 처리장치는 페이징신호를 재생성할 수 없다.

제6도로 돌아와서, 만약 페이징 터미날(24)이 스테이션(30)으로의 방송용 고속디지탈 페이지를 가진다면, 페이징 터미날은 먼저 모드선택선(118)을 통해 적절한 신호를 전송함에 의해 PTI(62)에 그 상태를 알린다.

페이징 터미날(24)이 처리용 고속디지탈 페이지를 가진다는 것의 표시에 부가하여, 이들 신호는 신호의 보오속도를 표시한다.

PTI 마이크로프로세서(102)가 이들 페이징신호를 수용할 준비가 된 경우, 모드준비선(121)을 통해 적절한 신호를 생성하여 페이징 터미날(24)에 알린다.

마이크로프로세서(102)는 또한 페이징신호가 방송되야하는 보오속도와 서로 연관된 클럭킹신호를 생성하도록 보오속도 발생기(130)에 명령신호를 제공한다.

페이징 터미날(24)은 보오속도 발생기(130)로부터의 클럭킹 신호에 응답하여 고속디지탈 페이지 아웃선(113)을 통해 PTI(62)에 페이징 신호를 동기하여 공급한다.

페이징 신호는 시프트 레지스터(136)에 로드된다.

보오속도발생기(130)로부터의 클럭킹신호에 응답하여, 시프트레지스터(136)는 페이징신호를 8비트 병렬형으로 위치시키며, 결과신호를 PTI마이크로프로세서(102)에 제공한다.

마이크로프로세서(102)는 데이타형 PDB(36b)를 형성하기 위해 PDB버퍼에 페이징신호를 위치시킨다.

PDB(36b)용 개시시간필드(150)는 제1페이징신호가 마이크로프로세서(102)에 의해 언제 수신되었는지에 의거한 개시시간을 제공받는다.

속도필드(152)는 페이징 터미날(24)에 의해 PTI(62)에 제공된 보오속도 정보에 의거한 보오속도를 제공받는다.

페이징 터미날(24)이 특정페이징 주파수, 페이징 모드 및 스테이션세트로의 방송을 위한 시스템(20)용 부가페이징 신호를 갖지 못하다면, 엔드페이지 메시지를 PTI(62)에 제공한다. 응답하여, PTI 마이크로프로세서(102)는 스테이션으로의 제공용 제어형 PDB(36a)를 생성한다.

이 PDB(36a)는 개개의 스테이션 송신기가 닫혀지도록하는 메시지를 갖는 모드필드(140)를 포함한다.

PTI(62)에 의해 일단 생성된 PDB(36)는 개별 HDLC 프레임(80)에 위치되며 허브중앙처리장치(60)에 제공되며, 이것은 이제 제13도 및 제14도를 참조하여 기술된다.

중앙처리장치(60)는 모토롤라 MC68302같은 적절한 마이크로프로세서(240)를 포함한다. 도시안된 로컬발진기는 마이크로프로세서(24)를 작동하기 위해 필요한 클럭킹 신호를 제공한다.

마이크로프로세서(240)는 클럭킹버스(67)를 통해 발진기 및 클럭보드로부터 시스템시간을 수신한다.

중앙처리장치(60)는 메모리블록(244)에 의해 표현된 RAM 및 ROM 모두를 가지며, 여기에 동작명령 및 이 명령에 따라 처리되는 디지탈화 페이징신호 모두가 저장된다.

버스(246)는 데이타뿐만아니라 데이타의 저장 및 검색을 제어하는 신호가 교환되는 제어신호, 주소 및 데이타 상호접속부이다.

중앙처리장치는 GPI0보드(69)를 통과하여 TNPP링크(52)를 통해 전송된 신호를 수신한다. GPI0보드로 부터의 신호는 먼저 VME버스(247)를 통해 인터페이스유닛(70)에 제공된다. 인터페이스유닛(70)은 GPI0보드(69)에 의해 발생된 신호를 마이크로프로세서(24)에 의해 처리가능한 형으로 변환한다.

이 신호는 버스(246)를 통해 마이크로프로세서에 제공된다.

허브중앙처리장치(60)는 시스템(20)의 전체동작을 제어하는 멀티태스킹처리장치이다. 허브중앙처리장치는 HDLC버스(80)를 통해 발생된 통신을 제어한다.

그것은 또한 스테이션(30)으로의 링크모뎀에 의한 PDB(36)의 전송을 조정한다.

이후에 설명된 바와같이, 허브중앙처리장치는 허브(28)및 스테이션 둘다에서의 클럭의 동기화를 제어한다.

또한 허브중앙처리장치(60)는 이것과 일체를 이루는 다른 허브요소와, 허브, 스테이션(30), CURE(50) 및 허브-스테이션링크를 형성하는 유닛에서 멀리 떨어진 시스템(20)의 다른 요소를 모니터링하고 제어한다.

이들 위치에서 일어난 특정활동에 의존하여, 허브중앙처리장치(60)는 유닛이 적절한 구체 활동을 취하게 할 것이며, 그리고/또는 시스템을 모니터링 하는 요원으로부터의 적절수준의 주위를 끌도록 알람(도시안됨)을 작동시킬 것이다.

PTI(62)로부터 입수된 PDB(36)의 처리는 메모리(244)의 일부를 나타낸 제4도를 참조로 설명될 것이다. 중앙처리장치(60)는 링크테이블(26)의 세트를 유지하며, 여기에는 각 링크테이블이 있다. 각 링크테이블은 1차링크필드(262)와 하나 이상의 2차링크필드(264)를 포함한다.

1차링크필드(262)는 어느 링크채널 또는 채널들을 통해 연관된 PTI(62)로부터의 PDB(36)가 스테이션(30)으로 제공되야 하는가에 대한 표시를 포함한다. PDB(36)가 다중링크 채널을 통해 전송된 경우, 1차링크필드(262)는 PDB(36)의 여분의 전송이 있는가 또는 PDB가 링크스프레딩을 통해 스테이션에 제공되는가를 표시할 것이다. 만약 특정 PTI(62)로부터의 PDB(36)가 링크스프레딩 프로토콜에 따라 연관된 스테이션에 제공된다면, 그 PTI에 대한 링크테이블(260)은 어느 링크채널을 통해 다음 수신된 PDB가 제공되야 하는가를 표시하는 링크포인터(266)를 또한 포함할 것이다. 2차링크필드(264)는 PDB가 1차링크채널을 통해 전송될 수 없는 경우 어느 링크채널을 통해 전송되는가를 표시한다. 또한 PTI(62)로부터의 PDB(36)가 어느 특정스테이션(30)에 제공되야 하는가를 표시하는 스테이션 포인터(268)가 있다.

하나의 특정 WAG(37)의 스테이션에 의해 동시방송되야 하는 모든 페이지를 하나의 PTI(62)가 처리하는 본 발명의 실시예에서, 스테이션 포인터(268)는 그 WAG의 모든 스테이션에 공통인 식별자를 포함한다.

본 발명의 다른 실시예에서, 스테이션포인터(268)는 WAG(37)내의 스테이션세트보다 더크나 또는 더작은 스테이션세트(30)를 식별할 수 있다.

본 발명의 일부의 실시예에서, 링크테이블(260)에서 식별된 1차 및 2차링크채널은 고정되고, 이것들은 시스템 오퍼레이터에 의해 설정되며, 시스템 오퍼레이터에 의한 명시적 명령의 엔르리상에서만 변경될 수 있다. 대안적으로 허브중앙처리장치(60)는 메시지가 특정링크를 통해 전송될 수 없다는 표시를 수신한 경우, 특정 PTI(62)로부터의 PDB(36)가 연관된 스테이션에 제공되야하는 링크채널을 선택하기 위한 어떤형의 프로토콜을 제공받을 수 있다.

더욱, 도시된 링크테이블(260)의 배열은 하나의 예이며, 다른 포맷으로 배열될 수 있음으로 이해해야 한다.

메모리(244)는 또는 링크채널 큐의 세트(280)를 포함한다. 각 링크채널 큐는 단일의 링크모뎀으로 제공되야 하는 PDB(36)를 식별하는 PDB포인터(282)를 포함한다.

더욱 상세히, 포인터(282)는 이 포인터와 연관된 PDB(36)가 메모리(244)내 어디에 위치되는가를 식별한다. 예컨대, 시스템(20)의 하나의 특정구성에서, PTI대 링크채널 구성은 PTI_I으로부터 링크채널₁및 링크채널₃을 통한 여분의 분배; PTI_II로부터 링크채널₄만을 통한 분배; PTI_III로부터 링크채널₁및 링크채널₂을 통한 1:1링크스프레딩; 및 PTI_IV로부터 링크채널₂및 링크채널₆을 통해 2:1링크스프레딩일 수 있다.

그러므로 채널₁용 큐(280)는 PTI_I으로부터의 모든 PDB 및 PTI_III으로부터의 제1 및 제3PDB용 PDB포인터(282)를 포함한다. 링크채널머₂용 큐(280)는 PTI_III로부터의 제2 및 제4PDB용 PDB포인터(282)를 포함한다. 큐는 또한 PTI_IV에 의해 생성되는 모든 3PDB중 제1 및 제2PDB용 PDB포인터(282)를 포함한다. 링크채널₃의 큐(280)는 PTI_I으로부터의 모든 PDB용 포인터를 포함한다. 이들 PDB포인터(282)는 링크채널₁용 큐(280) 내의 PTI_IPDB포인터와 동일하다.

이들큐(280)는 포인터들이 연관된 PDB가 생성되었던 스테이션에 여분의 패턴으로 보내지기 때문에 같은 포인터(28)를 포함한다. 링크채널₄용 큐(280)는 PTI_II에 의해 생성된 PDB용 PDB포인터(282)모두를 포함하며 그 PTI로부터의 포인터들이 발견될 수 있는 유일한 큐이다.

링크채널₅용 큐(280)는 어떤 포인터도 포함하지 않으며, 이 링크채널은 다른 링크채널중 하나가 장애를 일으키지 않으면 사용되지 않는 PSTN형 링크채널과 같은 2차 링크 채널일 수 있다.

링크채널₆의 큐(280)는 PTI_IV로부터의 모든 3PDB용 PDB포인터(282)를 포함한다.

큐(280)는 또한 다운라인 시스템 요소로 전송되야 하는 프로세서 명령이 어디에 위치되는가를 표시하는 포인터(도시안됨)를 포함한다. 중앙처리장치(60)가 다운라인 요소로 전송이 필요한 명령을 가진 경우에는 항상, 이들 포인터는 마이크로프로세서(240)에 의해 생성되며 큐(280)내에 위치된다.

특징 LM(64)이 연관된 링크채널중 하나를 통해 다운스트립 전송을 위한 데이타를 수용할 수 있음을 표시하는 중앙처리장치(60)로부터의 질의에 응답안 경우에 항상, 프로세서(240)는 적절한 링크채널 큐(280)를 참조하여 가장 오래 저장된 PDB(36) 또는 프로세서 명령을 검색하고 전송을 위해 그것을 리패키징한다. 제15도에 도시된 스테이션 패킷(300)에 PDB 또는 프로세서 명령이 위치된다. 각 스테이션패킷(300)는 주소형필드(301), 주소필드(302), 제어필드(304), 및 데이타필드(306)를 포함한다.

주소형필드(301)는 주소필드(302)의 속성을 표시한다.

예컨대 주소형필드는 주소필드가(본 발명의 특정시스템(20)과 연관된 모든 스테이션의) 시스템주소 또는 특정 WAG(37)의 주소 또는 다른 WAG(37) 및/또는 시스템이 있거나 또는 있지 않을 수 있는 스테이션세트로 구성될 수 있는 유리관리영역을 포함한다.

주소필드는 패킷에 포함된 정보의 나머지를 처리해야하는 특정스테이션(30)을 표시하는 데이타를 포함한다.

PDB(36)를 포함하는 스테이션 패킷(300)에서, 주소필드는 PDB를 생성하는 PTI(62)용 스테이션 포인터필드(268)에 포함된 정보를 기초로한다. 제어필드(304) 는 어떤 종류의 정보가 데이타필드(306)에 있는가를 표시한다. 구체적으로는, 제어필드(304)는 데이타필드(206)가 제어형 PDB(36a), 데이타형 PDB(36b) 또는 프로세서 명령을 포함하는가를 표시한다. 데이타필드(306)는 PDB(36)또는 스테이션 소프트웨어 명령을 포함한다.

일단 스테이션 패킷(300)이 생성되면, 그것은 HDLC프레임(80)에 위치되며 수용하는 LM(64)에 전송된다. 더욱 상세히는, 스테이션 패킷은 LM(64)이 동봉의 스테이션패킷을 전송하도록 명령하는 초기 OP코드를 가진 데이타형 HDLC프레임(80)에 위치되며, 제6도에 도시된 적절한 LM에 보내진다. 각 LM(64)은 PDB(36)를 포함한 데이타가 스테이션으로 전송되는 링크채널중 2개와 허브사이의 인터페이스로써 작용한다. LM(64)은 HDLC 프레임(80)이 허브중앙처리장치(60)와 교환되는 호스트포트(310)를 포함한다. 스테이션 패킷은 두개의 직렬포트(312), 두개의 라디오/전용포트(314), 및/또는 다이알업포트(316)을 통하고 링크를 통해 전송된다. 각 직렬포트(312)는 디지탈화 신호의 직렬스트립이 이 신호포맷에 있는 페이지를 제공할 수 있는 위성네트워크(46)같은 링크네크워크 및 LM(64) 사이에서 교환되도록 하는 포트로써 작용한다. 각 라디오/전용포트(314)는 아날로그신호가 마이크로파 네트워크 또는 전용광섬유 네트워크 갈은 통신링크채널과 허브(28)사이에서 교환될 수 있도록 하는 포트로써 작용한다.

다이얼-업 포트(316)는 PSTN이 링크매체로써 사용될때 아날로그 신호가 PSTN(26)을 통해 제공되는 포트로써 작용한다. 신호는 카드상의 두세트의 포트중 특정한 하나를 통해 특정 LM(64)과 연관된 두링크채널의 각각과 허브(28)사이에서 교환되며, 여기서 각 포트세트는 직렬포트(312)중 하나, 라디오/전용포트(314)중 하나 및 다이알업포트(316)중 하나를 포함한다.

각 LM(64)은 링크카드제어기(318), 인터페이스통신프로세서(320), 2DSP(322) 및 2CODEC(324)를 포함한다. 링크카드제어기(358)는 16MHz에서 작동하도록 도시안된 로컬발진기에 의해 구동되는 MC68302같은 마이크로프로세서이다.

링크카드제어기(318)는 링크카드의 모든 동작을 제어한다.

그 기능의 일부로써, 링크카드는 들어오는 HDLC 프레임(82)을 처리한다. HDLC프레임(80)이 다운스트림 전송용 스테이션패킷(300)을 포함할 경우, 링크카드제어기는 HDLC 헤더 재료를 제거한다.

이후에 설명된 바와같이 링크카드제어기는 (318)그후 스테이션패킷(300)을 링크프레임(328)에 위치시킨다.

링크카드제어기는 또한 링크카드-링크채널통신을 허여하고 신호가 링크채널을 동해 교환되는 속도를 제어한다. 링크카드제어기(318)는 또한 링크카드와 직렬포트(312) 사이의 인터페이스로써 작용한다.

신호가 포트(312)중 하나를 통해 교환되면 항상, 링크카드제어기로 또 링크카드제어기로 부터 직접 제공된다.

인터페이스 통신프로세서(320)는 링크카드제어기(318) 및 DSP(322) 사이에서 신호가 교환되도록 하는 조합버퍼메모리-멀티플렉서로써 작용한다. 인터페이스(320)는 두개의 듀열포트 RAM(330)으로 구성된다. 각 RAM(330)은 링크카드제어기(318) 및 DSP(330)중 하나 사이의 인터페이스로써 작용한다. 링크카드제어기(318)는 데이타와 주소신호가 동시에 전송되는 단일 버스(322)를 통해 두 RAM(330) 사이에서 신호를 교환한다. 개별의 제어버스(334)는 링크카드제어기(318)가 어느 특정 RAM(330)에 데이타를 기입하는가 또는 어느 특정 RAM(330)으로부터 데이타를 판독하는가를 제어한다.

각 DSP(322)는 링캐채널중 개별의 하나를 통해 송수신되는 신호를 처리한다.

DSP(322)는 신호가 연관된 CODEC(364)에 의해 즉시 아날로그형으로 될 수 있도록 출력신호를 디지탈로 변조한다. DSP는 또한 링크카드제어기(318)에 의해 처리될 수 있는 형으로 있도록 링크채널을 통해 LM(64)에 의해 수신된 디지탈화 신호를 복조한다.

본 발명의 제1실시예에서, 매사츄셋 노우드의 아날로그 디바이시즈에 의해 제조된 ADSP-2101 DSP프로세서는 DSP(322)로써 사용된다. 이들 프로세서는 2400, 4800, 9600 또는 19200의 보오속도로 모뎀으로부터의 직렬신호의 정확한 발생을 허용하는 주파수로 동작된다. 도시되지 않은 단결정 발진기는 두 DSP(322)를 구동하도록 사용된다.

CODEC(324)는 링크채널을 통해 제공될 수 있도록 연관된 DSP(322)로 부터의 데이타의 디지탈-아날로그 변환을 수행한다. CODEC(324)는 또한 데이타가 DSP모뎀(322)에 의해 처리될 수 있도록 링크채널을 통해 수신된 아날로그 신호를 디지탈화 한다.

아날로그-디지탈 신호변환처리의 일부로써, 각 CODEC(324)는 또한 수신된 신호를 필러링한다.

각 CODEC(324)는 직렬포트(312)중 하나와 함께 하나의 특정 링크채널을 출입하기 위한 신호관문을 형성하는 각각의 다이알업포트(316) 및 각각의 라디오/전용포트(314)에 연결된다.

각 CODEC(324)는 이것과 연관된 두 포트를 통한 신호의 교환을 용이하게 하기 위해 두 DAC 서브회로 및 두 ADC서브회로를 포함한다. 각 CODEC(324)는 또한 연관된 링크 송신기의 온/오프상태를 제어하는 신호가 발생되는 tx-키 출력포트 및 연관된 라디오-전용 텔레코링크로 부터의 스퀘치(squelch) 신호가 수신되는 스퀘치 입력포트를 포함한다. 링크카드상에의 사용에 적절한 CODEC(324)는 크리스탈 세미콘덱터 코포레이션의 CS 4216 스테레오 오디오 CODEC이다. 도시안된 변압기회로는 허브(28)와 링크채널하드웨어사이의 임피던스 정합을 제공하기 위해 CODEC(324)와 포트사이 또는 포트와 통신링크 사이에 위치될 수 있다.

링크카드제어기(318)가 PDB(36) 또는 전송된 다른 데이타를 가진 HDLC 프레임(80)을 수신한 경우, 데이타를 HDLC프레임 제어필드(96;제5도)내의 명령에 의거하여 적절한 링크채널에 제공한다. 구체적으로 채널번호필드(100)는 어느 링크채널을 통해 데이타가 전송되야하는가를 표시하거나 또는 데이타가 전송되야하는 특정링크채널과 연관된 직렬포트를 표시한다. 링크카드제어기(318)는 또한 스테이션패킷(97;제5도)에 포함된 HDLC 프레임(80)으로부터 데이타를 취하고 이것들을 링크프레임(328)에 위치시키는데 이 링크프레임은 실제 허브-스테이션 링크채널을 통해 전송되는 신호의 블록이다.

제17도에서와 같이, 각 링크프레임은 프리앰블(336), 프레임 동기필드(338), 및 각각이 헤더필드(342)에 의해 선행되는 하나 이상의 데이타필드(340)를 포함한다.

프리앰블(336)은 수신복조기에서 비트동기화를 용이하게 하기 위해 링크네트워크를 통해 전송개시시 전송된다. 프리앰블은 단일전송 버스트내의 배면(back to back)전송된 프레임사이에는 전송되지 않는다. 프레임 동기화 필드는 새프레임(328)의 시작을 알리기 위해 사용된 특수 비트패턴을 포함한다.

헤더(342)는 프레임내의 데이타가 적절히 처리되는 것을 보증하기 위해 CURE(50) 및 수신스테이션(30)에 의해 사용된 제어정보를 포함한다.

각 링크프레임헤더(342)는 링크프레임(368)의 남은 부분을 처리해야하는 특정의 스테이션 및 CURE(50)를 식별하는 주소필드(344) 포함한다.

이 주소는 다른 시스템(20)이 동일의 배치학적 영역에 위치되는 경우가 있을 수 있기 때문에 스테이션패킷에 포함된 주소에 부가하여 제공된다. 이들 시스템중 일부는 서로 넓게 분리되지 않은 주파수로 라디오형 링크채널을 통해 동작될 수 있다.

이 헤더(342)의 주소는 다른 시스템에 속하는 수신사이트 사이에서 구별되어 스테이션은 다른 시스템(20)내의 스테이션(30) 또는 CURE(50)를 위한 링크프레임(328)을 처리하지 않는다. 길이필드(346)는 데이타필드(346)의 길이를 표기하는 데이타를 포함한다.

링크프레임 세트내에 포함된 데이타의 시퀀싱은 프레임 시퀀스필드(348) 및 패킷 어셈블리/디스어셈블리(PAD) 필드(350)에 포함된 데이타에 의해 제어된다.

프레임 시퀀스필드(348)는 다중프레임이 보내진 경우 프레임의 서열랭크를 표시한다. 수신스테이션(30) 또는 CURE(50)는 보내진 모든 프레임을 수신했는지 또는 특정프레임의 중복복사가 전송되었는지를 평가하기 위해 프레임 시퀀스내의 정보를 사용한다.

PAD 필드(359)는 프레임내의 데이타가 데이타패킷 전체로 또는 패킷의 일부반으로 구성되는지를 표시한다.

기본전송은 각각이 단일링크 프레임에 포함된 다수의 PDB전송일 것이다. 이들 링크프레임에 대해서, PAD 필드(350)는 프레임이 패킷의 유일한 프레임임을 표시할 것이다. 프로세서 명령을 캐리하는 것과 같이 일부의 링크프레임(328)은 패킷의 일부분만 캐리할 것이다. 이 링크프레임(328)용 PAD필드(350)는 프레임이 한 패킷의 최초프레임, 중간프레임 또는 최종프레임을 포함하는가를 표시하기 위해 플래그 세팅을 포함할 것이다. 수신스테이션(30) 또는 CURE(50)는 처리를 위해 올바른 순서로 패킷을 위치하기 위해 프레임 시퀀스필드(350)로부터의 서열정보 및 플레그세팅으로부터 얻어진 정보를 사용할 것이다.

각 링크프레임 헤더(378)는 또한 체인플래그(352) 및 리세트플래그(354)를 포함한다. 체인플래그는 다른 헤더(342) 데이타필드(340)쌍이 이사이에 위치된 프레임동기화 필드없이 연관된 데이타필드(340) 뒤의 프레임에 전송되고 있는가를 도시한다. 리세트플레그는 수신스테이션에서 모든 시퀀싱정보, 즉 프레임시퀀스 및 PAD상태,를 리세트하기 위해 사용된다. 헤더(342)는 또한 이후에 설명된 바와같이 패리티필드(356)를 포함한다.

데이타필드(MO)는 수신스테이션 또는 CURE로 전송될 실정보를 포함한다.

데이타필드(340)는 그 길이가 90 또는 45바이트일 수 있다.

헤더길이필드(346)는 데이타필드(340)의 길이를 표시한다. 길이가 45 또는 90바이트 보다 작은 데이타필드(340)는 "0"으로 채워진다.

링크프레임(328)의 데이타필드(340) 및 헤더(342) 모두는 일정형의 에러제어정보를 가진다.

시스템의 일형에서, 헤더(342)내의 제어정보에는 헤더내의 제어정보로 구성된 데이타를 교정할 수 있는 데이타를 포함한 패리티필드(356)가 뒤따른다. 또한 제어정보 및 연관된 패리티필드의 삼중복사는 각 헤더(342)에 보내진다. 이것은 수신스테이션(30) 또는 CURE(50)와 수신된 데이타에서의 불일치에 대해 셋중 둘의 의견을 통해 에러교정을 제공하는 것을 허용한다.

링크프레임의 데이타부는 수신사이트에서 교정을 용이하게하기 위해 다중에러제어 블록으로 인코드된다. 예컨대, 본 발명의 일실시예에서, 각 블록은 24정보심볼 및 11 패리티심볼을 포함한 5비트 심볼을 사용한 리드-솔로몬(Reed-Solomon)코드워드일 수 있다. 이 배열은 수신사이트가 한 블록내의 두심볼에러까지 교정할 수 있게 할 것이다.

블록은 심볼레벨에서 인터리브 된다. 이에따라 다수의 다른 블록을 통해 노이즈버스트가 분산될 가능성이 높아지므로, 한 블록내에 위치되어 복구점을 넘어 그 내용을 파괴해야하는 것과 대비되어, 그 블록내의 에러는 교정되게 된다.

제18도에서, 메인 및 여분의 허브(28a 및 28b) 각각과 여분제어기(58)사이의 관계가 도시된다. 여분제어기(58)는 허브(28a 및 28b)의 동작상태를 모니터링할 수 있는 적절한 프로세서이다. 허브(28a 및 128b)는 시스템상태선(360)의 세트를 통해 여분 제어기와 상태정보 및 명령을 교환한다. 여분제어기(58)는 또한 페이징 터미날(22 및 24) 및 링크채널 송수신장치와 연결된 여분제어기 입출력장치(362)와 연결된다. 여분제어기 입출력장치(362)는 2:1신호-루팅스위치 세트를 포함한다.

스위치 일부는 어느 허브(28a 또는 28b)로부터 페이징신호 및 연관된 제어신호가 송수신되는가를 정하기 위해 사용된다. 다른 스위치는 어느 허브(28a 또는 28b)로부터 링크프레임(328)이 링크채널을 통해 송출되는가를 제어하기 위해 사용된다.

상태선(360)을 통해 수신된 허브상태정보에 의거하여, 여분제어기(38)는 어느 허브(28a 또는 28b)가 페이징 터미날(22 및 24)로부터 페이지를 수신하고 링크채널을 통해 링크 프레임(328)을 스테이션에 제공하는가를 정한다. 이 결정에 의거하여, 여분 제어기는 여분제어기 입출력장치(362)내의 스위치상태를 정한다. 본 발명의 일부 실시예에서, 여분제어기 입출력장치는 두 허브가 PDB(36)를 생성하도록 항상 페이징신호를 두 허브(28a 및 28b)에 제공할 것이다. 두 허브(28a 및 28b) 내의 각각의 PTI 카운터(107) 및 클럭발진기(68)가 동기상태에 있기 때문에, 두 허브는 동시에 방송될 동일페이지를 가지고 PDB(36)를 생성할 것이다.

그렇지만 여분헤드(28b)에 의해 생성된 PDB(36)가 메인허브(28a)의 중앙처리장치(60)에 저장된 것보다 더 긴 선택시간량, 예컨대 200 내지 500ms, 동안 허브중앙처리장치(60)에 의해 저장되도록 시스템은 추가로 구성된다. 메인허브(28a)의 통상의 동작동안, 여분허브 링크모뎀(64)에 의해 생성된 링크프레임(328)은 여분제어기(58)에 의해 간단하게 버려진다.

메인허브(28a)가 장애를 일으킨 경우, 여분제어기(58)는 즉시 링크채널을 통해 여분허브(28b)에 의해 발생된 링크프레임(328)을 제공하기 시작한다. 여분허브(28b)로부터의 링크프레임(328)이 조금후에 여분제어기(58)에 제공되는 것을 제외하곤 메인허브(28a)에 의해 생성된 링크프레임과 동일하므로, 다운스트림 스테이션(30)으로의 페이징 데이타의 전송에 인터럽션이 생기지 않는다.

III. 스테이션

허브(28)에 의한 형성시, 링크프레임(328)은 프레임이 전송되는 링크채널로부터 신호를 수신하도록 구성된 모든 스테이션(30)에 제공된다.

제19도에 도시된 바와같이 각 스테이션(30)은 링크채널을 통해 수신된 데이타를 처리하는 스테이션제어기(32) 및 프레임(328)에 포함된 페이지를 방송하는 하나 이상의 송신기(34)를 포함한다.

스테이션제어기(32)는 하나 이상의 링크모뎀(380) 및 프로세서(382)를 포함한다.

링크모템(380)은 스테이션이 연관된 링크채널을 통해 수신된 링크프레임(382)을 처리한다. 특정링크채널이 듀플렉스 신호교환을 허용하도록 구성된 경우, 링크모뎀(380)은 유사하게 허브(28)에 제공될 수 있도록 스테이션제어기(32)에 의해 형성된 신호를 패킷화할 수 있다. 링크모뎀(380)은 상술된 허브링크모뎀(64;제16도)과 그 구조가 사실상 동일하다. 입수된 링크프레임(328)의 처리시, 링크모뎀(380)은 링크채널을 통한 전송시 발생할 수 있는 에러에 대해 프레임의 내용을 먼저 교정한다. 에러교정 처리후, 링크모뎀(380)은 그 프레임이 모뎀과 연관된 스테이션에 제공되려고 의도되었던 것인가를 판별하기 위해 링크프레이 주소필드(344)를 검토한다. 프레임이 그 스테이션용이면, 그 내용, 즉 스테이션 패킷(300),은 프로세서(382)에 제공된다. 링크프레잉(328) 이 다른 스테이션(30)용 이면, 프레임은 버러진다.

모토롤라 MC68302같은 마이크로프로세서(382)는 페이징신호의 방송을 포함할 스테이션(30)의 모든 동작을 제어한다. 마이크로프로세서(382)는 HDLC 버스(384)를 통해 직렬형으로 링크모뎀(380)을 이용하여 신호를 교환한다. 버스(384)를 통한 통신은 허브(28;제5도)에 대해 상술된 것과 같은 HDLC 프레임(80)포맷으로 이루어진다.

마이크로프로세서(382)는 모뎀이 마이크로프로세서에 제공되어야 하는 정보를 가지는지를 판별하기 위해 링크모뎀(380)을 선택적으로 폴링한다.

폴리의 결과에 의존하여, 마이크로프로세서(382)는 링크모뎀(380) 이 정보 또는 데이타를 전송하게 한다.

스테이션에 의해 방송될 신호뿐만 아니라 스테이션(30)용 동작명령이 저장되며, 메모리블록(386)으로 표시된 다수의 메모리는 프로세서(382) 와 연관된다.

신호는 프로세서버스(388)로써 일괄하여 식별되는 제어버스, 데이타 및 주소를 매체로하여 프로세서와 스테이션제어기(32)의 다른 요소사이 및 프로세서(382) 와 매모리(386) 사이에서 교환된다.

스테이션제어기(32)는 클럭(390)을 포함한다.

클럭(390)은 클럭버스(394)를 통해 분배된 클럭시간 신호를 생성하는 32비트카운터(392)를 가진다.

카운터(392)는 10MHz의 중심을 가진 신호를 생성하도록 실정된 VC0(396)의 출력신호에 의해 구동된다. VC0(396)으로부터의 출력신호는 직렬클럭킹버스(398)를 통해 카운터에 적용된다.

클럭킹버스(398)는 이후에 설명될 카운터-비교기로 연장된 분기(branch)를 가진다.

일부 송신기(34)에 의해 생성된 반송신호는 기준신호의 주파수에 의거하여 송신기에 의해 제공된다.

이런형의 송신기(34)를 사용한 스테이션(30)에서, VC0(396)으로부터의 출력신호는 기준신호로써 사용되기 위해 클럭킹버스(398)의 분기를 통해 송신기에 공급될 수도 있다.

VCO(396)에 의해 생성된 신호의 주파수는 디지탈-아날로그 변환기(DAC, 400)에 의해 제어된다. DAC는 스테이션 프로세서(382)에 의해 생성된 디지탈 제어신호를 VC0(396)에 적용되는 아날로그 제어신호로 변환한다. 클럭(390)의 동작 및 이 동작이 이 시스템(20)의 다른 클럭과 동기화되는 방법이 이후에 논의된다.

스테이션프로세서(382)에 의한 스테이션패킷(300)의 처리는 패킷(300)내의 주소필드(302) 및 주소형필드(301)의 검토로 시작된다.

이들 필드의 내용에 의거하여, 스테이션프로세서(382)는 프로세서용으로 의도된 것으로 패킷(300)을 수용하거나 또는 다른 스테이션용이라는 이유로 그것을 버린다.

그 후 스테이션프로세서(382)는 다음 데이타필드(306)가 허브(28)로부터의 프로세서명령, 제어형 PDB(36a) 또는 데이타형 PDB(36D)를 포함하는가를 판별하기 위해 제어필드(304)를 검토한다.

만약 데이타필드(306)가 허브(28)로부터의 명령을 포함한 경우, 스테이션프로세서(382)는 적절한 명령을 실행하거나 및/또는 저장한다.

스테이션 패킷(300)이 제어형 PDB(36a)을 포함한 경우, 프로세서는 송신기(34)에 적절한 명령을 발행한다. 구체적으로 만약 PDB(36a)내의 존필드가 PDB가 그 스테이션이 위치된 LAG(38)용이거나 그 특정 스테이션용이라고 표시하면, 송신기를 작동하는 명령이 발행될 것이다. 그러나 만약 제어형 PDB(36a)가 그 스테이션과 다른 스테이션(30) 또는 LAG(37)로 간다면 프로세서(382)는 그것을 송신기의 마모 및 전력소비를 감소시키기 위해 송신기(34)를 비작동하는 명령으로 자동적으로 인식할 것이다.

스테이션프로세서(382)는 또한 PDB주파수필드(142)내의 데이타에 의거하여 송신기(34)의 반송주파수를 정할 것이다. 변조, 디지탈화, 아날로그화, ERMES 또는 송신기의 비작동은 모드필드의 데이타에 의거하여 프로세서(382)에 의해 행해진다.

이 모든 처리는 시간필드(144; 제7도)에 특정된 시간에서 일어난다.

만약 스테이션 패킷이 데이타형 PDB(36b)를 포함한 경우, 스테이션프로세서(380)는 PDB에서 특정된 시간 및 속도로 데이타를 송신기에 제공한다.

만약 스테이션이 여분데이타형 PDB(36b)를 수신하면, 동일 링크채널로부터의 중복 PDB 때문에 또는 각각의 링크채널로부터의 동일 PDB의 수신때문에, 제1의 최소결합 PDB만 처리된다. 이후 수신된 PDB(36b)는 버린다.

만약 PDB(36b)가 방송용 디지탈신호를 포함한다면, 방송될 신호의 서브블록은 임시저장용 두 FIF0버퍼(402)중 하나에 연속적으로 보내진다.

각 디지탈페이징 신호는 다중비트신호의 형태로 존재할 수도 있다는 것을 알아야 한다.

특정신호의 정확한 본질은 송신기(34)에 의해 방송 페이징신호를 형성하는데 필요한 비트수의 함수이다.

예건대, 특정방송신호가 2레벨주파수 시프트신호인 경우, 소망 주파수 시프트를 위해 단일비트만 도시안된 송신여진기(transmitter exciter)에 인가된다.

그러나 만약 방송 페이징신호가 16레벨 주파수시프트 신호인 경우, 4비트는 소망주파수 시프트를 위해 송신여진기에 인가된다. 다중비트 페이징신호를 수용하기 위해 FIFO버퍼(402)는 다중비트 버퍼이다.

페이징신호는 단일 페이징신호를 형성하는 각 비트세트가 저장용 버퍼에 단일바이트를 차지하도록 FIF0 버퍼(402)에 로드된다.

페이징신호가 송신기(34)에 인가되는 시간 및 속도는 PDB(36b)에 포함된 개시시간 및 속도정보에 의거한다. 각 FIF0 버퍼(402)와 연관된 각각의 카운터-비교기(410)는 저장된 신호가 각 버퍼(402)로 부러 아래로 로드될때를 제어하는 인에이블링신호를 생성한다.

페이징신호-등가비트가 선택버퍼(402)로부터 아래로 로드되는 속도는 보오속도발생기(411)에서 발생된 클럭킹 신호에 의해 제어된다. 보오속도발생기(411)가 클럭킹 신호를 발생하는 속도는 마이크로프로세서(382)에 의해 발생된 제어신호에 의해 정해진다.

클럭킹신호의 주파수는 페이징신호가 방송되는 속도 및 각각의 비트크기 신호가 발신 페이징 터미날에 의해 발생되는 속도에 비례한다. 예컨대, 페이징 터미날(24)는 600신호/초로 방송될 4레벨주파수 시프트 페이징신호를 발생할 수도 있다.

페이징 터미날(24)는 1200보오로 페이징신호를 형성하는 각각의 비트를 발생할 것이다. 스테이션 제어기 FIFO버퍼(402)에서, 페이징신호를 형성하는 비트는 초당 600의 속도로 한꺼번에 2번 버퍼로부터 클럭킹될 것이다. 따라서, 페이징신호는 방송될 속도로 송신기(34)에 인가될 것이다.

페이징신호는 이것이 2:1 멀티플렉서(408)를 통해 송신기(34)에 저장되었던 FIFO 버퍼(402)로부터 아래로 로드된다. 마이크로프로세서로 부터의 상태 설정명령에 의거하여 멀티플렉서(408)는 FIF0 버퍼(408)중 하나 또는 다른 것으로부터 발생된 페이징신호를 송신기(34)에 선택적으로 인가한다. 페이징신호는 FIF0 버퍼(402)로부터 멀티플렉서(408)로, 그리고 명령버스 세트를 통해 멀티플렉서로부터 송신기(34)로 인가된다.

하나의 FIF0버퍼(402)내의 페이징신호의 제1세트가 송신기(34)로 아래로 로드되는 동안, 마이크로프로세서는 신호등가 비트의 제2세트를 다른 버퍼(402)로 로드한다.

상보(complementary) 개시시간은 제2FIFO버퍼(402)와 연관된 카운터-비교기(410)에 로드된다. 제1FIF0버퍼(402)로부터의 신호의 아래로의 로딩이 완료된 경우, 제2FIF0버퍼(402)로부터의 페이징신호의 아래로의 로딩은 신호간에 브레이크 없이 개시될 것이다.

만약 데이타형 PDB(36b)는 디지탈화 아날로그페이지를 포함한 경우, 페이징신호는 DSP(412)에 전송된다. DSP(412)는 직렬디지탈 데이타스트림으로써 재발생되도록 신호를 확장한다.

DSP(412)가 압축해제된 페이징신호의 특정세트를 전송하기 시작하는 시간은 카운터-비교기(414)에 의해 제어된다. 카운터-비교기(414)는 개시시간값 및 현재시간값을 유지한다. 현재 시간값은 클럭킹버스(398)를 통해 수신된 클럭킹신호에 의거한다.

카운터-비교기(414)는 PDB(36b)에 포함된 속도정보 및 개시시간에 의거하여 스테이션프로세서(382)로 부터 개시시간 값을 수신한다. 직렬데이타 스트림이 DSP(412)로 부터 전송되는 속도는 보오속도 발생기(411)에 의해 발생된 클럭킹신호에 의해 제어된다.

직렬데이타 스트림은 디지탈-아날로그 변환기(DAC, 415)애 전송된다. DAC(415)는 신호를 아날로그형으로 변환하여 그것을 송신기(34)에 인가한다.

많은 바람직한 FM형 송신기(34)에서, 페이징신호는 반송신호의 주파수 시프트를 위해 송신기의 리액턴스회로에 직접 인가한다.

IV.시스템클럭

시스템(20)이 동작하기 위해, 허브(28) 및 스테이션(30)에서의 클럭은 동시에 모두 동일 시간을 표시해야 한다. 그렇지 않으면, 각각의 스테이션(30)은 다른 시간에 페이지를 방송할 것이며 중첩통신권을 가진 영역내 페이지(29)는 처리불능의 복합신호를 수신할 것이다. "클럭동기화시스템(Clock Synchronization System)의 명칭으로 1992년 3월 31일 미국에 출원된 미국출원 No. 07/861248은 멀리 떨어진 다수의 클럭이 일치하여 제공되는 것을 보장하는 시스템을 개시한다.

요약하면, 허브(28, 제4도)에서의 클럭보드(68) 및 발진기는 스테이션의 클럭(390, 제6도)에 포함된 것과 같은 기본요소; 클럭킹신호에 의거하여 시간값을 유지하는 카운터; 클럭킹신호를 카운터에 공급하는 VC0; 및 허브중앙처리장치(도시안됨)로부터의 제어신호에 의거하여 VC0를 제어하는 가변전압 신호를 생성하는 디지탈-아날로그변환기를 포함함을 알아야 한다. PTI(62)상이 카운터(107)는 연관된 PTI용 클럭시간을 유지한다.

PTI 카운터(107)는 클럭킹버스(67) 및 클럭킹신호선(108)을 통해 수신된 클럭/발진기보드(68)로부터의 클럭킹신호에 의해 증분된다. PTI 카운터(107)는 클럭킹버스(67) 및 스트로브선(1O9)를 통해 클럭/ 발진기보드로 부터 전송된 시간신호에 의거하여 시스템내 다른, 클럭을 가지고 주기적으로 리세트, 즉 재동기화 된다.

각 스테이션클럭(390; 제19도)의 카운터(392)는 그 스테이션(30)용 마스터클럭시간을 유지한다.

FIF0버퍼(404) 및 DSP(412)와 각각 연관된 카운터/비교기(410 및 414)가 1차카운터(392)에 인가된 동일의 클럭킹신호에 의해 진행되기 때문에, 카운터, 즉 이를 유닛에 의해 유지된 시간,은 동일속도로 진행된다. 스테이션클럭 동기화 프로세서의 일부로써, 스테이션클럭(390)이 시스템(20)내의 다른 클럭과 동기된후, 카운터/비교기(410 및 414)는 클럭버스(390)를 통한 시간신호의 전송을 통해 클럭(392) 와 동기된다.

V. CURE

제20도에 도시된 CURE(50)는 링크채널의 인터세그먼트인터페이스로써 기능한다.

CURE(50)는 이종(heterogeneous) 링크의 두 섹셕간에 위치될 수 있으며, 예컨대, 링크채널의 위성세그먼트는 채널의 마이크로파 세그먼트와 인터페이스된다. CURE(50)는 또한 동종(homogeneous) 링크채널의 다른 세그먼트간에 위치될 수 있다. 예컨대 CURE(50)는 무선주파수전용 링크채널의 두 세그먼트 사이에 위치될 수 있다.

각 CURE(50)는 링크모뎀(420) 및 프로세서(422)를 포함한다. 모뎀(420)과 마이크로 프로세서 사이의 통신은 상술의 HDLC 포맷으로 제5도를 참조로 논의된다.

CURE(50)는 또한 CURE 프로세서(422)가 시스템상태정보를 교환하고 TNPP 링크(52)를 통해 허브(28)에 명령을 내리는 GPI0(424)를 가진다. 링크모뎀(420)은 허브링크모뎀(64;제16도)와 유사하며, 신호를 링크채널의 다른 세그먼트를 통해 교환하는 인터페이스로 기능한다. 링크모뎀(420)의 포트(도시안됨)중 한 세트는 채널의 한 세그먼트를 통해 신호를 교환하기 위해 사용되며, 다른 포트들은 다른 세그먼트를 통해 신호를 교환하기 위해 사용된다. 링크모뎀(420)은 들어오는 링크프레임(328)을 수신하고 링크채널의 제1세그먼트를 통해 프레임의 전송에 기인한 에러를 제거하기 위한 이 프레임을 에러고정처리한다. 그 후 링크모뎀(420)은 링크프레임(328)으로부터 스테이션패킷(3OO)을 재거하여 그 패킷을 CURE 프로세서(42)에 제공한다. CURE 프로세서(422)는 패킷이 이것과 연관된 다운라인 CURE(50) 및 스테이션(30) 및/또는 그 CURE(50)용 인가를 평가하기 위해 패킷주소필드(302) 내 그리고 패킷주소형필드(301) 내의 주소필드 정보에 포함된 정보를 판독한다. 만약 주소필드내 정보가 패킷(300) 이 다운라인 스테이션용인 것을 표시한 경우, CURE 프로세서(422)는 링크채널의 다운스트림 세그먼트로의 재전송을 위해 패킷을 링크모뎀(420)에 복귀시킨다. 만약 주소필드내 정보가 패킷(300)이, CURE 프로세서 명령을 포함하는 경우에서와 같이, 그 CURE(50)용인 것을 표시한다면, 프로세서(422)는 적절한 명령을 실행하거나 및/ 또는 저장한다.

일부패킷은 모든 CURE(50)용 또는 링크채널과 연관된 모든 수신유닛용 명령을 포함할 수도 있다. 이 경우, 각 CURE 프로세서(422)는 명령을 실행/저장하고 또한 다운 스트림 링크세그먼트상에 명령을 제전송할 것이다.

CURE 프로세서(422)는 들어오는 스테이션패킷(300)의 처리를 제어하며, CURE(50)의 전체동작을 제어한다. 프로세서(422)는 CURE(50)와 연관된 링크채널세그먼트 및 링크모뎀(422)의 상태를 모니터한다. 프로세서(422)에 의해 검출된 결함은 TNPP링크(52) 또는 링크채널을 통해 허브(28)에 보고된다. 예컨대, 에러교정프로세스의 일부로써, 링크모뎀(420)은 링크채널의 다움스트림세그먼트상에 제공될 수 있는 에러없는 링크 프레임의 퍼센트를 보고한다.

에러프리링크 프레임의 퍼센트가 주어진 레벨 이하로 떨어진다면, CUER프로세서(422)는 허브(28)로 전송되는 적절한 경보통지를 발생한다. CURE프로세서(422)는 또한 허브(28)에 의해 발생된 명령에 응답한다. 예를들면, 허브(28)로부터의 명령에 응답하여, CURE프로세서(402)는 예컨대 위성링크 같은 일링크 세그먼트를 디스어셈블할 수 있고, 예컨대 PSTN(26) 같은 대체 세그먼트를 설정할 수 있다.

VI. MOP

제21도는 스테이션(30)의 동작을 모니터하는 MOP(40)중 하나를 기술한다. MOP(40)는 그 MOP와 연관되는 스테이션(30)에 의해 방송된 신호를 수신하도록 구성된 페이징 채널 수신기(428)를 포함한다. 이들 신호는 페이즈를 포함하고, 클럭동기화 시스템 응용에서 논의된 바와같이 시간표시를 포함할 수 있다. 이 신호들은 디지탈신호 포맷에 배치되는 모뎀이 되는 수신기 인터페이스(430)로 전송된다. 디지탈신호는 M0P 프로세서(432)로 전송된다. M0P 프로세서(432)는 스테이션(30)의 성능이 연관됨을 평가하도록 신호를 해석한다.

MOP(40)가 연관되는 스테이션(30)의 클럭(390)의 동기화를 편리하게 하기 위해 MOP는 클럭(434)에 제공된다. 클럭(434)은 시스템(20)내의 다른 클럭과 동기화된다.

MOP프로세서(432)는 스테이션으로 부터의 시간표시 메시지의 시간과 MOP클럭(434)에 의해 측정된 시간사이의 차분을 연산함으로써 연관된 스테이션클럭(390)을 동기화한다.

차분 값은 비교 연산이 행해졌던 스테이션을 식별하는 메시지에서 허브(28)로 다시 전송된다. 그 차분값에 기초하여, 허브(28)는 스테이션클럭(390)을 리셋하기 위해 적절할 수 있는 것으로서 스테이션(30)을 지령한다.

일부의 M0P(40)는 시스템 상태 정보 및 명령을 하나 이상의 링크 채널을 통해 허브(28)와 교환하도록 링크채널 승수신 장치와 연관된다. 택일적으로, 이들 신호는 TNPP링크(52)를 통해 교환될 수 있고, 이 경우 허브가 GPI0보드(438)에 제공된다.

VII. 시스템 동작

본 발명의 동시방송 시스템(20)이 동작할때, 페이징 터미날(22, 24)은 페이징신호를 허브(28)에 전송한다. 특히, 페이지는 그 페이지가 의도하는 WAG(7)와 연관된 특정허브 PTI_1,2,3또는₄(62)에 전송된다. 제어정보가 페이징 터미날(22) 또는 (24)에 의해 페이지로 송신됨에 따라, PTI(62)는 WAG(37)내 어떤 스테이션이 페이지를 방송해야 하는지를 지정하는 제어타입 PDB(36a)와, 방송되야 하는 주파수와, 방송되어햐 하는 특별한 모드를 초기에 생성한다.

페이징신호 자체는 데이타형 PDB(36a)에 배치된다.

페이지는 아날로그신호의 형태에서 PDB(36b)로 패키지화 되기전에 디지탈화 및 압축된다.

저속디지탈 페이싱신호는 신호의 보오속도가 PDB(36b)에 배치되는 프로세서의 일부로서 결정되는 데이타 포획 프로세스가 되기 쉽다. PTI(62)는 고속디지탈 페이징 신호를 PDB(36b)에 직접 배치한다.

PTI는 이들 신호에 대한 보오속도를 실정하기 위해 페이징 터미날(22) 또는 (24)로부터 송신된 모드정보에 좌우된다. 각각의 데이타형 PDB(36b)는 페이징 신호를 포함할뿐만 아니라 수신스테이션이 신호를 방송하기 위해 개시되어야 하는 시간을 표시하는 개시시간 메시지와 방송될 보오속도를 표시하는 속도메시지를 포함한다. 일단 PDB(36b)가 생성되면, HDLC버스(66)를 통해 허브의 중앙처리유닛(60)으로 전송된다.

본 발명의 특별한 일실시예에서 HDLC 버스(66)를 통하는 데이타 전송속도는 단위초당 256,000 비트전송속도로 발생된다. 이 전송속도에서 데이타 전달은 중앙처리유닛(60) 및 PTI(62) 및 LM(64) 사이에서 발생하는 모든 통신 및 PDB전달에 대한 시간이 충분함을 보증한다.

허브의 중앙처리유닛(60)은 PTI(62)가 PDB를 초기에 발생하는 것에 기초하여 링크채널_1,2,3,4,5또는₆의 특정 세트를 통하는 PDB(36)로 지령한다. 중앙처리유닛(60)이 전송용 PDB(36)로 전송될 경우, 스테이션 패킷(300)에서 PDB가 배치되고 전송되어야 할 패킷을 통해 링크채널(채널들)과 연관된 LM_A,_B또는_C(64)로 전송된다.

스테이션 패킷(300)은 스테이션(30)이 그의 내용을 특정적으로 처리해야 하는 것과 특별한 패킷이 수신 스테이션, 제어-타입 PDB(36a) 또는 데이타타입 PDB(36b)에 의한 실행용 소프트웨어 명령을 포함하는 지지여부를 표시한다. 스테이션 패킷(300)은 HDLC프레임(80)내부의 적절한 LM(s)(64)로 전송되며, 스테이션 패킷을 적절한 링크채널을 통해 전송하는 수신 LM(s)로 지령하는 명령어세트를 포함한다.

LM(64)에서 스테이션 패킷(300)은 적절한 링크채널을 통해 전송용 링크프레임(328)에 배치된다. 스테이션 패킷(300)이 링크채널을 통해 전송될 제1패킷이 된다면, 중앙 처리 유닛은 패킷의 전송전에 링크채널 송수신기를 키잉(Keying)하는 LM(64)을 지령한다.

최종 스테이션 패킷(300)의 전송후, 중앙처리유닛(60)은 장치에 대한 마모 및 링크채널 전력소비를 줄이도록 링크채널 송신장치를 언키(unkey)하는 LM(64)을 명령할 수 있다.

링크모뎀(380, 422)은 스테이션(30) 및 CURE(50)에서 프레임의 내부- 링크전송 결과로서 전개되는 어떤 에러를 제거하기 위해 에러정정 처리에 대한 링크프레임(328)을 초기에 종속시킨다.

링크프레임(328)에서 주소 정보에 기초하여, 수신링크모뎀(380, 422)은 특별한 프레임이 상기한 스테이션 또는 상기한 링크채널을 의도하였는지의 여부를 결정한다.

스테이션(30)에서, 링크프레임(328) 이 그 스테이션을 위해 지정되었음을 수신하였다면, 스테이션 패킷(300)은 프레임으로부터 스트립되어 스테이션프로세서(382)로 전송된다. 스테이션 패킷이 그 스테이션(30)을 위한 전송-키 명령을 갖는 제어형 PDB(36a)를 포함한다면, 프로세서(382)는 적절할 수 있는 것으로 송신기(34)를 작동하는데 필요한 신호를 발생할 것이고, 또한 송신기 반송주파수 및 송신모드를 설정하는데 필요한 제어신호를 발생할 것이다. 송신기는 PDB(36a)에 포함된 개시시간필드(144)에 특정된 시간에서 키잉되도록 세트되어 턴온될 것이다(제7도). 스테이션 패킷(300)이 데이타형 PDB(36b)을 포함한다면, 스테이션 제어기는 구체화된 페이징 신호를 송신기(34)로 전송한다. 송신기(34)로 전송된 신호에서 시간 및 속도는 PDB(36b)에 포함된 개시시간 및 속도정보에 기초한다. 다음에 송신기(34)는 의도하는 페이지를 가입자에게 할당한 페이저(29)에 의해 수신 및 처리하기 위해 페이징 신호를 방송한다.

다수의 스테이션(30)으로 송신되는 특별한 데이타형 PDB(36b)의 각 복사는 동일한 개시시간 및 속도정보를 포함한다. 따라서, 각각의 스테이션(30)은 완전히 동일한 시간 및 완전히 동일한 속도에서 개시하는 PDB(36b)내에 포함된 페이지를 방송한다. 2개이상의 스테이션으로부터 신호를 수신하는 오버래핑존에 위치된 페이저(29)는 동상의 신호합을 나타내는 합성신호를 수신할 것이다. 신호는 위상에서 벗어나지 않기 때문에 페이저(29)에 의해 용이하게 처리될 수 있다.

본 발명 시스템(20)의 또다른 장점은 많은 다른 포맷; 아날로그, 저속디지탈신호, 또는 고속디지탈신호, 일 수 있는 최종방송 페이지에 대한 스테이션(34)으로 전송될 수 있다는 것이다. 다시말해, 본 발명의 하나의 동시방송 시스템(20)은 포맷에서 상호간에 광범위하게 변화하는 다수의 상이한 타입의 신호를 전송하기 위해 사용될 수 있다.

데이타형 PDB(36b)가 상이한 보오속도에서 처리되는 디지탈 페이징 신호를 포함할 경우, PDB 전송필드(152)로 표시되는 해당 보오속도로 방송된다.

신호를 저속 보오속도에서 수신하도록 설계된 페이저(29)는 스테이션(30)을부터 데이타 스트림에서 배수 "0s" 및 "1s"를 그를의 신호 "0s" 및 "1s" 등가값으로 인식할 것이다.

예를를면 착신신호를 400보오에서 처리하도록 설계된 페이저(29)는 단일의 "1"신호로서 1200보오에서 방송하는 제10c도의 "111"신호를 처리할 것이다.

300-보오신호를 처리하도록 설계된 페이저(29)는 "010"신호로서 600보오에서 계11b도의 "001100"신호를 인식할 것이다. 착신신호를 1000보오에서 처리하도록 세트된 페이저(29)는 "101"신호로서 제12d도의 3000-보오 "111O00111"신호를 인식할 것이다.

동일한 도면의 3000-보오 "00" 신호는 1500-보오신호를 처리하도록 세트된 페이저(29)에 의해 "0" 신호로서 인식할 것이다. 그러므로 비록 특별한 데이타형 PDB(36b)가 상이한 보오속도에서 원래 발생되었던 신호를 포함할지라도, 신호는 그들의 공통분모에 기초한 형태이므로, 그와함께 관련된 페이저(29)에 의하여 모두가 처리될 수 있다.

본 발명의 또다른 특징은 처리되는 스테이션 패킷(340)용 링크프레임의 내용에 대하여 스테이션 링크모뎀(380)이 에러정정처리를 수행하는 것이다. 링크프레임은 CURE(50)가 링크채널의 상이한 세그먼트사이에서 전달될때 CURE(50)에 의한 에러보정처리가 유사하게 종속된다. 이것은 방승용 송신기(34)로 실제 전송되는 페이징 신호가 되는 다수의 에러를 최소화시킨다.

링크채널의 용량에 따라, 본 발명의 동시방송 시스템(20)은 스테이션 송신기(34)에 의해 방송되는 신호에서 속도보다 훨씬빠른 속도로 동시방송된 신호를 전송할 수 있다. 따라서, 페이징신호가 PDB(36b), 비록 스테이션 패킷(340), 및 링크프레임(368)내에 인코드될지라도, 신호는 스테이션(30)으로 비교적 고속으로 전송되므로, 이를 외부 패킷에 포함된 부가정보의 전송은 페이징신호를 스테이션(30)으로 전송하는데 이용가능한 링크채널을 전송시간을 다수 감소시킬 수 없다. 사실상, 일부 링크채널을 통하는 신호 전송속도는 매우 고속이므로, 이들 채널은 페이징신호를 다수의 WAG(37)로 전송하기 위해 사용될 수 있다. 본 발명의 본 실시예에 있어서, 개별적인 CURE(50) 및 스테이션(30)은 링크프레임 주소필드 및 스테이션 패킷 주소필드의 내용에 기초하여 수신된 링크프레임(328)의 내용을 선택적으로 버리거나 또는 전송/ 처리한다.

본 발명의 특징이 또다른 장점은 PDB(36b)를 하나의 특별한 WAG에 전송하도록 사용되는 특별한 링크채널을 허용하는 동시에 소프트웨어 명령을 제2WAG(37) 내에 위치된 스테이션으로 인터리브 하는 것이다.

택일적으로, PDB(36b)는 일 링크채널을 충분히 고속으로 하는 것을 통해 스테이션의 특별한 세트로 전송할 수 없을 경우에, 다수의 링크채널을 통해 신호를 전송하도록, 링크 확장이 사용될 수 있다. 따라서, 스테이션 제어기(32)에 대한 처리장치의 내부는 적절한 시퀀스로 동시 방송되도록 보장하기 위해 페이징신호를 정확한 순서로 할 것이다.

또한, 특정 링크채널을 통해 스테이션(30)으로 에러가 없는 신호를 보내는 것이 어려울 경우 PDB(36)의 여분 복사는 싱글 링크채널 또는 다른 링크채널을 이용하여 그 스테이션으로 보내질 수 있다.

그후 스테이션 제어기는 가장 에러가 없는 신호의 내용을 전송기(34)로 보내어 페이징 터미날(22 또는 24)에 의해 현재 발생된 것들과 거의 같은 신호가 방송되도록 할 수 있다.

본 발명의 동시방송 시스템(20)에 의해 제공된 다중링크채널 전송의 또다른 잇점은 신호를 스테이션(30)으로 보내는데 이용되는 가장 저렴한 링크채널을 이용할 수 있도록 시스템을 구성할 수 있다는 것이다.

이 시스템(20)와 MOP(40)는 관련된 스테이션(20)의 성능을 단지 주기적으로 모니터한다.

각 MOP는 스테이션이 적절히 작동하고 있다는 것을 알기 위해 관련된 스테이션의 성능을 계속해서 모니터할 필요는 없다.

따라서, 시스템을 운영하는 전반적인 경비를 줄일 수 있다.

본 발명의 또다른 특징은 상이한 WAG(37)와 관련된 싱글그래픽 에리어에서의 임의의 소정 세트의 스테이션(30)에 대해 제22도에 도시된 싱글여분 스테이션(30)에 의해 구원 서비스를 제공할 수 있다는 것이다.

도면에 도시되는 바와같이 주어진 그레픽 에리어내에는 몇개의 스테이션(30)이 존재한다.

각 스테이션(30)은 지정 WAG(37)과 관련된 구별된 반송 주파수를 통해 페이지를 방송한다.

이러한 스테이션 세트(30)의 관련된 것이 싱글여분 스테이션(31)이다.

여분 스테이션(31)내의 스테이션 제어기(32)는 관련된 운영스테이션(30)의 성능을 모니터하도록 구성된다.

이 모니터링은 운영스테이션(30)의 성능을 방송을 통해 주기적으로 샘플링하는 방식 또는 임의의 편리한 통신망을 통해 여분의 스테이션(31)으로 보내진 운영정보를 신호 상태에서 모니터링하는 방식이 있다.

운영스테이션(30)들 중의 하나가 고장나는 경우 여분의 스테이션(31)은 허브(28)에게 알려서 고장난 운영스테이션에 대해 의도된 PDB(36)를 수신하도록 링크채널에 접속된다.

일단 이들 PDB(36)가 수신되고나면 여분의 스테이션은 그 내용을 방송하여 고장된 스테이션(30)를 대신할 수 있다.

하나의 여분 스테이션(31)은 몇몇의 근접한 운영스테이션에 대한 구원커버리지를 제공할 수 있기 때문에 운영스테이션에 기초해서 이 커버리지를 제공하는 비용은 최소로 유지한다.

본 발명의 시스템(20)에 따른 다중 스테이션(30)에서 재발생되어 신호를 전송하여 동시 방송하는 또다른 기술이 제23도 및 제24도에 도시되어 있다.

제23도는 PTI(62:제6도)가 발생할 수 있는 또 다른 데이타형 PDB(450)을 도시하고 있다.

각 데이타형 PDB(450)은 개시시간필드(452), 방송시간필드(454), 길이필드(456) 및 데이타 필드(458)를 포함한다.

개시시간필드(452)는 언제 수신스테이션(30)이 PDB(450)에서 신호를 방송해야 하는가의 표시를 포함하고, 데이타필드(458)는 중계될 실제 디지탈화된 신호를 포함한다.

길이필드(456)은 데이타필드(458)내에 포함된 방송될 몇몇 신호의 표시를 포함한다.

PTI마이크로프로세서(102)는 데이타형 PDB(36b; 제8도)에 있어서 이미 설명한 방법에 따라 개시시간, 데이타필드(458)의 내용, 및 길이필드(456)의 내용을 발생한다.

방송시간필드(454)는 개별스테이션(320)이 PDB(450)에 포함된 신호를 방송하는데 필요로 하는 시간의 양의 표시를 포함한다.

PTI 마이크로프로세서(102)는 PDB(450)내로 로딩될 몇몇의 신호에 의해 PDB(450)로 로딩될 PDB버퍼에서 신호에 대해 신호지속기간을 곱함으로써 방송시간을 계산한다.

단일 신호를 구성하는 개별 비트의 수에 관한 결정은 원래의 페이징 신호를 발생시켰던 페이징 터미날에 의해 공급된 모드 정보에 기초하여 마이크로프로세서(102)에 의해 행해진다.

아니면, 방송시간은 PDB내의 최종비트의 후방에지의 전이시간에서 PDB내의 첫번째 비트의 전방에지의 전이시간을 뺌으로서 계산된다.

PDB(450)가 발생한후 다른 PDB(36)와 마찬가지로 허브 중앙처리장치(60), 적절한 LM(64), 및 지정된 스테이션(30)로의 적절한 링크채널로 전송된다.

제24도는 데이타형 PDB(450)에 포함된 신호를 다시 발생시킬 수 있는 또다른 스테이션 제어기(464)를 포함하는 스테이션(30)의 또다른 실시예이다.

스테이션 제어기(464)는 스테이션 제어기(32;제19도) 애 도시된 것과 동일한 링크모뎀(380), 마이크로프로세서(382), 메모리(386), 및 클럭(370)을 포함한다.

마이크로프로세서(382)는 스테이션 제어기(464)의 다른 성분과 그리고 한 세트의 데이타, 주소, 및 일괄적으로 프로세서 버스(466)로 인식되는 제어버스를 통해 송신기(34)와 신호를 교환한다.

클럭카운터(392)는 클럭버스(468)를 통해 스테이션(30)의 다른 성분에 클럭시간신호를 방송한다.

카운터 값, 즉 클럭시간은 클럭버스(468)을 통해 마이크로프로세서로 부터 카운터(392)로 보내진 신호에 의해 역시 다시 설정될 수 있다.

만약 들어오는 스테이션 패킷(300)이 제어형 PDB(36a)를 포함한다면 마이크로프로세서(382)는 이미 설명된 단계에 따라 가지고 있는 내용을 처리한다.

만약 스테이션 패킷(300)이 데이타형(450)을 포함한다면 블록의 전체 내용은 일시적으로 저장하기 위해 이중포트 RAM(470)으로 보내진다.

PDB(450)의 내용은 프로세서(472)가 포함하고 있는 신호를 다시 발생시킬 수 있을때 RAM(470)으로 부터 디지탈신호처리기(472)로 보내진다.

만약 스테이션이 디지탈 포맷신호를 전송하면, 디지탈 신호프로세서(472)는 신호대 신호에 기초해서 래치(474)로 신호를 로드한다.

신호 대 신호에 기초해서 래치(474)로 신호를 로딩하는 것은 그 래치로 로딩된 재발생된 비트의 수가 전송기(34)중에서 한 신호를 형성하는데 필요한 비트수의 함수임을 의미함을 이해할 수 있다.

신호는 병렬버스(476)을 통해 디지탈신호처리기로 부터 래치(474)로 전송된다.

마찬가지로 신호에 상당하는 비트를 래치(474)내로 로딩할때 디지탈신호 프로세서(474)는 신호방송시간을 비교기(478)로 로드시킨다.

디지탈신호 프로세서는 다음 식에 기초한 각 신호에 대하여 개시시간을 계산한다.

여기서 S.T._N은 PDB에서 N번째 신호에 대한 개시시간;

B.T.는 PDB에서 모든 신호에 대한 총 방송시간;

∑N은 PDB에 포함된 신호의 총수; 및

S.T._PDB는 PDB(450)에 포함된 신호에 대한 개시시간.

신호개시시간은 명령개시시간버스(480)를 통해 비교기(487)에 인가된다. 현행 시간과 개시시간의 클럭버스(468)를 통해 클럭(390)으로 부터 비교기로 인가된다.

현행시간과 개시시간이 동일할때마다 비교기(478)는 AND게이트(482)를 통해 래치(474)로 인가된 전송신호를 표명한다.

AND 게이트(482)로의 나머지 입력은 디지탈신호처리기(472)에 의해 선택적으로 발생된 전송 이네이블 신호이다.

전송 이네이블 신호는 디지탈신호 프로세서(472)가 PDB(4R)에 포함된 신호를 재발생시킬때 그 프로세서(472)에 의해 발생한다.

선택적으로 발생된 전송 이네이블 신호와 관련하여 AND게이트(482)는 래치가 전송기(34)로 보낼 신호를 가질때만 전송신호가 래치(474)로 전해질 수 있도록 해준다.

전송신호를 수신할때 래치(474)에 기억된 페이징신호는 병렬전송신호버스(486)를 통해 전송기(34)로 전송된다.

만약 PDB(450)가 디지탈화된 아날로그 페이징신호를 포함한다면 디지탈화된 신호가 직렬버스(488)를 통해 제2디지탈신호 프로세서로 보내진다.

신호가 제2디지탈신호 프로세서로 전송되는 시간은 클럭(390)에 의해 측정될때 시스템 시간에 의해 조절된다.

한 무리의 클럭버스(468)는 시스템시간을 제1디지탈신호처리기(472)로 공급한다.

제2디지탈신호 프로세서는 PDB(450)에서 페이징 사인을 압축해제시키고, 직렬 라인을 통해 CODE(492)로 페이징 사인을 인가한다.

CODEC(492)는 디지탈 신호를 아날로그 포맷으로 변환한다.

CODEC(492)에 의해 발생된 아날로그 신호가 방송하기 위해 전송기로 인가된다.

본 실시예의 데이타 전송신호 재발생 방법의 장점은 동시방송될 신호의 지속시간에 전적으로 기초하여 재발생이 행해진다는 것이다.

따라서 또다른 성분, 보오속도 발생기, 그리고 제2신호상에서 신호의 재발생을 베이싱함으로서 추가된 내재된 에러에 의해 발생된 제어신호상에서 신호의 재발생을 베이싱할 필요가 없다.

또다른 장점은 재발생이 신호의 지속시간이 아닌 PDB(450)에 포함된 모든 신호에 대하여 총 지속시간에 기초한다는 것이다.

따라서 만약 개별신호 지속시간이 약간 부정확할때 발생할 수 있는 에러를 재거한다.

개별신호에 대해 작은 결과일 수 있는 이 에러는 PDB에서 신호가 전송되는 시간주기동안 유효에러에 해당할 수 있다.

본 실시예에서 신호재발생은 동시에 동일변수를 채용하는 동일방정식에 기초한다.

따라서, 동일신호의 상이한 제발생이 정확히 동일한 순간에 발생한다.

앞서의 설명은 본 발명의 특정 실시예에 제한된다.

그러나 실시예들의 상기 모든 장점 또는 일부 장점을 가지고 본 발명에 변형과 수정이 가해질 수 있다는 것은 명백할 것이다.

본 발명의 어떤 변형에서는 데이타형 PDB에 보오속도 정보와는 반대되는 비트지속 정보를 제공하는 것이 바람직할 것이다.

또한 본 발명의 어떤 변형에서는 모든 제어정보가 초기, 제어타입 PDB(36), 그리고 동시 방송을 위해 다시 포맷될 필요가 있는 페이징 신호에 의해 뒤따르는 시퀀스 식별자를 포함하기만 하는 데이타형 PDB(36)에 포함될 수 있다.

또한 본 발명의 시스템(20)의 성분은 앞이 개시된 성분과 동일하거나 동일하게 동작할 필요는 없다.

본 발명의 또다른 변형에서 예컨대 다중 페이징 터미날(22,24)는 단일 WAG(37)과 관련된 스테이션(30)을 통해 방송되는 페이지를 발생할 수 있다.

본 발명의 이러한 변형들에서, 페이지의 개시시간은 개별스테이션과 관련된 PTI(62)에 의해 발생되는 것이 아니라 해제를 위해 스테이션(30)으로 큐된 모든 PDB의 주기적 분석에 기초한 허브중앙처리장치(60)에 의해 발생한다.

마찬가지로 각 PTI(62)는 상이한 링크채널 세트를 통해 스테이션으로 보내지는 PDB(36)를 발생할 수 있다.

본 발명의 이러한 변형에서, PDB가 전송되는 링크채널의 일부 표시와 그 PDB가 관련되게 되고, 중앙처리장치는 이들 플래그에 기초하여 지정된 채널과 관련된 링크모뎀(64)에 PDB를 전송한다.

또한, 본 시스템(20)의 대한 하드웨어 구성이 본 발명의 범주에서 벗어남이 없이 제공되어질 수 있다.

예를들면, 본 발명의 어떤 변형에서 허브(28)는 PTI에서 LM PDB로의 직접전송이 중앙처리장치(60)에 의해 제어되는 어떤 유형의 스위치 네트워크를 경유하여 발생되도록 설계될 수 있다. 또한, 본 발명의 대안 실시예에서, 새로운 데이타 형의 PDBs(36b)는 비트지속시간에서의 차이가 상기한 바와같이 1/32배 혹은 32배만큼 발생할때 생성될 수 있다. 예를를면, 본 발명의 어떤 변형에서, PTIs(62)는 새로 수신된 비트와 NTL 비트사이의 비트지속시간에서의 차이가 1/4미만 혹은 4이상일때마다 새로운 데이타형 PDBs(36b)를 생성한다. 시스템(20)내에 하나 혹은 그 이상의 스테이션(30)을 프로그램함으로써 수신된 PDBs의 개시시간 필드내에 포함된 개시시간 보다 약간 이르거나 늦은 시간에서 신호를 방송하는 것이 바람직할때가 있을 수 있다.

이 오프세트는 인접 스테이션 사이의 오버랩 존이 2스테이션 사이의 중간인 지리적 존으로 부터의 오프세트일때 사용될 수 있다.

이 경우에, 전송시간에서의 차이로 인해, 2개의 신호가 상이한 시간에 오버랩 존에 도달하거나 서로간에 위상의 불일치가 될 수 있다.

스테이션(30)중의 한 스테이션에 의해 방송되는 신호를 위해 지연/촉진 방송시간 오프세트의 도입은 전송시간에서의 차이를 보상하며 신호가 오버랩 존에 도달할때 위상이 일치가 되는 것을 보장한다.

설명된 신호로 부터 상당히 변화할 수 있는 진행되는 신호가 있는 패키지가 마찬가지로 이해되어야 할 것이다.

예를들면, 본 발명의 어떤 변형에서 패키지는 스테이션 패킷(340)에 있어야 하는 PDBs(36)로 필요로하지 않을 수도 있다.

본 발명의 이러한 변형에서, 스테이션 패킷내에 포함된 모든 또는 약간의 제어정보가 PDB자체내에 포함될 수 있거나, 혹은 어떠한 제어정보도 PDB자체내에 포함되지 않을 수 있으며 또는 관련 링크프레임내에 포함될 수 있다.

스테이션의 구조는 설명한 것으로부터 상당히 변경될 수 있음이 이해되어져야할 것이다.

예를들면, 어떤 스테이션들은 보조 카운터-비교기(410 및 414)를 필요로 하지 않을 수 있으며 대신에 스테이션 클럭(390) 자체에 의해 발생된 트리거신호에 의존할 수 있다.

추가로, 설명된 것과는 다른 데이타 포획기법이 사용될 수 있다.

또한, 스테이션(30d)(제2도)에 대해 논의한 바와같이 각각의 스테이션을 하나 이상의 전송기(34)를 가질 수 있다.

본 발명의 이 실시예에서 스테이션 제어기(32)는 동시에 방송하기 위해 페이지 및 명령을 진행시키도록 구성되고 개별적인 전송기(34)에 연결되며 이러한 방식으로 전송기는 동시에 신호를 방송할 수 있다. 또한, 본 발명의 어떤 변형에서, 여분 스테이션(31)은 연관된 스테이션을 위해 항상 PDBs(36)을 수신할 수 있음이 이해되어져야 한다.

또한, 스테이션 중의 한 스테이션(30)이 고장날때마다, 여분 스테이션(31)은 허브(28)로 부터 명령을 기다리지 않고 고장난 스테이션에 의해 방송되어졌을 신호를 방송개시 할 것이다.

본 시스템(20)의 구성의 장점은 동시방송을 함에 있어서 고장난 스테이션이 방송을 중지하는 것과 여분 스테이션(31)이 방송을 대신하는 사이에서 최소한의 인터럽션만이 되도록 보장한다. 그러므로, 첨부된 특허청구범위의 목적은 본 발명의 정신 및 범위내에서 가능한 모든 변경을 포함한다.

VIII. 대안 실시예

본 발명의 대안 실시예에서, 허브(28)는 페이징 터미날(22 혹은 24)과 통합되어 있다.

제25도에서 알 수 있는 바와같이, 시스템 제어기(500)는 페이징 터미날(502) 과 통합되어 있음을 알 수 있다.

페이징 터미날(502)은 페이징 시스템에 가입한 개인에게 페이지를 요구하는 것으로 이루어진 착신전화호출을 수신하기 위해 공중회선교환전화네트워크(PSTN)에 접속된다.

시스템 제어기(500)는 페이지를 페이징 스테이션(508)으로 진행하는 페이징 데이타 블록(PDBs)(506)에 싣는다. PDBs는 실제 페이징 데이타, 진행 에러교정정보, 주소지정정보 및 타이밍정보를 포함하는 상이한 범주의 정보를 갖는다.

도면에서 도시된 예시적인 페이징 스테이션을 위해 원(510)으로 표현된 페이징 스테이션(508)은 각각 특정 지역영역을 경유하여 방송한다.

페이징 스테이션(508)으로 진행되는 PDBs(506)에 의한 실제방법은 페이징 스테이션의 하드웨어, 페이징 스테이션까지의 거리 및/또는 사용하는 특정진행 시스템의 경제적 문제와 같은 요인에 좌우된다.

예를들면, PDBs(506)는 전선 혹은 광섬유전화링크(510)를 경유하여 진행될 수 있다. 다른 페이징 스테이션(508)은 마이크로파 링크(512)를 경유하여 PDBs(506)를 수신하도록, 또다른 페이징 스테이션은 인공위성링크(514)를 경유하여 PDBs를 수신하도록 구성된다.

물론, 페이징 스테이션(508)은 2개 이상의 대안통신링크를 경유하여 PDBs(506)를 수신할 수 있다. 시스템내에서 허브(500)로 부터 각각의 페이징 스테이션(508)까지 PDBs를 전송하는데 사용되는 링크(510, 512 및 514)는 통합하여 링크시스템으로 참조된다.

각각의 페이징 스테이션(508), 이들중 하나가 제1도와 중앙에 상세히 도시되어 있음,은 스테이션 제어기(516) 및 전송기(518)를 포함한다.

스테이션 제어기(516)는 시스템 제어기(500)로 부터 PDBs(506)를 수신하며 PDBs내에 포함된 페이징 정보를 포맷으로 변환함으로써 전송기(518)에 의한 방송을 위해 페이징 정보가 변조될 수 있다.

개별적인 스테이션 제어기(516)는 모든 전송기(518)가 동일 페이지를 정확히 동일 순간에 방송하도록 페이지의 전송을 제어한다. 이 동기화된 방송은 페이저 수신기(520)가 원(510) 사이에서 오버래핑영역(522)으로 표시된 바와같이, 방송이 2개이상의 페이징 터미날로부터 청취할 수 있는 영역에 있을때, 페이저 수신기가 용이하게 처리될 수 있는 신호를 수신하는 것을 보장한다.

이 대안 실시예에서 시스템 제어기(500)는 제26도에서 가장 잘 이해할 수 있다.

허브(500)는 정밀클럭(524), 링크모뎀(528) 및 CPU(526)를 포함한다. 시스템 제어기는 이제 페이징 터미날과 통합되어 있기 때문에, 상기 설명한 실시예에서 PTIs는 필요치 않다.

마찬가지로, 페이지 터미날로 부터 페이지의 데이타 포획이 필요없다. 이것은 시스템 제어기(500)가 제26도에서 알 수 있는 바와같이, 페이징 터미날과 통합되며 페이징 터미날내에 있는 TNPP라인으로부터 이미 적절한 포맷으로 존재하는 페이지를 직접 액세스할 수 있다.

상기한 바와같이, 정밀클럭(524)은 GSP시간같은 외부절대시간 기준으로 참조된다.

이 정밀클럭(524)은 천만분의 일초(0.0000001초)의 정확도를 갖는 것이 바람직하다.

링크모뎀(528)은 상기한 링크모뎀과 실질적으로 동일하다. 링크모뎀(528)은 CPU(526)로부터 PDBs를 수신하고, 링크시스템을 경유하여 PDBs를 각각의 페이징 스테이션(510)으로 전송하도록 동작한다.

대안 실시예에서, PDBs는 페이징 스테이션에 의해 전송되어져야 할 페이지 속도를 포함하지 않는다. 차라리, PDBs는 전송개시시간과 전송종료시간을 포함할 뿐만아니라 이 주기내에 반드시 방송되어져야 할 비트의 수에 관한 표시를 포함한다.

이 대안실시예에서의 스테이션 제어기는 제24도에 도시된 실시예에서와 같이 구성된다.

특히, 비교기(478)는 카운터(392)로 부터 카운터 값을 수신하며 DSP(472)로부터의 시간 값을 전송한다. 방송되어져야 할 각각의 비트를 위해, DSP(472)는 비트가 방송되어져야할 시간에서의 카운터의 계수치를 제공한다. 카운터(392)가 이 값에 도달할때, 전송기는 비트를 방송한다.

상기한 바와같이, 이 대안 실시예에서 PDBs는 전송개시시간 및 전송종료시간과 데이타의 비트수에 대한 정보를 포함한다.

많은 응용에서, 이미 상기한 공식은 시작시간을 결정하는데 적절하다.

즉,

여기서 S.T._N은 PDB내의 N번째 비트에 대한 개시시간;

B.T.는 PDB내의 모든 비트에 대한 전체방송시간;

∑N은 PDB내에 포함된 비트의 전체수,

S.T._PDS는 PDB내에 포함된 비트에 대한 개시시간이다.

그러나, 각각의 비트의 주기가 카운터의 계수치가 정확한 정수가 아닐때는 곤란이 발생한다.

예건대 방송지속시간이 1초이고 방송되어야할 비트수가 720비트이면, 각각의 비트의 주기는 1388.88888889 마이크로초(혹은 1388과 8/9마이크로초)이다. 다른말로하면, 데이타의 각각의 비트는 다른 비트와 정확히 1388과 8/9초 간격에서 방송되어져야 한다.

바람직한 실시예에서, 카운터의 조정능은 0.1마이크로초이기 때문에 DSP(472)가 비교기(478)로 정확한 정수의 카운트치를 제공하는 것은 불가능하다.

다른 말로하면, 비트지속시간(비트주기로도 언급됨)은 카운터 증분의 정수배가 아니다.

제27도는 각각의 비트가 가능한 가장 적절한 시간에 근접하여 전송되도록 각각의 증분에서의 "분수부분 나머지"를 분배하는 방법을 도시한다.

이 프로세스의 맨처음 단계인, 단계(601)에서, 카운터 계수치의 정수부분과 분수부분으로 비트주기를 결정한다. 이것은 전송되어져야할 비트의 숫자로 전송지속시간을 나누고 그후 이 결과를 카운터의 조정능으로 나눔으로써 수행된다. 상기 예에서, 전송지속시간은 1.0초, 비트의 수는 720, 카운터 조정능은 0.1마이크로초이다. 나눗셈을 실행하면, 비트주기의 정수부분은 13888이고 분수부분은 8/9이다.

따라서, 데이타 비트사이의 간격은 반드시 13888 혹은 13889가 되어야 하며 이 두개의 적절한 조합이 바람직하다. 추가로, 이 분수부분의 분모는 D(이예에서, D=9)로써 분자부분은 N(이예에서, N=8)으로 표시된다.

다음에, 단계(603)에서 타이밍변수 W가 초기화 되었다.

타이밍 변수 W는 D/2의 정수부분 값만(정수트런케이션)으로 초기화 된다.

따라서, 상기예에서 타이밍 변수(W)는 넷(4)으로 초기화된다. 다음에, 단계(605)에서, 분수부분의 분자(N)는 타이밍 변수 W로부터 감산되며 따라서 이 결과가 타이밍 변수(W)의 새로운 값이다. 따라서, 이 예에서 타이밍 변수(W)의 새로운 값은 음의정수 넷(-4)이다.

다음에, 단계(607)에서, 타이밍 변수(W)의 값이 제로보다 작다면, 단계(609) 에서, 방송되어져야할 맨처음 비트에 대한 비트주기는 비트주기+1의 정수부분이다( 이예에서, 비트주기는 13889이다).

추가로, 단계(613)에서, 분모(D) 값이 타이밍 변수(W)에 가산된다. 따라서, 타이밍 변수(W)는 이제 다섯(5)이다.

선택적으로 단계(607)에서 타이밍 변수(W)가 비-음수를 발생시킨다면, 비트주기는 이 경우 비트주기(13888)의 정수부이다. 다음, 단계(615)에서 어떤 부가비트가 방송되는지 여부에 관한 결정이 행해진다. 만약 방송되었다면, 단계(605-615)의 프로세스는 모든 비트가 방송될때까지 각각의 연속비트에 대해 반복된다.

본 발명의 방법을 따르면, PDB의 데이타에 있는 각 비트는 정확 보오 속도와 최소지터를 갖는 정확한 절대시간에서 방송될 수 있다.

Claims (49)

1. 시스템 시간을 유지하기 위한 클럭; 방송될 신호를 수신하며 상기 시스템 시간을 수신하기 위해 상기 클럭파 접속되는 인터페이스 유닛, 상기 인터페이스 유닛은 신호가 방송될 속도를 결정하며, 신호를 다수의 신호블록으로 패킷화하며, 상기 시스템시간에 기초로한 개시시간과 소정의 방송속도를 나타내는 속도신호를 각각의 상기 신호블록에 제공하도록 작용하며, 여기서 상기 신호블록의 신호는 디지탈 포맷이고; 상기 신호블록을 수신하며 링크채널을 통해 상기 신호블록을 전송하기 위해 상기 인터페이스 유닛과 접속된 링킹 유닛; 및 방송될 상기 신호를 방송하기 위한 전송기, 상기 신호블록을 수신하기 위해 링크채널과 접속된 링킹유닛, 상기 시스템 시간을 유지하기 위한 클럭, 및 상기 시스템시간을 수신하기 위해 상기 스테이션 클럭과 접속하며 상기 신호블록을 수신하기 위해 상기 링킹 유닛과 접속하며 동시방송될 신호를 전송하기 위해 상기 전송기와 접속된 스테이션프로세서를 포함하는 다수의 스테이션을 포함하는 허브로 구성되며, 여기서 상기 스테이션프로세서는 상기 시스템시간이 상기 신호블록에서 그리고 상기 신호블록의 상기 속도신호에 기초로한 속도에서 상기 개시시간과 동일할때 각각의 상기 신호블록에서 방송될 상기 신호를 상기 전송기에 전송하도록 작용하는 것을 특징으로 하는 동시방송시스템.
2. 제1항에 있어서, 방송을 위한 신호는 가변방송속도를 갖는 디지탈신호를 포함하며, 각각의 디지탈신호는 신호의 방송속도에 비례하는 비트지속시간을 가지며, 상기 허브에서의 상기 인터페이스 유닛은 신호의 비트지속시간을 기초로하여 방송될 디지탈신호의 속도를 결정하며 방송될 신호의 방송속도보다 빠른 속도로 상기 신호블록을 상기 허브의 상기 허브링킹 유닛으로 전송하며, 상기 허브에서의 상기 링킹유닛은 방송될 신호의 방송 속도와는 다른 속도로 상기 신호블록을 링크채널을 통해 상기 스테이션에 전송하는 것을 특징으로 하는 동시방송시스템.
3. 제2항에 있어서, 상기 허브에서의 상기 인터페이스 유닛은 제1방송속도에서 방송될 디지탈신호를 제2방송속도에서의 신호의 방송에 기초로한 등가신호로 변환함으로써 다른 방송속도로 방송될 디지탈신호를 단일의 상기 신호블록에 배치하며 상기 신호블록 속도 신호를 상기 제2방송속도에 기초를 두는 것을 특징으로 하는 동시방송시스템.
4. 제1항에 있어서, 방송을 위한 신호는 가변방송속도를 갖는 디지탈 신호를 포함하며, 각각의 디지탈 신호는 신호의 방송속도에 비례하는 비트지속시간을 가지며, 상기 허브에서의 상기 인터페이스 유닛은 방송될 디지탈신호를 갖는 상기 인터페이스 유닛에 의해 수신된 신호상태 신호를 기초로하여 방송될 디지탈신호의 속도를 결정하며 방송될 신호의 방송속도 보다 빠른속도로 상기 신호블록을 상기 허브의 상기 링킹유닛에 전송하며, 상기 허브에서의 상기 링킹유닛은 방송될 신호의 방송속도와는 다른 속도로 상기 신호블록을 링크채널을 통해 상기 스테이션에 전송하는 것을 특징으로 하는 동시 방송시스템.
5. 제3항에 있어서, 상기 허브에서의 상기 인터페이스 유닛은 신호의 비트지속시간에 기초로해서 방송될 저속 디지탈신호의 방송속도를 결정하며 방송될 디지탈 신호를 갖는 상기 인터페이스 유닛에 의해 수신된 신호상태 신호에 기초로해서 방송될 고속 디지탈 신호의 방송속도를 결정하는 것을 특징으로 하는 동시방송시스템.
6. 제3항에 있어서, 상기 허브에서의 상기 인터페이스 유닛은 신호의 비트지속시간에 기초로한 소정값 보다 작거나 또는 동일한 보오속도에서 방송될 디지탈 신호의 방송 속도를 결정하며 방송될 디지탈 신호를 갖는 상기 인터페이스 유닛에 의해서 수신된 신호 상태신호를 기초로한 상기 소정 값 보다 큰 디지탈 신호의 방송속도를 결정하는 것을 특징으로 하는 동시방송시스템.
7. 제1항에 있어서, 방송용 신호는 아날로그 및 디지탈 신호를 포함하며; 상기 허브에서의 상기 인터페이스 유닛은 수신된 아날로그 신호를 선택된 방송속도를 갖는 디지탈화 신호로 변환하며, 디지탈화된 아날로그 신호를 상기 신호블록에 배치하며, 상기 디지탈화된 아날로그 신호용 상기 신호블록속도신호를 상기 선택된 방송속도에 기초를 두며, 상기 신호블록의 상기 방송속도보다 빠른속도로 상기 신호블록을 상기 허브의 상기 링킹유닛에 전송하도록 작용하며; 상기 허브에서의 상기 링킹유닛은 신호의 방송속도와는 다른 속도로 상기 신호블록을 링크채널을 통해 상기 스테이션에 전송하고; 및 상기 스테이션에서의 상기 프로세서는 상기 신호를 상기 스테이션에서의 상기 전송기로 전송하기 위한 아날로그 신호로 변환하기 위해서 상기 디지탈화된 아날로그 신호를 수신하는 디지탈-대-아날로그 변환기를 각각 더 포함하는 것을 특징으로 하는 동시 방송시스템.
8. 제5항에 있어서, 방송용 신호는 아날로그 신호를 포함하며; 상기 허브에서의 상기 인터페이스 유닛은 방송될 신호와 함께 수신된 신호상태신호에 기초로하여 방송될 신호의 형태를 결정하며, 방송될 신호가 아날로그 형태이라면, 방송될 아날로그 신호를 선택된 방송속도를 갖는 디지탈화된 신호로 변환하며, 상기 디지탈활된 아날로그 신호를 갖는 상기 신호블록용 상기 신호블록속도신호를 상기 디지탈화된 아날로그 신호의 상기 방송속도에 기초를 두며, 신호의 방송속도 보다 빠른 속도에서 상기 신호블록을 상기 허브에서의 상기 링킹유닛에 전송하도록 작용하며; 상기 허브에서의 상기 링킹유닛은 방송될 신호의 방송속도와는 다른 속도로 상기 신호 블록을 링크채널을 통해 상기 스테이션에 전송하며; 및 상기 스테이션에서의 상기 프로세서는 상기 디지탈화된 아날로그 신호를 수신하며 상기 스테이션의 상기 전송기에 전송하기 위해 상기 신호를 아날로그 신호로 변환하는 디지탈-대-아날로그 변환기회로를 각각이 더 포함하는 것을 특징으로 하는 동시방송 시스템.
9. 제1항에 있어서, 상기 신호블록은 다수의 링크채널을 통해 상기 허브로부터 상기 스테이션으로 전송되며, 상기 허브는 상기 신호블록을 다른 링크채널을 통해 상기 스테이션에 전송하도록 구성된 다수의 링킹유닛, 및 상기 인터페이스 유닛으로 부터 상기 링킹유닛으로의 상기 신호블록의 전송을 제어하기 위해 상기 허브에서의 상기 링킹유닛 및 상기 허브에서의 상기 인터페이스 유닛과 접속된 중앙처리유닛을 더 포함하는 것을 특징으로 하는 동시방송시스템.
10. 제9항에 있어서, 허브에서의 상기 중앙처리유닛은 상기 인터페이스유닛으로 부터 상기 신호블록을 수신하기 위해 상기 허브에서의 상기 인터페이스 유닛에 접속되고 상기 신호블록을 상기 링킹유닛에 선택적으로 전송하기 위해 상기 허브에서의 상기 링킹유닛과 접속되는 것을 특징으로 하는 동시방송시스템.
11. 제9항에 있어서, 상기 다수의 스테이션중 적어도 하나에서의 상기 다수의 링킹유닛중 하나는 두 분리 링크채널을 동해 상기 신호블록을 수신하도록 구성되는 것을 특징으로 하는 동시방송시스템.
12. 제11항에 있어서, 상기 중앙처리유닛은 상기 스테이션에 전송된 상기 신호블록이 상기 신호블록에서 상기 개시시간과 다른 것을 갖도록 두 상기 링크채널을 통해 상기 신호블록을 수신하도록 구성된 상기 적어도 하나의 스테이션으로의 신호블록 전송을 제어하는 것을 특징으로 하는 동시방송시스템.
13. 제1항에 있어서, 상기 허브는 신호블록의 여분의 복사를 상기 다수의 스테이션중 적어도 하나로 전송하도록 구성되며, 상기 적어도 하나의 스테이션에서 상기 신호 프로세서는 상기 여분 신호블록의 하나의 복사에 포함된 방송될 신호만을 상기 신호 프로세서와 연관된 상기 전송기에 전송하는 것을 특징으로 하는 동시방송시스템.
14. 제11항에 있어서, 상기 허브는 두 분리링크채널을 통해 신호블록의 여분복사를 두 상기 채널을 통해 신호블록을 수신하도록 구성된 상기 적어도 하나의 스테이션에 전송하도록 구성되며, 상기 적어도 하나의 스테이션에서 상기 신호 프로세서는 상기 여분 신호블록의 하나의 복사에 포함된 방송될 신호를 상기 신호프로세서와 연관된 상기 전송기에 전송하기만 하는 것을 특징으로 하는 동시방송시스템.
15. 제9항에 있어서, 상기 허브는 상기 신호블록을 발생하도록 작용하는 방송될 신호를 수신하는 다수의 인터페이스 유닛을 더 포함하며, 상기 허브에서의 상기 중앙처리유닛은 상기 인터페이스 유닛으로의 상기 신호블록의 전송을 제어하기 위해 상기 인터페이스 유닛 및 상기 링킹유닛과 접속하며, 여기서 상기 중앙처리 유닛은 상기 허브에서의 상기 인터페이스 유닛이 상기 신호블록을 발생하는데 기초로한 상기 링킹유닛에 상기 신호블록을 전송하는 것을 특징으로 하는 동시방송시스템.
16. 제13항에 있어서, 상기 허브에서의 상기 링킹유닛은 링크채널의 전송용 링크프레임에서 상기 신호패킷을 인코딩하며, 상기 링크유닛은 상기 링크프레임 에러정정 데이타에 포함되고, 상기 스테이션에서의 상기 링킹유닛은 상기 링크프레임을 수신하고 링크프레임에 포함된 상기 에러정정 데이타를 기초로한 상기 링크 프레임상에서 처리하는 에러정정을 수행하고 상기 에러정정된 링크프레임으로부터 상기 신호블록을 제거하도록 구성되며, 상기 신호블록의 여분복사를 수신하도록 구성된 상기 적어도 하나의 스테이션에서의 상기 프로세서는 최소에러를 갖는 상기 신호블록의 복사에 포함된 방송될 신호를 상기 프로세서와 연관된 상기 스테이션 전송기에 전송하는 것을 특징으로 하는 동시 방송시스템.
17. 제1항에 있어서, 상기 허브에서의 상기 인터페이스 유닛은 상기 패킷화된 신호를 방송하기 위해 필요한 시간을 가리키는 방송시간신호와 상기 신호블록에서 상기 패킷화된 신호의 수를 가리키는 패킷길이 신호의 형태로 상기 속도신호를 각각의 상기 신호블록에 제공하며, 상기 스테이션에서의 상기 프로세서는 상기 신호블록에서의 상기 신호가 상기 신호블록에서 상기 방송시간 및 상기 신호블록에서의 상기 패킷길이신호에 기초로해서 방송될 상기 속도를 결정하는 것을 특징으로 하는 동시방송시스템.
18. 제3항에 있어서, 상기 허브에서의 상기 인터페이스 유닛은 상기 패킷화된 신호를 방송하기 위해 필요한 시간을 가리키는 방송시간신호와 상기 신호블록에서 상기 패킷화된 신호의 수를 가리키는 패킷길이 신호의 형태로 상기 속도신호를 각각의 상기 신호블록에 제공하며, 상기 스테이션에서의 상기 프로세서는 상기 신호블록에서의 상기 신호가 상기 신호블록에서 상기 방송시간 및 상기 신호블록에서의 상기 패킷길이신호에 기초로해서 방송될 상기 속도를 결정하는 것을 특징으로 하는 동시방송시스템.
19. 제1항에 있어서 상기 동시방송 시스템은, 상기 다수의 스테이션중 적어도 하나에 의해서 방송된 신호를 수신하기 위해 채택된 수신기, 상기 시스템 시간을 유지하기 위한 클럭, 방송된 상기 신호를 수신하기 위해 상기 수신기에 접속되며 방송된 상기 신호에 기초로한 상태보고를 발생시키도록 작용하는 프로세서, 및 상기 상태보고를 수신하기 위해 상기 프로세서와 접속된 통신유닛을 포함하는 유지관리 동작점; 및 상기 유지관리 동작점에서 상기 통신유닛과 제1단에서 접속된 링크채널과는 다른 통신 링크를 더 포함하며, 여기서 상기 유지관리유닛 동작점에서 상기 프로세서에 의해 발생된 상기 상태보고는 상기 통신링크를 통해 상기 허브에 전송되며, 상기 허브는 상기 유지관리 동작점에서 상기 프로세서에 의해 발생된 상기 상태보고를 수신하기 위해 상기 통신링크의 상기 제2단과 접속된 통신유닛, 및 상기 유지관리 동작점에서 상기 프로세서에 의해 발생된 상기 상태보고를 수신하기 위해 상기 허브에서 상기 통신 유닛과 접속된 중앙처리유닛을 더 포함하며, 여기서 상기 허브에서의 상기 중앙 처리유닛은 상기 상태보고에 기초로한 스테이션명령을 발생시키도록 작용하며, 상기 허브에서의 상기 링킹유닛은 상기 스테이션 명령을 수신하고 링크채널을 통해 상기 스테이션 명령을 전송하기 위해 상기 허브에서의 상기 중앙처리유닛과 집속되며, 상기 스테이션에서의 상기 프로세서는 상기 허브에서의 상기 중앙처리 유닛에 의해 발생된 상기 스테이션 명령을 상기 스테이션에서의 상기 링킹유닛으로 부터 수신하기 위해 접속되며, 상기 스테이션에셔의 상기 프로세서는 상기 허브에서의 상기 중앙처리 유닛에 의해 발생된 상기 수신된 스테이션 명령에 기초로하여 상기 스테이션을 제어하도록 작용하는 것을 특징으로 하는 동시방송시스템.
20. 제19항에 있어서, 상기 유지관리 동작점과 연관된 상기 적어도 하나의 상기 스테이션은 상기 스테이션에서 상기 클럭에 기초로한 상기 시스템 클럭시간을 포함하는 신호를 상기 유지관리 동작점에 방송하며, 상기 유지관리 동작점에서 상기 프로세서는 상기 스테이션으로부터의 상기 시스템시간과 상기 유지관리 동작점에서 상기 클럭에 의해 유지된 상기 시스템 시간을 비교하는 것으로 작용하며 상기 비교에 응답하여 스테이션 클럭 상태보고를 발생시키고, 상기 허브에서의 상기 중앙처리유닛은 상기 유지괸리 동작점에서 상기 프로세서에 의해서 발생된 상기 스테이션 클럭상태 보고에 기초로하여 스테이션 클럭 리셋명령을 발생시키는 것으로 더욱 작용하며, 상기 적어도 하나의 스테이션에서의 상기 프로세서는 상기 클럭을 조절하기 위해 상기 스테이션에서 상기 클럭과 더욱 접속하며, 상기 스테이션에서의 상기 프로세서는 상기 허브에서 상기 중앙차리유닛에 의해 발생된 스테이션 클럭리셋 명령의 수신에 응답하여 상기 스테이션에서 상기 클럭을 조절하도록 더욱 작용하는 것을 특징으로 하는 동시방송시스템.
21. 제1항에 있어서, 상기 허브에서의 상기 인터페이스 유닛은 상기 신호블록에서의 상기 초기 신호가 수신될때 상기 신호블록에서의 상기 개시시간을 상기 시스템 시간에 기초를 두는 것을 특징으로 하는 동시방송시스템.
22. 공중회선 교환전화 네트워크(PSTN)와의 접속을 위해 구성된 페이지를 동시방송하는 페이징 시스템에 있어서, 상기 페이징 시스템은 시스템 가입자에 대한 호출을 수신하기 위해 공중회선 교환전화 네트워크와 접속되며 시스템 가입자에 대한 호출에 응답하여 페이지를 발생시키는 것으로 작용하는 페이징 터미날, 및 허브로 구성되며, 여기서 허브는, 시스템 시간을 유지하기 위한 클록; 상기 페이지를 수신하기 위해 상기 페이징 터미날과 그리고 상기 시스템 시간을 수신하기 위해 상기 클럭과 접속되는 인터페이스 유닛, 상기 인터페이스 유닛은 상기 페이지가 방송될 속도를 결정하며, 상기 페이지가 디지탈포맷으로 있는 다수의 페이징 데이타블록으로 신호를 패킷화하며, 상기 시스템시간에 기초로한 개시시간과 페이지에 대한 소망방송속도를 나타내는 속도신호를 각각의 상기 페이징 데이타블록에 제공하는 것으로 작용하며; 상기 페이징 데이타블록을 수신하기 위해 상기 인터페이스 유닛과 접속되며 상기 페이징 데이타블록을 스테이션 패킷에 배치하는 것으로 작용하는 중앙처리유닛; 상기 스테이션 패킷을 수신하며 링크채널을 통해 상기 스테이션 패킷을 전송하기 위해 상기중앙처리 유닛과 접속된 링킹유닛; 및 다수의 스테이션을 포함하며, 여기서 상기 스테이션은, 방송될 상기 페이지를 전송하기 위한 전송기; 상기 스테이션 패킷을 수신하기 위해 링크채널과 접속된 링킹유닛; 상기 시스템 시간을 유지하기 위한 클럭; 및 상기 시스템 시간을 수신하기 위해 상기 스테이션 클럭과 접속되며, 상기 스테이션 패킷를 수신하기 위해 상기 링킹유닛과 접속되며, 전송기로 동시방송될 상기 페이지를 전송하기 위해 상기 전송기와 접속되는 스테이션프로세서를 포함하며, 여기서 상기 스테이션프로세서는 상기 페이징 데이타 블록이 포함된 상기 패킷으로부터 상기 페이징 데이타 블록을 제거하며, 상기 시스템시간이 상기 페이징 데이타 블록에서 상기 속도 신호를 기초로 한 속도에서 방송될 상기 페이징 데이타 블록에서 상기 개시시간과 동일할때 각각의 상기 페이징 데이타블록에서 방송될 상기 페이지를 상기 전송기에 전송하도록 작용하는 것을 특징으로 하는 페이징 시스템.
23. 제22항에 있어서, 상기 허브에서의 상기 중앙처리유닛은 스테이션 주소를 각각의 상기 스테이션 패킷에 제공하며, 상기 스테이션은 그룹으로 배열되며, 각각의 상기 스테이션 그룹은 이와 연관된 특정 스테이션 주소를 가지며, 상기 스테이션에서의 상기 프로세서는 상기 스테이션 패킷으로부터 상기 페이징 데이타블록을 제거하며 상기 스테이션 패킷에서 상기 스테이션 주소가 상기 프로세서가 연관된 상기 스테이션 그룹의 상기 특정 스테이션 주소와 정합될때만 상기 페이징 데이타 블록에서 상기 페이지를 상기 전송기에 전송하도록 더욱 작용하는 것을 특징으로 하는 페이징 시스템.
24. 제23항에 있어서, 상기 허브는 상기 페이징 터미날로부터 페이지를 수신하기 위한 다수의 인터페이스 유닛을 포함하고, 상기 허브에서의 상기 중앙처리유닛은 상기 인터페이스 유닛으로부터 페이징데이타 블록을 수신하기 위해 각각의 상기 인터페이스유닛과 더욱 접속되며, 상기 허브에서의 상기 중앙처리유닛은 상기 허브에서의 상기 인터페이스 유닛이 상기 페이징 데이타블록을 상기 허브에서의 상기 중앙처리유닛에 전송하는데 기초가 되는 스테이션 주소를 상기 페이징 데이타 블록을 포함하는 상기 스테이션 패킷에 제공하도록 더욱 작용하는 것을 특징으로 하는 페이징 시스템.
25. 제23항에 있어서, 페이지를 발생시키기 위해 공중회선 교환전화 네트워크와 접속하는 다수의 페이징 터미날을 더 포함하며, 여기서 상기 허브는 다수의 인터페이스 유닛을 포함하며, 각각의 상기 다수의 인터페이스 유닛은 이로부터 페이지를 수신하기 위해 상기 다수의 페이징 터미날중 다른 터미날과 접속하며, 상기 허브에서의 상기 중앙처리유닛은 상기 허브에서의 상기 인터페이스 유닛이 상기 페이징 데이타블록을 상기 중앙처리유닛에 전송하는데 기초로하는 스테이션 주소를 상기 페이징 데이타블록을 포함하는 상기 스테이션 패킷에 제공하도록 더욱 작용하는 것을 특징으로 하는 페이징 시스템.
26. 제23항에 있어서, 상기 허브에서의 상기 인터페이스 유닛은 각각의 상기 페이징 데이타블록에서 상기 초기페이지가 상기 페이지 터미날로부터 수신될때 상기 페이징 데이타 블록에서의 상기 개시시간을 상기 시스템 시간에 기초로 두는 것을 특징으로 하는 페이징 시스템.
27. 제26항에 있어서, 상기 페이징 터미날은 아날로그 및 디지탈 페이지를 발생시키며; 상기 허브에서의 상기 인터페이스 유닛은 아날로그 페이지를 선택된 방송속도에서 디지탈화된 형태로 변환하며, 디지탈화된 아날로그 페이지를 상기 페이징 데이타블록에 배치하며, 상기 페이징 테이타블록에 대한 상기 속도신호를 상기 선택된 방송속도에 기초를 두며, 상기 페이징 데이타 블록을 방송될 신호의 방송속도보다 빠른 속도로 상기 허브에서의 상기 링킹유닛으로 전송하도록 더욱 작용하며; 상기 허브에서의 상기 링킹유닛은 방송될 신호의 방송속도와는 다른 속도로 상기 신호블록을 링크채널을 통해 상기 스테이션에 전송하며; 및 각각의 상기 스테이션프로세서는 상기 디지탈화된 아날로그 신호를 수신하며 상기 스테이션 전송기로 전송하기 위해 상기 신호를 아날로그 신호로 변환하는 아날로그-대-디지탈 변환기회로를 더 포함하는 것을 특징으로 하는 페이징 시스템.
28. 제27항에 있어서, 상기 페이징 터미날은 상기 스테이션에서 상기 전송기에 의한 전송을 위해 가변속도로 상기 디지탈 페이지를 발생시키며, 여기서 상기 디지탈 페이지는 저속 디지탈 페이지와 고속 디지탈 페이지를 포함하며 상기 디지탈 페이지는 이와 연관된 비트지속시간을 가지며, 상기 비트 지속시간은 상기 페이지의 상기 방송속도에 비례하며, 상기 페이지 터미날은 상기 페이징 터미날에 의해 발생된 상기 페이징 신호의 상기 방송속도를 나타내는 페이지 상태신호를 발생시키는 것으로 더욱 작용하며, 상기 허브에서의 상기 인터페이스 유닛은 상기 페이지 상태신호를 수신하기 위해 상기 페이징 터미날과 더욱 접속되며, 상기 허브에서의 상기 인터페이스 유닛은 신호의 비트지속시간에 기초로하여 방송될 저속 디지탈 페이지의 상기 방송속도를 결정하며 상기 인터페이스 유닛에 의해 수신된 상기 페이지 상태 신호에 기초로한 고속 디지탈 페이지의 방송속도를 결정하도록 더욱 작용 하는 것을 특징으로 하는 페이징 시스템.
29. 제28항에 있어서, 상기 허브에서의 각각의 상기 인터페이스는 하나의 속도로 방송될 디지탈 신호를 제2방송속도에서 신호의 방송에 기초로한 등가신호로 변환함으로써 다른 방송속도로 방송될 디지탈 신호를 단일의 상기 페이징 데이타 블록에 배치하는 것을 특징으로 하는 페이징 시스템.
30. 허브로 부터 먼 스테이션에 의한 방송을 위해 페이징 스테이션에 의해 발생되며 선택된 전송속도를 가지는 페이징 신호를 분배하는 방법에 있어서, 페이징 신호를 허브로 전송하는 단계; 시스템 시간을 유지하는 허브에서 클럭을 참고하여 페이징신호의 각각이 상기 허브에 도착하는 시스템 시간을 결정하는 단계; 페이징 터미날에 의해 발생된 페이징 신호의 전송속도를 결정하는 단계; 디지탈 포맷의 상기 페지이신호를 상기 허브에서 버퍼에 저장하는 단계; 페이징신호의 선택된 수가 상기 허브에서 상기 버퍼에 저장될때, 페이징신호의 상기 선택된 수를 페이징 데이타블록에 배치하여 개시시간 및 페이징신호의 전송속도에 기초로한 속도신호를 상기 페이징 데이타블록에 제공하는 단계, 여기서 상기 개시시간은 상기 페이징 데이타블록에서 제1페이징신호 수신의 상기 시스템시간에 기초로 하며; 및 상기 페이징 데이타블록을 스테이션에 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
31. 제30항에 있어서, 선택된 페이징신호는 아날로그 포맷이며, 상기 방법은, 선택된 방송 속도를 갖는 디지탈화되고 압축된 아날로그 페이징신호를 생성하기 위해서 아날로그 페이징신호를 디지탈화하며 압축하는 단계; 상기 디지탈화되고 압축된 아날로그 신호를 상기 허브에서의 상기 버퍼에 저장하는 단계; 및 상기 디지탈화되고 압축된 아날로그 페이징신호의 상기 방송속도와 동일하게 상기 디지탈화되고 압축된 아날로그 페이징신호를 포함하는 상기 페이징 데이타 블록의 전송속도를 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
32. 제31항에 있어서, 선택된 페이징 신호는 디지탈 포맷이고, 페이징 터미날에 의해 발생된 신호의 연속적인 세트는 두 분리된 전송속도에서 발생되며, 상기 방법은 상기 허브에서의 상기 버퍼에 저장된 페이징신호의 제1세트를 상기 버퍼에 저장된 페이징 신호의 제2세트의 전송속도를 갖는 등가의 페이징 신호로 변환하는 단계를 더 포함하는 것을 특징으로 하는 방법.
33. 제32항에 있어서, 선택된 페이징 신호는 아날로그 포맷이며, 상기 방법은, 선택된 방송속도를 갖는 디지탈화되고 압축된 아날로그 페이징 신호를 생성시키기 위해 아날로그 페이징신호를 디지탈화하고 압축하는 단계; 상기 디지탈화되고 압축된 아날로그 신호를 상기 허브에서의 상기 버퍼에 저장하는 단계; 및 상기 디지탈화되고 압축된 아날로그 페이징 신호를 포함하는 상기 페이징 데이타 블록의 전송속도를 상기 디지탈화되고 압축된 아날로그 페이징신호의 상기 방송속도와 동일하게 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
34. 페이지가 발생되는 페이징 터미날, 페이지가 방송되는 많은 이격된 스테이션 및 신호가 스테이션에 전송되는 많은 링크채널을 갖는 페이징 시스템용 허브유닛에 있어서, 시스템 시간을 유지하기 위한 클럭; 페이지를 수신하기 위해 페이징 터미날과 접속되며 상기 시스템 시간을 수신하기 위해 상기 클럭과 접속되는 인터페이스 유닛, 상기 인터페이스 유닛은, 페이지가 방송될 속도를 결정하며, 페이지를 페이지가 디지탈 포맷으로 있는 다수의 페이징 데이타 블록으로 패킷화하며, 상기 시스템 시간에 기초로한 개시시간과 페이지가 방송되야할 속도에 기초로한 속도신호를 각각의 상기 페이징 데이타블록에 제공하도록 작용하며; 링크채널과 접속되며 상기 인터페이스 유닛으로 부터 상기 페이징 데이타블록을 수신하며 상기 페이징 데이타 블록을 링크채널을 통해 스테이션에 선택적으로 전송하기 위해 상기 인터페이스 유닛과 접속되는 링킹유닛; 및 상기 페이징 데이타 블록의 발생을 모니터링 하기 위해 상기 인터페이스 유닛과 접속되며 특정 페이징 데이타 블록이 어떤 링크채널을 통해 스테이션으로 전송될지 규정하기 위해 상기 링크유닛과 접속되는 중앙처리유닛으로 구성되는 것을 특징으로 하는 허브.
35. 제34항에 있어서, 페이징 터미날로부터 페이지를 수신하기 위한 다수의 인터페이스 유닛, 및 각각이 링크채널중 다른 하나와 접속되는 다수의 링킹유닛을 더 포함하며, 여기서 상기 중앙처리유닛은 상기 인터페이스유닛이 상기 페이징 데이타 블록을 발생시키는데 기초로한 인터페이스-대-링킹유닛 페이징 데이타 블록전송을 제어하도록 작용하는 것을 특징으로 하는 허브.
36. 제35항에 있어서, 상기 중앙처리유닛은 상기 다수의 인터페이스유닛으로 부터 상기 페이징 데이타 블록을 수신하기 위해 상기 다수의 인터페이스유닛과 접속되며 상기 신호블록을 상기 다수의 링킹유닛으로 전송하기 위해 상기 다수의 링킹유닛과 접속되는 것을 특징으로 하는 허브.
37. 제35항에 있어서, 상기 다수의 인터페이스유닛은 페이지가 인터페이스유닛에 의해 수신되는 상기 시스템 시간을 기초로하여 상기 개시시간을 상기 페이징 데이타 블록에 제공하는 것을 특징으로 하는 허브.
38. 제37항에 있어서, 페이지가 디지탈 포맷일때 상기 다수의 인터페이스유닛은 페이지가 상기 인터페이스유닛에 의해 수신되는 속도를 기초로 하여 상기 속도신호를 상기 페이징 데이타 블록에 제공하도록 더욱 작용하는 것을 특징으로 하는 허브.
39. 제38항에 있어서, 선택된 페이지는 아날로그 포맷이며, 상기 인터페이스유닛은, 상기 페이징 데이타 블록으로의 배치를 위해 아날로그 페이지를 디지탈화하고 압축하며, 상기 디지탈되고 압축된 아날로그 페이지의 상기 선택된 방송속도로 상기 속도신호를 상기 디지탈화되고 압축된 아나로그 패이지를 포함하는 상기 페이징 데이타 블록에 제공하도록 더욱 작용하며, 여기서 상기 디지탈화되고 압축된 아날로그 페이지는 선택된 방송속도를 가지는 것을 특징으로 하는 허브.
40. 페이징 데이타 블록에 포함된 페이지를 방송하기 위한 페이징 시스템용 스테이션에 있어서, 각각의 상기 페이징 데이타 블록은 개시시간신호와 방송속도신호를 포함하며, 페이징 데이타 블록은 링크채널을 통해 전송되며, 상기 스테이션은, 페이지를 방송하기 위한 전송기; 페이징 데이타 블록을 수신하기 위해 링크에 접속된 링킹유닛; 시스템시간을 유지하기 위한 클럭; 및 상기 시스템 시간을 수신하기 위해 상기 스테이션클럭과 접속되며 상기 페이징 데이타 블록을 수신하기 위해 상기 링킹유닛과 접속되고, 페이징 데이타 블록으로부터 페이지를 제거하며 상기 시스템시간이 페이징 데이타를록에서 방송속도에 기초로한 속도로 방송될 페이징 데이타 블록에서 상기 개시시간과 동일할때 방송을 위한 전송기에 페이지를 전송하도록 작용하는 스테이션 프로세서를 포함하는 것을 특징으로 하는 스테이션.
41. 제40항에 있어서, 동일 페이징 데이타 블록의 여분복사는 스테이션에 전송되며, 상기 스테이션프로세서는 상기 페이징 데이타 블록에서 어떤 에러를 정정하도록 더욱 작용하며 상기 다중 페이징 데이타 블록이 수신될때 제1수신된 가장 에러가 없는 여분의 페이징 데이타 블록으로부터 페이지를 방송을 위한 상기 전송기에 전송하는 것을 특징으로 하는 스테이션.
42. 제40항에 있어서, 상기 스테이션프로세서는 상기 시스템 시간이 상기 페이징 데이타 블록에서 상기 개시시간과 동일할때 상기 페이지를 상기 전송기에 전송하는 것을 특징으로 하는 스테이션.
43. 시스템 가입자에 대한 호출을 수신하며 대응 페이지를 발생시키도록 작용하는 페이징 터미날; 시스템 제어기; 및 다수의 페이징 스테이션으로 구성되며, 여기서 상기 시스템 제어기는 시스템 시간을 유지하기 위한 클럭; 상기 페이지 및 상기 시스템 시간을 수신하기 위한 수단, 상기 수단은 상기 페이지를 다수의 페이징 데이타 블록으로 패킷화하도록 작용하며, 상기 페이징 데이타 블록은 디지탈 포맷이고 상기 시스템 시간에 기초로한 개시시간을 각각의 페이징 데이타 블록에 제공하도록 더욱 작용하며; 및 링크채널을 통해 상기 페이징 데이타 불록을 전송하는 재 1링킹 유닛을 포함하며, 각각의 상기 페이징 스테이션은, 상기 페이지를 방송하기 위한 전송기; 링크채널로부터 상기 페이징 데이타 블록을 수신하는 제2링킹유닛; 상기 시스템 시간과 소정의 관계를 갖는 스테이션 시간을 유지하기 위한 스테이션 클럭; 및 상기 스테이션 클럭으로부터 상기 스테이션 시간을 수신하며 상기 제2링킹유닛로부터 상기 페이징 데이타 블록을 수신하며 동시방송될 상기 페이지를 상기 전송기에 전송하는 스테이션 제어기를 포함하며, 상기 스테이션 제어기는 상기 페이징 데이타 블록으로 부터 상기 페이지를 제거하며, 상기 스테이션 시간이 상기 페이징 데이타 블록에서 상기 속도신호에 기초로 한 속도로 방송될 상기 페이징 데이타 블록에서 상기 개시시간과 동일할때 상기 페이지를 상기 전송기에 전송하도록 작용하는 것을 특징으로 하는 페이지 동시방송을 위한 페이징 시스템.
44. 제43항에 있어서, 상기 클럭은 외부절대시간 기준을 수신하기 위한 수신기를 포함하며, 상기 클럭의 상기 시스템 시간을 연관시키기 위해 상기 외부절대시간 기준을 사용하는 것을 특징으로 하는 시스템.
45. 제43항에 있어서, 상기 스테이션 제어기는 상기 전송기에 의한 방송을 위해 상기 페이지를 재발생시키는 재발생 수단을 더 포함하며, 상기 페이지는 다수의 비트로 구성되며, 상기 재발생수단은 상기 다수의 비트 각각에 대한 비트방송시간을 결정하며, 각각의 상기 다수의 비트는 상기 스테이션 시간이 상기 비트방송 시간과 동일할때 상기 전송기에 의해서 방송되는 것을 특징으로 하는 시스템.
46. 제45항에 있어서, 상기 재발생 수단은 상기 스테이션 클럭의 최소 조정능에 정확히 떨어지는 상기 스테이션 시간의 값과 대응시키기 위해 상기 비트방송 시간을 계산하며, 상기 재발생수단은 페이지의 상기 방송에서 지터를 취소화하기 위해 상기 스테이션클럭의 상기 최소조정능의 어느 부분을 조절하기 위해 상기 비트방송시간을 자동 보상하고 계산하도록 동작하는 것을 특징으로 하는 시스템.
47. 다수의 페이징 스테이션으로부터 페이징 터미날에 의해 발생된 페이지를 동시 방송하는 방법에 있어서, 각각의 페이징 스테이션은 페이지가 방송되는 전송기와 클럭을 가지며, 상기 방법은, 페이지를 다수의 페이징 데이타 블록으로 패킷화하며 방송시간을 나타내는 메시지를 각각의 페이징 터미날 블록에 제공하는 단계; 상기 페이징 데이타 블록을 페이징 스테이션에 전송하는 단계, 여기서 각각의 상기 페이징 데이타 블록은 적어도 그 페이징 스테이션에 전송되며; 클럭이 시스템시간과 소정관계를 갖는 스테이션 시간을 모두 나타내도록 클럭을 각각의 페이징 스테이션에서 유지하는 단계; 및 페이징 스테이션에서 상기 페이징 데이타 블록중 하나를 수신할때, 페이징 스테이션으로부터 상기 페이징 데이타 블록에서의 페이지를 제거하며, 상기 방송개시시간을 판독하며, 상기 스테이션 시간이 상기 페이징 데이타블록에서 상기 개시시간과 동일할때 페이지를 방송을 위한 전송기에 전송하는 단계로 구성되는 것을 특징으로 하는 방법.
48. 제47항에 있어서, 각각의 다수의 비트에 대한 비트방송시간을 결정함으로써 상기 전송기에 의한 방송을 위해 상기 페이지를 제발생시키는 단계, 상기 페이지는 다수의 비트로 구성되며; 및 상기 스테이션 시간이 상기 비트방송시간과 동일할때 상기 전송기에 의해 각각의 상기 다수의 비트를 방송하는 단계를 더 포함하는 것을 특징으로 하는 방법.
49. 제48항에 있어서, 상기 스테이션 클럭의 최소조정능에 정확히 떨어지는 상기 스테이션 시간의 값과 대응하기 위해서 상기 비트방송시간을 계산하는 단계; 및 페이지의 상기 방송에서 지터를 최소화하기 위해서 상기 스테이션 클럭의 상기 최소 조정능의 어느 부분을 조정하기 위해 상기 비트방송시간을 자동적으로 보상하고 계산 하는 단계를 더 포함하는 것을 특징으로 하는 방법.