KR100275501B1 - Method of trench formation - Google Patents
Method of trench formation Download PDFInfo
- Publication number
- KR100275501B1 KR100275501B1 KR1019980044519A KR19980044519A KR100275501B1 KR 100275501 B1 KR100275501 B1 KR 100275501B1 KR 1019980044519 A KR1019980044519 A KR 1019980044519A KR 19980044519 A KR19980044519 A KR 19980044519A KR 100275501 B1 KR100275501 B1 KR 100275501B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- inlet
- insulating film
- forming
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Abstract
본 발명은 트렌치 내부에 막을 채우는 과정에서 빈 공간이 발생하는 것을 효과적으로 방지할 수 있는 트렌치 형성 방법에 관한 것으로, 본 발명은 트렌치 영역을 정의하는 절연막 패턴 및 감광막 패턴을 형성하고 절연막 패턴의 측벽을 습식식각하여 절연막 패턴이 정의하는 트렌치 영역을 확장시키고 건식식각 공정을 실시하여 비교적 그 입구가 넓고 완만한 주 트렌치(main trench)를 형성함과 동시에 주 트렌치에 인접하여 기생 트렌치(parasitic trench)를 형성하는데 그 특징이 있다. 즉, 본 발명은 입구가 넓은 트렌치 형성 및 트렌치 입구에 두꺼운 산화막을 형성하는 기술에 관한 것이다. 본 발명은 1차 건식식각, 습식식각 및 2차 건식식각을 이용하여 주 트렌치 입구를 넓고 둥글게 형성시키면서 이 과정에서 생성되는 기생트렌치를 이용하여 트렌치 입구에 비교적 두꺼운 산화막을 성장시켜서 소자의 누설전류 및 항복전압 특성을 향상시키는데 다른 특징이 있다.The present invention relates to a trench formation method that can effectively prevent the occurrence of empty spaces in the process of filling the film inside the trench, the present invention forms an insulating film pattern and a photosensitive film pattern defining a trench region and wet the sidewalls of the insulating film pattern By etching, the trench region defined by the insulating film pattern is expanded, and a dry etching process is performed to form a main trench with a relatively wide inlet and a parasitic trench adjacent to the main trench. It has its features. That is, the present invention relates to a technique for forming a wide trench and forming a thick oxide film at the trench inlet. The present invention uses the parasitic trench generated in this process to form a wide and rounded main trench inlet using primary dry etching, wet etching and secondary dry etching to grow a relatively thick oxide film at the inlet of the trench, thereby reducing leakage current and There are other features to improve the breakdown voltage characteristic.
Description
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 트렌치 형성 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of semiconductor device manufacturing, and more particularly, to a trench forming method.
반도체 소자가 매우 다양하게 발전되면서 공정 기술도 소자의 요구에 따라 매우 다양하게 변하고 있다. 고집적 소자 제조 공정에 많이 사용되는 트렌치는 소자의 격리, 캐패시터, 트렌치 게이트 등의 기술에 응용되며 트렌치는 용도에 따라 모양이 다를 수도 있다. 특히, 수십 볼트(V) 이상의 고전압 소자를 제조할 경우 소자격리 기술로는 접합기술보다는 트렌치 격리기술을 많이 사용한다.As the semiconductor devices are developed in various ways, the process technology is also changed in various ways according to the needs of the devices. Trench, which is widely used in the fabrication of high-density devices, is applied to technologies such as device isolation, capacitors, and trench gates. The trench may have a different shape depending on the purpose. In particular, when fabricating a high voltage device of several tens of volts (V) or more, trench isolation technology is used as a device isolation technology rather than a junction technology.
트렌치 형성 공정은 크게 트렌치 형성을 위한 식각 공정과 트렌치 내부를 채우는 채움(filling) 공정으로 나눌 수 있는데, 이와 같은 식각 공정과 채움 공정 후의 표면 단차, 트렌치 내부의 상태 등이 소자 특성에 커다란 영향을 미친다.The trench formation process can be divided into an etching process for forming the trench and a filling process filling the inside of the trench, and such an etching process, the surface step after the filling process, and the state inside the trench have a great influence on the device characteristics. .
트렌치 형성을 위한 식각 공정은 주로 건식식각으로 이루어지는데, 트렌치의 모양은 HBr, SiF4, He, O2, CF4, Cl2, NF3가스 등이 혼합된 공정 가스에 의해 주로 결정된다. 트렌치 형성 기술은 트렌치 깊이에 따라 2 ㎛ 이하의 깊이를 갖는 얇은 트렌치(shallow trench) 형성 기술과 3 ㎛ 이상의 깊이를 갖는 깊은 트렌치(deep trench) 형성 기술로 나눌 수 있는데, 깊은 트렌치 보다 얕은 트렌치를 형성하기 쉽다. 깊은 트렌치는 그 폭에 따라 다소 차이는 있지만 트렌치 폭이 작을 경우에는 트렌치 형성을 위한 건식식각 과정에서 발생하는 폴리머(polymer)가 트렌치 입구를 막아 트렌치 내부로 공정가스가 침투하지 못하여 화학반응이 일어나지 못하기 때문에 깊은 트렌치 형성 자체도 안될 경우가 있다.The etching process for forming the trench is mainly a dry etching, the shape of the trench is mainly determined by a process gas mixed with HBr, SiF 4 , He, O 2 , CF 4 , Cl 2 , NF 3 gas and the like. The trench forming technique can be divided into a thin trench forming technique having a depth of 2 μm or less according to the trench depth and a deep trench forming technique having a depth of 3 μm or more, which forms a shallower trench than a deep trench. easy to do. Deep trenches vary slightly depending on their width, but when the trench width is small, polymers generated during the dry etching process to form trenches block the trench openings, preventing the process gas from penetrating into the trenches and preventing chemical reactions. As a result, deep trench formation may not be possible.
트렌치 모양은 용도에 따라 다를 수도 있으나, 대부분 트렌치 형성후 내부를 반드시 채워야 한다. 따라서, 소자의 특성을 향상시키기 위해서는 트렌치 내부를 완전히 채울 수 있는 기술이 필요하다. 깊은 트렌치보다는 얕은 트렌치를 쉽게 채울 수 있는데, 물질의 특성에 따라 채움 특성이 다르기 때문에 트렌치 내부에 빈 공간(void)이 발생하는 문제가 있다. 일반적으로, 고온 산화막이나 다결정 실리콘 등은 트렌치 내부를 비교적 쉽게 채울 수 있지만 스텝커버리지(step coverage) 특성이 나쁜 금속막, 질화막 또는 화학기상증착법(chemical vapor deposition, 이하 CVD 이라 함)으로 막을 형성하여 트렌치 내부를 채울 경우에는 트렌치 입구가 막혀서 트렌치 내부에 빈 공간이 생기는 경우가 많다.The trench shape may vary depending on the application, but most of the trenches must be filled after the trench is formed. Therefore, in order to improve the characteristics of the device, a technique for completely filling the inside of the trench is required. Shallow trenches can be easily filled rather than deep trenches, and there is a problem in that voids are generated inside the trench because the filling characteristics are different according to the properties of the material. Generally, a high temperature oxide film or polycrystalline silicon can fill the trench relatively easily, but the trench is formed by forming a metal film, a nitride film, or chemical vapor deposition (CVD), which has poor step coverage characteristics. When filling the inside, the trench opening is often blocked, creating a void inside the trench.
빈 공간은 트렌치 입구가 좁아서 잘 채워지지 않는 경우에 발생한다. 일반적으로, 트렌치 입구의 모서리 부분에서의 막 증착 속도는 평면이나 측면에 비해 빠르기 때문에 트렌치 입구가 막혀 트렌치 내부에 빈 공간이 생긴다. 이러한 현상은 막의 피복(step coverage) 특성이 나쁘거나 종횡비(aspect ratio)가 클수록 더 심하게 발생한다.Vacancy occurs when the trench inlet is narrow and hard to fill. In general, the film deposition rate at the corners of the trench inlet is faster than the plane or side, so the trench inlet is blocked, leaving a void inside the trench. This phenomenon occurs more severely when the film has poor step coverage properties or when the aspect ratio is large.
이와 같이 빈 공간의 발생으로 트렌치 내부가 잘 채워지지 않을 경우에는 전기적 특성이 저하되고 박막에 의한 응력 등으로 소자의 신뢰성에 많은 문제를 발생시킨다.As such, when the inside of the trench is not sufficiently filled due to the generation of empty spaces, the electrical characteristics are deteriorated, and the reliability of the device is generated due to the stress caused by the thin film.
막을 형성하여 트렌치 내부를 채우는 과정에서 트렌치 입구가 막힘으로 인하여 트렌치 내부에 빈 공간이 발생하는 것을 방지하기 위하여, 트렌치 형성시 공정 가스의 조건을 변화시키거나 로코스(Local oxidation of silicon, LOCOS) 공정을 실시하여 트렌치 측벽을 경사지게 형성하는 경우도 있는데 이 방법은 경사각의 조절에는 공정상 한계가 있으며, 주로 얕은 트렌치 형성에 이용된다. 깊은 트렌치의 경우에는 깊은 트렌치 형성후 공정 가스를 조절하여 트렌치 측벽에 식각 부산물인 폴리머가 형성되도록 함으로써 트렌치 입구의 경사각을 조절한다. 이러한 공정에서 폴리머는 주로 산화막이나 포토레지스트에 의해 생성된다.In order to prevent the formation of voids in the trench due to blockage of the trench opening during the formation of the film to fill the inside of the trench, the process gas conditions or the local oxidation of silicon (LOCOS) process during the trench formation are changed. In some cases, the trench sidewalls may be formed to be inclined, but this method has a process limitation in controlling the inclination angle, and is mainly used for forming shallow trenches. In the case of deep trenches, the inclination angle of the trench inlet is controlled by controlling the process gas after the formation of the deep trenches to form an etch byproduct polymer on the trench sidewalls. In this process, the polymer is mainly produced by an oxide film or a photoresist.
첨부된 도면 도1은 종래 기술에 따라 형성된 트렌치의 단면을 보이는 공정 단면도로서, 실리콘 기판(1)에 형성된 트렌치(t) 측벽이 경사짐을 보이고 있다. 상기와 같은 트렌치 측벽이 경사를 이루게 하는 방법은 여러 공정 상의 이유로 트렌치 측벽의 경사각(θ)을 7°이상으로 크게 하기는 어려운 단점이 있다.1 is a cross-sectional view showing a cross section of a trench formed according to the prior art, and the trench t sidewall formed on the silicon substrate 1 is inclined. The method of making the trench sidewalls inclined as described above has a disadvantage in that it is difficult to increase the inclination angle θ of the trench sidewalls to 7 ° or more due to various processes.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 트렌치 내부에 막을 채우는 과정에서 빈 공간이 발생하는 것을 효과적으로 방지할 수 있는 트렌치 형성 방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems is to provide a trench formation method that can effectively prevent the occurrence of empty space in the process of filling the film inside the trench.
도1은 종래 기술에 따라 형성된 트렌치의 단면도,1 is a cross-sectional view of a trench formed according to the prior art,
도2a 내지 도2f는 본 발명의 일실시예에 따른 트렌치 형성 공정 단면도,2A to 2F are cross-sectional views of a trench forming process according to an embodiment of the present invention;
도3은 본 발명의 일실시예에 따라 형성된 트렌치의 단면을 보이는 SEM 사진.3 is a SEM photograph showing a cross section of a trench formed in accordance with one embodiment of the present invention.
* 도면의 주요 부분에 대한 도면 부호의 설명* Explanation of reference numerals for the main parts of the drawings
11 : 실리콘 기판 12 : 절연막11 silicon substrate 12 insulating film
13 : 포토레지스트 패턴 14A : 주 트렌치13: photoresist pattern 14A: main trench
14B: 기생 트렌치 15: 고온 산화막14B: Parasitic Trench 15: High Temperature Oxide
상기와 같은 목적을 달성하기 위한 본 발명은 트렌치(trench) 형성 방법에 있어서, 기판 상에 절연막 및 감광막 패턴을 차례로 형성하는 제1 단계; 상기 감광막 패턴을 식각마스크로 상기 절연막을 식각하여 트렌치 형성 영역의 상기 기판을 노출시키는 제1 절연막 패턴을 형성하는 제2 단계; 상기 제1 절연막 패턴을 식각마스크로 상기 기판을 식각하여 제1 트렌치를 형성하는 제3 단계; 상기 제1 절연막 패턴의 측벽을 습식식각하여, 상기 제1 절연막 패턴 보다 큰 폭으로 상기 기판을 노출시키는 제2 절연막 패턴을 형성하는 제4 단계; 상기 감광막 패턴을 제거하는 제5 단계; 상기 제2 절연막 패턴을 식각마스크로 상기 제1 트렌치 하부의 상기 기판을 건식식각하여, 주 트렌치(main trench)를 형성함과 동시에 상기 주 트렌치의 입구에 인접한 상기 기판 내에 기생 트렌치(parasitic trench)를 형성하는 제6 단계; 및 상기 제2 절연막 패턴을 제거하는 제7 단계를 포함하는 트렌치 형성 방법을 제공한다.In order to achieve the above object, the present invention provides a trench formation method, comprising: a first step of sequentially forming an insulating film and a photoresist pattern on a substrate; Forming a first insulating film pattern exposing the substrate in the trench formation region by etching the insulating film using the photoresist pattern as an etching mask; Forming a first trench by etching the substrate using the first insulating layer pattern as an etching mask; Performing a wet etching of sidewalls of the first insulating film pattern to form a second insulating film pattern exposing the substrate with a width greater than that of the first insulating film pattern; A fifth step of removing the photoresist pattern; Dry etching the substrate under the first trench using the second insulating layer pattern as an etch mask to form a main trench and simultaneously form a parasitic trench in the substrate adjacent to the inlet of the main trench. Forming a sixth step; And a seventh step of removing the second insulating layer pattern.
본 발명은 트렌치 영역을 정의하는 절연막 패턴 및 감광막 패턴을 형성하고 절연막 패턴의 측벽을 습식식각하여 절연막 패턴이 정의하는 트렌치 영역을 확장시키고 건식식각 공정을 실시하여 비교적 그 입구가 넓고 크며 모서리가 완만한 주 트렌치(main trench)를 형성함과 동시에 주 트렌치에 인접하여 기생 트렌치(parasitic trench)를 형성하는데 그 특징이 있다. 또한, 트렌치 형성이 완료된 후 실시되는 산화공정에서 기생 트렌치 부분에 비교적 두껍게 산화막을 형성하여 누설전류 및 항복전압 특성을 향상시키는데 다른 특징이 있다.The present invention forms an insulating film pattern and a photosensitive film pattern defining the trench region, and wet sidewalls of the insulating film pattern to extend the trench region defined by the insulating film pattern and perform a dry etching process to relatively wide inlet, large and smooth corners. It is characterized by forming a parasitic trench adjacent to the main trench while forming a main trench. In addition, there is another feature to improve the leakage current and breakdown voltage characteristics by forming a relatively thick oxide film in the parasitic trench portion in the oxidation process performed after the trench formation is completed.
이하, 도2a 내지 도2f 및 도3을 참조하여 본 발명의 일실시예에 따른 반도체 소자의 트렌치 형성 방법을 설명한다.Hereinafter, a method of forming a trench in a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 2A through 2F and FIG. 3.
먼저, 도2a에 도시한 바와 같이 폴리실리콘 박막 또는 실리콘 기판(11) 상에 트렌치 형성을 위한 마스크용으로 절연막(12)을 수천 Å 두께로 형성한다. 이때, 절연막(12)은 산화막 또는 질화막으로 형성하며 절연막(12)의 두께는 트렌치 깊이에 따라 결정한다.First, as shown in FIG. 2A, an insulating film 12 is formed to a thickness of several thousand micrometers on a polysilicon thin film or silicon substrate 11 for a mask for forming a trench. At this time, the insulating film 12 is formed of an oxide film or a nitride film and the thickness of the insulating film 12 is determined according to the trench depth.
이어서, 절연막(12) 상에 트렌치 형성 영역을 정의하는 포토레지스트 패턴(13)을 형성한 다음, 포토레지스트 패턴(13)을 식각마스크로 절연막(12)을 식각해서 트렌치가 형성될 영역의 실리콘 기판(11)을 노출시킨다.Subsequently, a photoresist pattern 13 defining a trench formation region is formed on the insulating layer 12, and then the insulating substrate 12 is etched using the photoresist pattern 13 as an etch mask to form the silicon substrate in the region where the trench is to be formed. (11) is exposed.
다음으로, 도2b에 도시한 바와 같이 1차 건식식각으로 실리콘 기판(11)을 식각하여 수천 Å에서 수 ㎛의 깊이를 갖는 트렌치(t1)를 형성한다. 1차 건식식각으로 형성되는 트렌치(t1)의 깊이는 트렌치의 용도 및 트렌치의 폭에 따라 결정한다. 예를 들어, 최종적으로 3 ㎛ 이상의 깊은 트렌치를 형성하고자 할 경우에는 트렌치 입구를 넓게 형성하기 위해 1차 건식식각시 보통 2 ㎛ 이하의 깊이로 실리콘 기판을 식각한다.Next, as shown in FIG. 2B, the silicon substrate 11 is etched by primary dry etching to form a trench t 1 having a depth of several μm to several μm. The depth of the trench t 1 formed by the primary dry etching is determined according to the purpose of the trench and the width of the trench. For example, in the case of finally forming a deep trench of 3 μm or more, the silicon substrate is etched to a depth of usually 2 μm or less during the first dry etching to form a wide trench inlet.
다음으로, 도2c에 도시한 바와 같이 습식식각을 실시하여 절연막(12) 폭을 수백 Å 내지 수 ㎛ 정도 식각한다. 트렌치 입구의 경사 각도는 이때에 습식식각되는 절연막의 폭 크기에 따라 조절되기 때문에 적절한 폭으로 절연막을 습식식각하여야 한다. 본 발명의 일실시예에서는 습식식각되는 절연막의 폭이 트렌치 폭의 50% 이하가 되도록 한다.Next, wet etching is performed as shown in FIG. 2C to etch the width of the insulating film 12 by several hundreds of micrometers to several micrometers. Since the inclination angle of the trench inlet is adjusted according to the width of the insulating film that is wet-etched at this time, the insulating film should be wet-etched to an appropriate width. In an embodiment of the present invention, the width of the wet etched insulating layer is 50% or less of the trench width.
다음으로, 도2d에 도시한 바와 같이 포토레지스트 패턴(13)을 제거한 후 절연막(12)을 식각마스크로 이용해서 1차 건식식각이 정지된 실리콘 기판(11) 부분을 2차 건식식각하여 주 트렌치(main trench)(14A)를 형성한다. 2차 건식식각시 공정 가스는 HBr, SiF4, He, O2, CF4, Cl2, NF3가스 등이 혼합된 가스를 사용하며 형성하고자 하는 주 트렌치(14A)의 깊이에 따라 전력, 공정가스, 압력 등을 조절한다. 절연막(12)을 식각마스크로 2차 건식식각이 실시되는 동안 주 트렌치(14A) 입구가 넓어지면서 주 트렌치(14A) 입구 모서리도 둥글게 식각되어 완만해지고, 트렌치 입구 가까이 기생 트렌치(parasitic trench)(14B)까지 형성된다.Next, as shown in FIG. 2D, after the photoresist pattern 13 is removed, the main trench is second-etched by etching the portion of the silicon substrate 11 where the primary dry etching is stopped using the insulating film 12 as an etching mask. A main trench 14A is formed. In the second dry etching process gas, a mixture of HBr, SiF 4 , He, O 2 , CF 4 , Cl 2 , NF 3 gas, etc. is used, and the power and process are performed depending on the depth of the main trench 14A to be formed. Adjust gas, pressure, etc. During the second dry etching process using the insulating film 12 as an etching mask, the main trench 14A inlet becomes wider and the corners of the main trench 14A are etched and become smooth, and parasitic trenches 14B near the trench inlet. Is formed up to).
상기 습식식각 공정에서 식각되는 절연막(12)의 폭에 비례하여 주 트렌치(14A)의 폭이 커지며 주 트렌치(14A) 입구 모서리가 완만해져 반경도 커진다. 이와 같이 습식식각(wet etching)의 식각비에 따라 많은 공정 변수를 얻을 수 있으며, 습식식각에 따라 트렌치(t2) 폭과 트렌치 입구 모서리의 반경도 조절할 수 있다. 전술한 바와 같이 1차 건식식각, 습식식각, 2차 건식식각을 실시하여 입구가 넓고 완만한 주 트렌치(14A)를 형성함으로써 트렌치 내부를 보다 용이하게 완전히 채울 수 있다.In the wet etching process, the width of the main trench 14A increases in proportion to the width of the insulating layer 12 etched in the wet etching process, and the edge of the inlet of the main trench 14A becomes smooth to increase its radius. As such, many process variables may be obtained according to the etching ratio of wet etching, and the width of the trench t 2 and the radius of the trench inlet corner may be adjusted according to the wet etching. As described above, by performing the first dry etching, the wet etching, and the second dry etching, the main trench 14A having a wide inlet and a smooth entrance can be more easily completely filled in the trench.
또한, 습식식각으로 절연막(12)이 식각됨으로써 2차 건식식각 공정에서 주 트렌치(14A) 입구 근처의 실리콘 기판(11) 표면이 노출된 부분과 절연막이 남은 경계면 주위에서 기생 트렌치(14B)가 생성된다. 이전의 습식식각 공정에서 식각된 절연막(12)의 폭에 비례하여 주 트렌치(14A)와 기생 트렌치(14B) 사이의 간격이 조절된다. 따라서, 절연막을 아주 적게 습식식각하면 기생 트렌치가 형성되는 것을 방지할 수도 있다.In addition, by etching the insulating film 12 by wet etching, the parasitic trench 14B is formed around the exposed portion of the surface of the silicon substrate 11 near the inlet of the main trench 14A and the boundary where the insulating film remains in the secondary dry etching process. do. The spacing between the main trench 14A and the parasitic trench 14B is controlled in proportion to the width of the insulating layer 12 etched in the previous wet etching process. Therefore, very little wet etching of the insulating film may prevent the formation of parasitic trenches.
다음으로, 도2e에 도시한 바와 같이 절연막(12)을 제거한다. 도3은 절연막(12) 제거 공정이 완료 후의 주 트렌치(14A) 및 기생 트렌치(14B) 구조를 보이는 전자현미경(scanning electron microscopy, SEM) 사진으로서, 주 트렌치(14A) 모서리가 둥글고 넓게 형성되었고, 주 트렌치 옆에 수백 Å 정도의 아주 작은 폭을 가지면서 그 깊이가 약 2 ㎛ 이하인 기생 트렌치(14B)가 생성됨을 보이고 있다.Next, as shown in Fig. 2E, the insulating film 12 is removed. FIG. 3 is a scanning electron microscopy (SEM) photograph showing the structure of the main trench 14A and the parasitic trench 14B after the insulating film 12 removal process is completed, and the corners of the main trench 14A are rounded and wide. It is shown that parasitic trenches 14B are formed, having a very small width of several hundred micrometers next to the main trench and having a depth of about 2 μm or less.
다음으로, 도2f에 도시한 바와 같이 트렌치 형성을 위한 건식식각과정에서 실리콘 기판(11)이 손상됨으로 인하여 발생하는 결정 결함을 감소시키기 위하여, 트렌치 형성이 완료된 실리콘 기판(11) 상에 고온 산화막(15)을 900℃ 이상의 온도에서 증착한다. 이때, 기생 트렌치 가까이의 주 트렌치(14A) 입구 모서리 부분(c)에는 비교적 두껍게 고온 산화막(15)이 형성된다. 따라서, 트렌치 가장자리의 누설전류를 감소시키고 항복 전압을 향상시킬 수 있다.Next, as shown in FIG. 2F, in order to reduce crystal defects caused by damage to the silicon substrate 11 in the dry etching process for forming the trench, a high temperature oxide film ( 15) is deposited at a temperature of 900 ° C. or higher. At this time, the high temperature oxide film 15 is formed relatively thick in the inlet edge portion c of the main trench 14A near the parasitic trench. Therefore, it is possible to reduce the leakage current at the trench edge and to improve the breakdown voltage.
상기와 같이 이루어지는 본 발명은 비교적 간단한 공정으로 트렌치 입구의 각을 조절할 수 있으며, 트렌치 입구를 넓고 둥글게 형성하여 피복 특성이 양호하지 않은 물질로도 5 ㎛ 이상의 깊이를 갖는 트렌치 내부를 빈 공간의 발생 없이 효과적으로 채울 수 있다. 따라서, 일반적인 CVD 산화막으로도 충분한 채움(filling)을 이룰 수 있으며, 이와 같이 단일 종류의 산화막으로 트렌치 내부에 완전히 채워 필드산화막으로 이용할 수도 있다. CVD 산화막으로 트렌치를 채울 경우 트렌치 이외의 부분에 증착된 산화막은 필드로 활용할 수 있다.The present invention made as described above can adjust the angle of the trench inlet in a relatively simple process, and the trench inlet is formed wide and rounded to form a trench inside the trench having a depth of 5 ㎛ or more even without a good coating properties without the occurrence of empty space It can be filled effectively. Therefore, a sufficient filling can be achieved even with a general CVD oxide film. Thus, a single type of oxide film can be used to fill the inside of the trench completely and be used as a field oxide film. When the trench is filled with the CVD oxide film, the oxide film deposited in the portion other than the trench may be used as a field.
또한, 트렌치 입구 가까이 기생 트렌치를 형성하여 트렌치 입구 모서리에 비교적 두껍게 산화막이 형성되도록 함으로써 전기적 특성을 향상시킬 수 있다. 즉, 고전압 소자의 소자 격리용으로 사용되는 깊은 트렌치는 입구가 주로 뾰족하게 형성되어 입구에 강한 전기장이 걸려 트렌치 입구가 다른 곳보다 쉽게 파괴되는 경우가 발생하는데, 본 발명에 따라 트렌치를 형성할 경우는 입구가 완만해져서 파괴전압이 증가되며, 소자의 누설전류 및 항복 전압의 특성을 향상시킬 수 있다.In addition, by forming a parasitic trench near the trench inlet to form a relatively thick oxide film at the corner of the trench inlet, electrical characteristics may be improved. In other words, the deep trenches used for device isolation of high-voltage devices are formed with sharply pointed inlets, so that a strong electric field is applied to the inlets, so that the trench inlets are more easily destroyed than elsewhere. Since the inlet is smoothed, the breakdown voltage is increased, and the leakage current and breakdown voltage of the device can be improved.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044519A KR100275501B1 (en) | 1998-10-23 | 1998-10-23 | Method of trench formation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044519A KR100275501B1 (en) | 1998-10-23 | 1998-10-23 | Method of trench formation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000026815A KR20000026815A (en) | 2000-05-15 |
| KR100275501B1 true KR100275501B1 (en) | 2000-12-15 |
Family
ID=19555123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980044519A KR100275501B1 (en) | 1998-10-23 | 1998-10-23 | Method of trench formation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100275501B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695868B1 (en) * | 2005-06-23 | 2007-03-19 | 삼성전자주식회사 | Isolation Layer and Method of manufacturing using the same, apparatus for a Semiconductor device having the Isolation Layer and Method of manufacturing using the same |
-
1998
- 1998-10-23 KR KR1019980044519A patent/KR100275501B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000026815A (en) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331469B1 (en) | Trench isolation structure, semiconductor device having the same, and trench isolation method | |
| US6576558B1 (en) | High aspect ratio shallow trench using silicon implanted oxide | |
| KR19990084517A (en) | How to form trench isolation | |
| KR20110011571A (en) | Plasma etch method to reduce micro-loading | |
| US20020024111A1 (en) | Shallow trench isolation type semiconductor device and method of forming the same | |
| CN111986992A (en) | Groove etching method | |
| JP3407023B2 (en) | Method for manufacturing semiconductor device | |
| KR100275501B1 (en) | Method of trench formation | |
| KR0165453B1 (en) | Method of isolation on a semiconductor device | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| KR100500942B1 (en) | Fabricating method for trench isoaltion layer using bottom anti reflection coating | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| US10777450B2 (en) | Semiconductor substrate and method of processing the same | |
| US20230230883A1 (en) | Method of manufacturing semiconductor device | |
| WO2022062373A1 (en) | Preparation method for semiconductor structure, and semiconductor structure | |
| KR100712984B1 (en) | Method for forming device isolation layer in semiconductor device | |
| KR20010019185A (en) | Method for fabrication a trench isolation | |
| KR100652311B1 (en) | Method for manufacturing isolation film of semiconductor device | |
| KR100562317B1 (en) | The monitoring method for forming the gate of semiconductor device | |
| KR100478488B1 (en) | Semiconductor device and fabrication method thereof | |
| KR20040059998A (en) | Method for manufacturing isolation layer in semiconductor device | |
| KR20000039029A (en) | Method of forming trench isolation having double liner | |
| KR100674901B1 (en) | Method of forming a gate in a semiconductor device | |
| KR20000072838A (en) | Shallow trench forming method for semiconductor isolation | |
| KR100601025B1 (en) | Shallow trench isolation forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120910 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130829 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |