KR100274957B1 - 반도체 웨이퍼 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 장치 - Google Patents

반도체 웨이퍼 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100274957B1
KR100274957B1 KR1019980051213A KR19980051213A KR100274957B1 KR 100274957 B1 KR100274957 B1 KR 100274957B1 KR 1019980051213 A KR1019980051213 A KR 1019980051213A KR 19980051213 A KR19980051213 A KR 19980051213A KR 100274957 B1 KR100274957 B1 KR 100274957B1
Authority
KR
South Korea
Prior art keywords
wafer
database
situ
tool
deviation
Prior art date
Application number
KR1019980051213A
Other languages
English (en)
Other versions
KR19990062619A (ko
Inventor
필립 코로넬
렌조 마까냥
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990062619A publication Critical patent/KR19990062619A/ko
Application granted granted Critical
Publication of KR100274957B1 publication Critical patent/KR100274957B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 제조 공정 동안 처리 툴 내에서 수행되는 단계를 원위치에서 실시간으로 관리하기 위한 방법 및 장치에 관한 것이다. 상기 단계를 위해, 정상 동작 조건을 가장 장 나타내는 적절한 공정 파라미터가 선택되어 왔다. 정상 동작 조건 및 공정 엔지니어에 의해 확인되는 공지의 모든 공정 일탈 조건에서의 선택된 공정 파라미터의 전개는 데이터베이스 내에 코딩되어 저장된다. 상기 확인된 임의의 공정 일탈을 인식하기에 적합한 거부 기준(rejection criteria)을 포함하는 분석 규칙이 공정 엔지니어에 의해 정의되어 알고리즘의 형태로 코딩되며 마찬가지로 데이터베이스 내에 저장된다. 마지막으로, 확인된 각각의 공정 일탈에 대해 경고 코드 및 취해질 정확한 동작이 공정 엔지니어에 의해 설정되어 데이터베이스 내에서 코딩된다. 웨이퍼가 처리되는 동안, 이러한 공정 파라미터는, 예를 들어, 에칭 종점(Etch End Point: EPD) 제어기에 의해 연속적으로 모니터링된다. 신호가 코딩된 다음 관리자에 의해 분석되어 실시간으로 데이터베이스 내에 저장된 대응 데이터와 비교된다. 비정상 상태, 즉 정상 공정으로부터의 공정 일탈이 검출되는 경우, 대응 경고 코드가 플래그(flag)되며 추천 동작이 즉시 취해진다. 그 결과, "우량" 웨이퍼만이 완전히 처리된다. 이러한 기술은 웨이퍼 제조 공정의 전체적인 연속화(clusterize)를 가능하게 해준다.

Description

반도체 웨이퍼 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 장치
본 발명은 반도체 집적 회로에 관한 것으로, 구체적으로는 반도체 웨이퍼 제조 공정을 원위치에서 실시간으로 관리(real-time in-situ supervision)하기 위한 방법 및 장치에 관한 것이다. 웨이퍼 제조 공정(에칭, 증착, ...)의 특정 처리 단계를 원위치에서 실시간으로 관리한다는 것은 기본적으로 현재 단계 동안 병렬로 복수의 선택된 공정 파라미터를 모니터링하는 단계와 선택된 공정 파라미터의 전개(evolution)를 정확히 수행되는 경우 공정 단계를 기술하는 대응 데이터 및 데이터베이스에 저장되는 선택된 공정 파라미터의 식별된 결함 공정 일탈(identified defective deviation)과 비교하는 단계를 포함하는 방법을 의미한다. 상기 비교 및 공정 엔지니어에 의해 정의되는 관련 거절 기준(associated rejection criteria)을 수행하기 위해 개발된 분석 규칙이 알고리즘의 형태로 코딩되고 마찬가지로 데이터베이스에 저장된다. 공정 일탈이 검출되는 경우, 경고 코드가 플래그되어 경고 신호를 발생하며 적절한 동작이 즉시 취해진다. 경고 코드는 또한 데이터베이스 내에 저장된다. 고려되는 처리 단계를 모니터링하는 제어기 및 상기 데이터베이스에 연결되는 관리자는 본 발명의 방법을 구현하도록 요구된다.
집적 밀도가 지속적으로 증가함에 따라, 집적 회로(integrated circuits: ICS)를 생산하기 위한 반도체 웨이퍼의 제조시 현재까지 사용되는 제조 공정은 매우 정확하게 제어되어야 한다. 이러한 이유 때문에, 종료에 필요한 처리 툴은 더욱 더 복잡해지고 있다. 처리 틀은 복수의 챔버를 포함하고 있으며, 각 챔버는 다수의 처리 단계를 수행할 수 있다. 비용을 절감하고 처리량을 높이기 위해, 웨이퍼는 컴퓨터의 제어하에 상기 처리 툴의 복수 챔버를 통해 순차적으로 처리된다. 챔버의 선택은 이용 가능성, 오염 수준, 전문화, ...등과 같은 다수의 인자(factor)에 의해 좌우된다.
툴 및 원위치에서 오염 모니터링, 측정, 가스 분석 등과 같은 공정 특성화에 대한 새로운 방법은 현재 반도체 산업에 공통적으로 사용된다. 이러한 모든 특성화 기술은 다양한 형태로 된 대량의 데이터를 생성한다. 특히, 상기 데이터는 소정의 단계 동안 영구적으로 컴퓨터 제어하에 있는 개스 유동, 압력, RF 파워, 온도 등과 같은 물리적인 공정 파라미터를 포함한다. 기타 다른 데이터는 연속적으로 공정을 모니터링하는 제어기 및 측정 유닛에 의해 제공되는 (예를 들어, 에칭 속도와 같은) 결과를 포함한다. 현재 단계에 대해 가장 중요한 이러한 모든 데이터는 지금까지는 효율적으로 이용되지 않았다.
사실상, 지금까지는 물리적인 공정 파라미터만이 툴 컴퓨터 내에 임시로 저장된다. 이러한 데이터는 때때로 공정 종료 시점에서 추가적인 분석/조사를 위해 이용되지만, 처리 중인 웨이퍼를 위해 현재까지는 원위치에서 실시간으로 사용되지 않았다.
도 1은 반도체 웨이퍼를 처리하는 통상의 공정 플로우를 구현하며, 참조 번호(10)로 참조되는 종래 기술의 시스템을 개략적으로 도시한다. 다음에 기술하는 내용은 웨이퍼의 표면에서 상이한 재료를 에칭하기 위한 단계들의 순서를 수행하는데 적합하게 되어 있으며, 미국 캘리포니아주 산타 클라라 소재 어플라이드 머티리얼사에 의해 제조된 AME 5000과 같은 다중-챔버 RIE 툴을 참조하여 설명된다. 그러나, 증착 장비 등과 같은 기타 다른 툴의 사용도 또한 고려될 수 있다. 도 1로 돌아가서, 시스템(10)은 툴 컴퓨터(12)가 결합된 상기 에칭 툴(11)로 구성된다. 도 1로부터 명백한 바와 같이, 툴(11)은 단순한 설명을 위해 두 개의 챔버(11-1) 및 챔버(11-2)로만 구성되지만, 실제로는 예를 들어, 6개까지의 독립 챔버를 더 가질 수 있다는 점을 이해하여야 한다. 또한, 설명을 단순화하기 위해, 각 챔버는 A, B, ..., I, ..., X로 표시되는 동일한 처리 단계 순서를 수행하는 것으로 가정한다. 참조 번호(13)로 표시되는 A 데이터 버스는 툴 챔버 및 컴퓨터(12) 사이에서 데이터 플로우 교환을 위해 전기적 연결을 제공한다.
초기에, 컴퓨터(12)는 단계 A의 물리적 고정 파라미터들을 적당히 챔버(11-1) 또는 (11-2) 내로 다운로드한다. 통상의 물리적 공정 파라미터는 가스 플로우, 압력, RF 파워, 온도 등이다. 그 다음, 단계 A가 수행되고, 통상적으로 소정의 시간 경과 후에 정지된다. 이러한 절차는 필요한 경우에는 언제나 다른 단계인 B, C, ..., X에 적용된다. 이들 단계가 수행되는 동안, 컴퓨터(12)는 공정 제어용 데이터 버스(13)를 통해 상이한 물리적 공정 파라미터를 체크하여 상기 파라미터 중 하나가 미리 정해진 한계를 초과하는 경우 단지 현재 진행중인 공정만을 정지시킨다. 일반적으로 RF 파워 셧다운 또는 가스 플로우 손실(missing)과 같은 심각한 하드웨어 고장이 일어나면 정지가 발생한다.
도 2는 참조 번호(10')로 참조되며, 도 1에 도시된 시스템의 개선된 버전(version)을 기술하는데, 동일한 요소는 동일한 참조 번호로 표시된다. 설명을 위해, 챔버(11-1) 내에서 3개의 처리 단계(A 내지 C)만이, 챔버(11-2) 내에서는 및 하나의 처리 단계(A)만이 각각 수행된다. 툴(11), 컴퓨터(12) 및 그 사이에 연결되는 데이터 버스(13) 이외에도, 개선된 시스템(10')은 각 툴 챔버에 결합되는 추가적인 장비를 포함한다. 도 2에 명백히 도시되는 바와 같이, 2개의 에칭 종점 검출(etch end-pointer detection: EPD) 제어기(14-1) 및 제어기(14-2)에는 플라즈마 내부 챔버(11-1) 및 챔버(11-2)를 각각 관찰(view)하도록 광섬유(optical fiber)(15-1) 및 광섬유(15-2)가 제공된다. 이러한 EPD 제어기의 역할(role)은 단지 광/간섭 측정을 수행하기 위한 것이다. 시스템(10')에 사용될 수 있는 적절한 EPD 제어기로는 프랑스 아파종 소피 인스트루먼트사에 의해 판매되는 DIGISEM 또는 DIGITWIN이 있다. 그러나, 본 애플리케이션에서, "EPD"는 예를 들어, 증착 공정이 에칭 공정 대신 사용되는 경우에는 "에칭 공정 검출" 또는 좀 더 일반적으로는 "종점 검출" 중의 어느 하나를 표시한다. 마찬가지로, 통상의 입자 계수기, 가스 검출기, 질량 분광계 등과 같은 두 개의 제어기(16-1) 및 (16-2)는 챔버(11-1) 및 (11-2)에 각각 결합된다. 이러한 제어 장치의 특성은 고려되는 툴의 에칭, 증착, ... 등의 기능에 따라 좌우된다. 제어 장치는 예를 들어, 오염이 입자 계수기에 의해 과도하게 검출되는 경우와 같이 오퍼레이터가 필요한 경우 진행중인 공정을 정지시킬 수 있도록 진행중인 공정(on-going process)의 시각 검사를 위해 오퍼레이터에 의해 사용된다. 마지막으로, 두 개의 외부 측정 유닛(17-1) 및 측정 유닛(17-2)을 웨이퍼가 계속해서 각 챔버의 출력시 설계 사양(specification) 내에 있는지의 여부를 결정하기 위해 중간 및 사후 처리 측정용으로 필요하다. 도 2에 명백히 도시되는 바와 같이, 측정은 챔버(11-2) 및 챔버(11-2)의 출력시 각각 수행된다. 측정 유닛 및 제어 장치는 때때로 로컬 데이터베이스를 구비하여 공정 종료시에 오퍼레이터에 의해 후속적인 조사를 위한 메인 이벤트를 기록한다. 데이터 버스(18)는 간단한 데이터 교환을 위해 컴퓨터(12)와 EPD 제어기(14-1) 및 제어기(14-2) 사이의 전기적 연결을 제공한다. 실제로, EPD 제어기는 에칭 종료 시점이 검출되었다는 것을 신호하거나 또는 그렇지 않으면 처리 단계가 상기 결정된 단계에 대해 최대 허용 시간에 도달했다는 것을 신호하는 기능만을 수행한다.
시스템(10')의 동작은 비교적 단순하다. 설명의 단순화를 위해, A 내지 C로 표시된 3개의 단계는 제 1 챔버(11-1)내에서 수행되며, 두 개의 단계(A 및 C)만이 EPD 제어기(14-1)에 의해 모니터링되고, 하나의 단계(A)는 챔버(11-2) 내에서 수행된다고 가정한다. 우선, 컴퓨터(12)는 물리적 공정 피라미터를 상술한 방법으로 데이터 버스(13)를 통해 챔버(11-1)로 다운로드하는 한편, 단계(A)에 사용될 알고리즘의 식별 번호는 버스(18)를 통해 EPD 제어기(14-1)로 전송된다. 또한, 챔버(11-1) 내의 시작 단계(A)에서는 EPD 제어기(14-1)가 통상적으로 웨이퍼의 표면에서의 소정의 층에 의해 방출되는 특정 방사선 파장인 선택 에칭 종점 파라미터의 스캐닝을 시작한다. 이러한 방출을 나타내는 신호에 서지(surge)가 발생하면 종점에 도달했음을 표시한다. 그러나, 기타 다른 파라미터가 또한 사용될 수 있다. 광섬유(15-1)를 통해 전송되는 신호는 EPD 제어기(14-1) 내에서 처리되어 에칭 종점을 검출한다. 이 경우, 데이터 버스(18)를 통해 EPD 제어기(14-1)에 의해 신호가 방출되어 에칭 종점에 도달하여 단계(A)가 정지되어야 한다는 것을 컴퓨터(12)에 통지한다. 반면에, EPD 제어기(14-1)는 최대 허용 시간에 도달했음을 컴퓨터(12)에 통지한다. 다음으로, 단계(B)가 시작된다. 단계의 지속 시간은 EPD 제어기에 의해 모니터링되지 않기 때문에, 사용자에 의해 고정되는 시간으로 결정된다. 단계(C)는 단계(A)와 동일한 방법으로, 즉 EPD 제어기에 의해 모니터링된다고 가정한다. 일단 단계(C)가 완료되면, 웨이퍼는 측정 유닛(17-1)으로 전송되어 설계 사양과 일치하는지의 여부가 체크된다. 양호한 웨이퍼만이 챔버(11-2) 내로 로드되어 처리가 계속된다. 일단 단계(A)가 챔버(11-2) 내에서 완료되면, 새로운 측정 단계가 측정 유닛(17-2) 내에서 수행된다. 제 1 챔버 내에서 수행되는 단계(A) 내지 (C)중 어느 단계도 서로 간섭하지 않으며, 제 2 챔버 내에서 수행되는 단계와도 서로 간섭하지 않는다는 점이 중요하다. 바꾸어 말하면, 이러한 모든 단계는 이전 단계가 후속 단계에 대해 어떠한 영향을 미침이 없이 순차적으로 수행된다. 상술한 바와 같이, 이러한 단계가 수행되는 동안, 컴퓨터(12)는 서로 다른 모든 물리적 공정 파라미터를 체크하고 이들 파라미터 중 어느 하나만이라도 미리 정해진 한계를 초과하는 경우 현재 공정을 정지시킨다. 선택 사양으로, 이러한 물리적 공정 파라미터의 요약이 후속적인 분석을 위해 컴퓨터(12)의 데이터베이스 내에 업로드될 수 있다.
시스템(10')이 DRAM 칩의 트랜치(trench) 형성 공정 도중에 소위 "AB ETCH"/"AB STRIP"을 수행하는데 사용되는 경우 도 2의 시스템(10')과 웨이퍼 제조 공정 자체 간의 복잡한 상호 작용이 도 3 내지 도 5를 참조하여 이하에서 기술되는 설명에 의해 가장 잘 이해될 수 있다. "AB ETCH"는 동일한 챔버, 즉 에칭 툴(11)의 (11-1) 내에서 순차적으로 수행되는 (A, B 및 C로 표시되는) 3개의 에칭 단계로 구성된다. "AB ETCH" 다음에는 이러한 3개의 에칭 단계 후에 남아 있는 포토레지스트 재료를 제거하기 위한 챔버(11-2) 내의 (A로 표시된) 단일 단계인 "AB STRIP"이 이어진다. "AB ETCH/AB STRIP" 공정이 선택된 이유는 도 2를 참조하여 이루어진 상기 설명과 일치하며, 또한 본 발명의 방법 및 시스템에 도입하기에 양호하기 때문이다. 더욱 상세한 내용은 유럽 특허 출원 제 756,318호를 참조한다. "AB ETCH" 공정이 먼저 이하에서 간단하게 요약하여 설명될 것이다.
도 3a 내지 도 3d로 구성되는 도 3을 고려하기로 한다. 도 3a에는 적절히 설명한 "AB ETCH" 공정 전의 초기 단계에 있는, 참조 번호(19)로 표시되는 구조를 예시하는 반도체 웨이퍼의 일부가 도시되어 있다. 에칭될 구조(19)는 얕은 트랜치(20a) 및 트랜치(20b)가 원위치에서 Si3N4마스크층(21)을 사용하여 선택적으로 형성된 실리콘 기판을 포함한다. 이러한 트랜치는 정합층(conformal layer)(22)의 증착에 의해 TOES SiO2재료로 채워진다. 제조 공정 중 이러한 단계에서, 도 3a에 도시되는 바와 같이, 참조 번호(23a) 및 (23b)로 표시되는 작고 넓은 함몰부가 트랜치(20a) 및 트랜치(20b) 상부의 층(22) 내에 형성된다. 그 다음에, 구조(19)의 평탄화를 위해서는 두 개의 포토레지스트층의 연속적인 증착을 필요로 한다. 두께가 830 nm인 포토레지스트층(AB1)(24)은 표준 방식으로서 먼저 구조(22) 상에 증착되고, 그 다음에 노출 및 베이킹된 후 현상되어 참조 번호(24)로 표시되는 AB1 마스크로 참조되는 패턴층을 형성한다. 핵심 내용은 마스크(24)가 넓은 함몰부(23b) 및 (23a)와 같은 소정의 크기의 작은 함몰부를 채우기 위한 것이라는 점이다. 다음으로, 동일한 포토레지스트의 두께가 830 nm인 제 2층(AB2)(25)이 층(24) 상에 인가된 다음 베이킹된다. 이러한 제 2 단계 후에는, 웨이퍼 표면이 거친 형태의 평면인 것으로 간주될 수 있다.
다음에, 도 3a 구조의 거칠게 평탄화된 표면은 TEOS SiO2층(22)으로 옮겨져 "AB TECH" 공정에 따른 실리콘 웨이퍼 전체에 걸쳐 TEOS SiO2로 된 두께는 더 얇지만 대체로 평평한 층을 생성한다. "AB TECH" 공정은 A 내지 C로 표시된 3개의 상이한 단계로 완료된다. 이러한 모든 단계는 상술한 바와 같이, AME 5000 플라즈마 에처(etcher)의 단일 챔버 내에서 이루어진다.
단계 A로 참조되는 제 1 단계에 따르면, 상부 레지스트층(25)은 (장착 위치에서) TEOS SiO2층(22)의 표면에 도달할 때까지 에칭된다. 적절한 알고리즘에 의해, EPD 제어기(14-1)는 230.0 나노미터의 파장을 갖는 SiO선을 검출함으로써 AB2 층(25)/TEOS SiO2층(22) 인터페이스를 검출하는데 사용된다.
도 4는 단계 A의 종료 시점에서 EPD 제어기(14-1) 스크린 상에 디스플레이되는 그래프(plot)를 도시한다. 곡선(26) 및 곡선(27)은 각각 이러한 제 1 단계인 A 단계 동안 시간의 함수로서 230.0 nm의 SiO 강도를 예시하는 신호 S1 및 그 파생 신호(S'1)을 도시한다. 반면에, 곡선(28) 및 곡선(29)은 각각 483 nm의 파장을 갖는 CO 선의 강도를 예시하는 신호 S2 및 그 파생 신호 S'2를 도시한다. 신호 S'2는 AB2 층(25)의 에칭 속도를 표준으로 결정하도록 해준다. 신호 S1 및 S2는 광학으로 측정된다. 도 4에 도시되는 신호는 어떠한 결점도 없는 구조(19) 및 완벽하게 수행(conduct)된 에칭 공정을 예시한다. 신호 S'1(곡선(27))에서 알 수 있는 서지(surge)는 단계 A에 대한 에칭 종점 기준으로서 사용된다. 그 다음에, 짧은 오버-에칭(short over-etching)이 수행되어 단계 A를 종료시킨다. 이러한 공정 단계에서의 구조(19)가 도 3b에 도시된다.
다음으로, 제 2 단계 B가 수행되어 주어진 크기(대략 160 nm)의 AB1 포토레지스트층 및 TEOS SiO2층을 화학적으로 상이한 비선택 에칭 방법으로 제거한다. 결과적인 구조가 도 3c에 도시된다. 제 3 단계인 최종 단계 C에서, TEOS SiO2층(22)은 AB1 원위치에서 레지스트층을 마스크로 사용하여 에칭된다. 이러한 목적을 위해, 제어기 (14-1)는 IBM사 및 SOFIE 인스트루먼트사에 공동으로 양도되었으며 Auda 등에게 허여된 유럽 특허 제 735,565호에 기술되어 있는 형태의 간섭계 측정을 수행하여 에칭 종점을 결정한다. 간단히 말해서, 수은 램프에 의해 발생되는 광빔이 웨이퍼에 인가된다. 상기 참조 특허에 따르면, 두 개의 상이한 파장이 소위 "RATE TIME"으로 불리우는 주어진 시작점으로부터 에칭되는 TEOS SiO2층(22)의 크기를 제어하는데 사용된다.
도 5는 단계 C의 종료 시점에서 EPD 제어기(14-1) 스크린 상에 디스플레이되는 그래프(plot)를 도시한다. 곡선(30) 및 곡선(31)은 각각 시간의 함수로서 404.7 nm Hg 및 435.8 nm Hg 방사 강도를 나타내는 신호 S3 및 S4를 예시한다. 곡선(32) 및 곡선(33)은 신호 S3 및 S4 각각의 파생 신호(S'3) 및 파생 신호(S'4)를 예시한다. 상기 2개의 파장은 에칭 종점을 결정하는데 사용될 수 있다. 곡선(30) 내지 곡선(33)의 통상적인 형상은 어떠한 결점도 없는 구조(19) 및 정확하게 수행되는 에칭 공정을 예시한다. 사인 형상의 곡선(30) 및 곡선(31)은 단계 C에서 에칭 속도를 용이하게 결정하도록 해준다. 이러한 특정 측정 기술에 대한 더욱 상세한 설명을 위해 Auda 등의 참조 문헌이 고려될 수 있다. "AB ETCH" 공정의 종료 시점에서, Si3N4마스크층(21)에는 TEOS SiO2의 목표한 두께가 남아 있다. 결과적인 구조가 도 3d에 도시된다.
따라서, 시스템(10')의 상이한 구성부 및 "AB ETCH/AB STRIP" 공정 사이의 상호 작용은 다음과 같다. 우선, 에칭될 웨이퍼는 AME 5000 플라즈마 에처(etcher) 툴(11)의 챔버(11-1) 내로 도입된다. 그 다음에, 단계 A의 에칭 공정이 시작되고 EPD 제어기(14-1)도 동작을 시작한다. 에칭 종점이 발견되는 경우, 단계 A는 정지된다. 그 다음으로, 단계 B가 개시된다. 일단 단계 B가 고정 시간이 경과된 후에 종료되면, 단계 A를 참조하여 기술되는 바와 같이 단계 C가 완료된다. 마지막으로, 단계 A 내지 C의 전체 시퀀스가 완료된 후, 웨이퍼는 남아 있는 TEOS 층(22)의 두께가 설계 사양 내에 속하는지의 여부를 결정하기 위해 측정 유닛(17-1)으로 보내진다(소정 샘플 웨이퍼에 대해서만 보내질 수 있음). 남아 있는 TEOS 층(22)이 너무 얇은 경우, 웨이퍼는 불량품으로 거부(reject)된다. 남아 있는 TEOS 층(22)이 너무 두꺼운 경우, 웨이퍼는 재작업을 위해 챔버(11-1)로 되돌려 보내진다. 재작업이 이루어진 웨이퍼는 다시 측정된다. 우량 웨이퍼는 카세트 내에 로드된 후 "AB STRIP" 공정의 단계 A에 따라 포토레지스트 AB1 층(24)의 넘은 부분을 스트리핑(stripping)하기 위해 챔버(11-2)로 보내진다. "AB STRIP" 공정이 완료된 후, 웨이퍼는 측정 유닛(17-2)으로 보내져 상기 단계 A가 만족스럽게 수행되었는지 여부가 체크된다.
웨이퍼를 정확하게 처리하기 위한 상기 단계의 순서는 다음과 같이 개략적으로 요약될 수 있다.
1) 웨이퍼를 카세트로부터 언로드하여 챔버(11-1) 내에 웨이퍼를 로드한다.
2) "AB ETCH" 공정의 3단계인 단계 A 내지 C를 실행한다.
3) 측정 유닛(17-1) 내에서 남아 있는 TEOS SiO2층을 측정한다. 불량 웨이퍼를 거부(rejection)용으로 퇴출시키거나 재작업한다.
4) 챔버(11-2) 내에 웨이퍼를 로드한다.
5) "AB STRIP" 공정의 단일 단계 A를 실행한다.
6) 툴로부터 웨이퍼를 언로드하여 카세트 내에 로드한다.
7) 측정 유닛(17-2) 내에서 사후 처리 체크를 수행한다. 불량 웨이퍼를 거부용으로 퇴출시키거나 재작업한다.
8) 다음 단계로 진행한다.
카세트로부터 웨이퍼를 로딩/언로딩하는 중간 단계는 설명의 단순화를 위해 기술되지 않았다.
각각의 툴/장비 내에서 처리되는 상이한 처리/측정 단계를 도시하는 공정 플로우가 도 6에 도시된다. 도 6으로부터 명백히 알 수 있는 바와 같이, 웨이퍼가 챔버(11-2)로 보내지기 전에 TEOS SiO2층의 두께는 측정 유닛(17-1) 내에서 체크될 필요가 있기 때문에, "AB ETCH" 공정은 연속화(clusterize)되지 않는다(즉, 챔버(11-1) 및 챔버(11-2) 사이의 직접 이송이 불가능하다). 바꾸어 말하면, 이러한 공정은 웨이퍼가 상기 측정 단계용 툴(11)을 진공 상태로 만들기 때문에 "원위치"로서의 적격을 갖출 수 없다. 마지막으로, 이러한 단계들의 시퀀스는 측정 유닛(17-2) 내에서 또 다른 필수 측정 단계에 의해 종료된다.
또한, EPD 제어기(14-1)를 사용하여 단계 A 및 C를 제어하면, 정확한 "AB ETCH" 공정이 보증되지 않는다. 이러한 제조 공정 단계에서 흔히 일어나는 소정의 심각한 문제로 인해 다수의 웨이퍼가 거부될 수 있다. 오처리 에러, 공정 표류 및 툴 고장에 관련되는 거친 분류에 따른 이러한 문제들을 서로 구별할 수 있다. 통상의 오처리 에러는 AB1 층 또는 AB2 층(또는 양자 층) 누락(missing)을 갖는다. 예를 들어, AB2 층(25)이 누락된 경우, EPD 제어기(14-1)는 전혀 발생할 수 없는 (230 nm SiO 선(ray)과 관련된) S'1 신호의 전이 발생을 대기한다. 결과적으로, 단계 A는 최대 허용 시간의 종료 시점에서 정지한다. 이러한 경우에, 웨이퍼는 상기 단계 동안 AB1 마스크층(24) 및 TEOS SiO2층(22)의 원하지 않는 과도한 에칭이 수행되었기 때문에 거부되어야 한다. 웨이퍼의 손상은 명백하므로 더 이상 재작업이 불가능하다. 공통적으로 관찰되는 나머지 다른 대부분의 오처리 에러로는 AB1 포토레지스트층(24)의 비노출, 설계 사양을 벗어난 TEOS SiO2층(22)의 두께 또는 TEOS SiO2층의 단순한 누락이 있다. AME 5000 플라즈마 에처의 뷰포트 표면 상에 폴리머를 증착시키면 웨이퍼를 설계 사양으로 유지하는데 불리할 수 있는 공정 표류가 발생한다. 마지막으로, 버스 상의 전기적 기능 오류 또는 RF 셧다운은 툴 고장의 통상적인 예이다.
이러한 이유 때문에, "AB ETCH" 공정은 항상 인적 제어 하에서 진행될 필요가 있는데, 그 이유는 이것이 문제가 발생한 경우에 대처할 수 있는 유일한 방법이기 때문이다. 오퍼레이터는 그 전개(evolution)에 따른 공정 동안에 주기적으로 파라미터를 조정함으로써 매우 어려운 임의의 자동화를 시도하도록 해야 한다. 또한, 공정 도중에 일어날 가능성이 없기 때문에, 웨이퍼가 챔버로부터 추출되는 경우에만 문제가 검출됨으로써 너무 웨이퍼를 보호하는 것이 늦어져 흔히 더 이상 재작업을 불가능하게 한다. 실제로는, 도 2의 시스템의 경우, 대략 5%의 웨이퍼가 "AB ETCH" 공정의 종료 시점에서 거부된다. 마지막으로, 유닛(71-1) 내에서 수행되는 측정 단계는 두 챔버 사이에서 이송이 이루어지기 전에 카세트 내에서 웨이퍼의 로딩/언로딩 동작을 필요로 하기 때문에, "AB ETCH" 공정이 느려진다는 점도 또한 유의해야 한다.
요약해서, 도 1 및 도 2에 도시되는 시스템 구성은 모두 현 처리 단계 도중에 일어나는 상술한 문제점(웨이퍼 오처리, 공정 표류, 및 툴 고장) 중 임의의 문제에 대해 라인 상에서(in-line) 실시간으로 반응하여 정확한 교정 동작에 즉시 착수할 수 없다. 또한, 이러한 시스템 구성은 연속화(clusterization)가 불가능하기 때문에 결국 비자동화 툴로 구성될 수 밖에 없어 웨이퍼 처리는 다중 챔버 툴 내의 원위치에서 수행될 수 없다. 따라서, 이러한 모든 결점이 제거된 방법 및 시스템을 개발하는 것이 매우 바람직하다.
따라서, 본 발명의 주 목적은 반도체 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 시스템을 제공하는 것이다.
본 발명의 다른 목적은 웨이퍼를 처리 동안 하기 오처리 에러, 공정 표류, 및 툴 고장의 문제점을 실시간으로 검출함으로써 이들 문제점을 제거한 반도체 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 웨이퍼가 아직 재작업 가능한 동안 다음 단계의 처리를 정지하거나 또는 바이패스시킴으로써 제조 수율을 증가시키기 위해 웨이퍼 거부율을 상당히 감소시키는 반도체 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 처리 비용 및 턴어라운드(turn-around) 시간을 상당히 감소시키는 반도체 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 자동화를 더욱 개선시키기 위해 영구적인 인적 제어의 필요성을 제거하는 반도체 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 시스템을 제공하는 것이다.
본 발명의 또 다른 추가적인 목적은 소정의 표준 측정을 제거하여 웨이퍼 처리 속도를 증가시킬 수 있는 반도체 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 시스템을 제공하는 것이다.
본 발명의 또 다른 추가적인 목적은 우량 웨이퍼만을 처리하여 불필요한 처리 시간 및 웨이퍼의 낭비를 피하게 하는 반도체 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 시스템을 제공하는 것이다.
본 발명의 또 다른 추가적인 목적은 진공 상태를 파괴함이 없이 소정 챔버로부터 다른 챔버로 웨이퍼를 직접 이송하게 해주는 완전 연속화(즉, 원위치에서의) 공정을 허용하는 반도체 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 시스템을 제공하는 것이다.
이러한 목적 및 기타 관련 목적은 본 발명의 시스템 및 방법에 의해 달성된다.
상기 방법의 예비적이지만 필수적인 단계는 적당한 데이터베이스를 구축하는 것으로 구성된다. 우선, 공정의 각 단계에 대해 데이터베이스를 구축하기 전에, 공정 엔지니어가 해당 단계를 모니터링하게 해주는 하나의 공정 또는 몇 개의 공정 파라미터를 선택한다. 우선 데이터베이스는 웨이퍼 제조 공정의 소정의 단계가 정상적으로 일어나는 경우에는 이러한 소정의 단계 동안의 선택 공정 파라미터의 전개와 관련된 데이터를 포함하고, 식별 공정 일탈이 있는 경우에는 상기 선택 공정 파라미터의 전개를 포함한다. 이러한 식별 공정 일탈는 지금까지 공정 엔지니어에게 알려져 있는 웨이퍼 거부의 모든 가능한 원인에 바탕을 두고 있다. 공정 엔지니어는 이러한 공정 일탈의 특징을 기술하여 대응 거부 기준을 설정하도록 해주는 분석 규칙 세트를 정의한다. 이러한 규칙은 또한 데이터베이스에 저장되는 알고리즘의 형태로 코딩된다. 따라서, 이러한 알고리즘은 웨이퍼가 처리되는 동안 상기 선택 공정 파라미터를 순차적으로 모니터링하여 임의의 식별 공정 일탈을 검출하기에 적합하도록 변경된다. 공정 엔지니어의 지식을 기초로 한 경고 코드 및 동작은 각 상황에 할당되고 데이터베이스 내에서 동일한 방법으로 코딩된다. 예를 들어, 긴급한 경우에는 현 단계가 언제라도 정지되거나 또는 경고 코드에 의해 바이패스가 필요한 경우에는 다음 단계들이 바이패스될 수 있다. 경고 코드의 전체 세트는 고려의 대상이되는 상기 단계의 경보를 구성한다. 이러한 동작은 웨이퍼 처리 공정의 각 처리 단계에 대해 수행되며, 가능한 경우에는 언제든지 제조 라인의 각 툴에 대해 수행된다.
웨이퍼 처리의 소정의 단계 동안, 그러한 단계에 대해 선택 공정 파라미터를 연속적으로 모니터링하는 상이한 여러 가지 장비(EPD 제어기, 제어 장치, ...)는 상기 분석 알고리즘에 의해 데이터베이스 내에 저장되는 대응 데이터와 라인 상에서 실시간으로 비교되는 데이터(예를 들어, 전기 신호)를 발생시킨다. 이러한 분석은 상기 모니터링 장비로부터 데이터를 수신하며 데이터베이스와 적절히 연결되는, 관리자로 불리우는 전용 유닛에서 수행된다. 식별 공정 일탈에 상응하는 비정상적인 상황이 검출되는 경우, 관리자는 경보를 플래그하여 즉각적이고 적절한 조치를 취하도록 공정 툴을 제어하는 컴퓨터로 경고 코드를 발송하고, 그렇지 않으면 공정은 정상적으로 종료될 때까지 계속된다.
그 결과, 처리량을 더 높이기 위해 "우량" 웨이퍼만이 완전히 처리될 것이다. 또한, 이러한 기술(technique)은 원위치에서 웨이퍼 제조 공정이 완전히 연속화되게 해준다.
본 발명의 특징적인 새로운 특징은 첨부된 청구범위에 기재되어 있다. 그러나, 본 발명 자체와, 본 발명의 목적 및 다른 목적과 장점은 첨부된 도면과 함께 용이하게 이해되도록 예시되는 바람직한 실시예에 대한 이하의 상세한 설명을 참조하여 가장 잘 이해될 수 있을 것이다.
도 1은 두 개의 챔버 처리 툴 및 전용 컴퓨터로 구성되는 반도체 웨이퍼를 처리하기 위한 종래 기술의 시스템을 도시하는 도면.
도 2는 좀 더 효과적인 동작을 위해 상이한 추가 장비(EPD 제어기, 제어 장치, ...)를 포함하는 도 1 시스템의 개선된 버전으로 여전히 종래 기술인 시스템을 도시하는 도면.
도 3은 도 3a 내지 도 3d로 구성되며, "AB ETCH" 공정 단계의 시퀀스를 수행하는 반도체 구조를 도시하는 도면.
도 4는 구조에 결점이 없으며 단계 A의 에칭 공정이 정확하게 수행되는 경우, 플라즈마 에처 내의 "AB ETCH" 공정의 단계 A를 모니터링하는 EPD 제어기에 의해 디스플레이되는 신호의 그래프.
도 5는 구조에 결점이 없으며 단계 C의 에칭 공정이 정확하게 수행되는 경우, 동일한 챔버 내의 "AB ETCH" 공정의 단계 C를 모니터링하는 EPD 제어기에 의해 디스플레이되는 신호의 그래프.
도 6은 공정 툴이 플라즈마 에처인 경우, 도 2의 시스템으로 처리되는 "AB ETCH/AB STRIP"의 플로우차트.
도 7은 관리자가 도 2의 시스템에 추가된 본 발명에 따른 새로운 시스템을 도시하는 도면.
도 8은 구조가 AB1 포토레지스트층이 누락된 상태로 단계 A로 들어가는 경우, "AB ETCH" 공정의 단계 A를 모니터링하는 EPD 제어기에 의해 디스플레이되는 신호의 그래프.
도 9는 AB1 포토레지스트층이 임의의 리소그래픽 단계에 의해 패터닝되지 않은 경우, "AB ETCH" 공정의 단계 A를 모니터링하는 EPD 제어기에 의해 디스플레이되는 신호의 그래프.
도 10은 구조가 AB2 포토레지스트층이 누락된 상태로 단계 A로 들어가는 경우, "AB ETCH" 공정의 단계 A를 모니터링하는 EPD 제어기에 의해 디스플레이되는 신호의 그래프.
도 11은 플라즈마 에처 챔버 뷰포트(plasma etcher chamber view port) 상에 원하지 않는 폴리머 증착이 존재하는 경우, "AB ETCH" 공정의 단계 A를 모니터링하는 EPD 제어기에 의해 디스플레이되는 신호의 그래프.
도 12는 웨이퍼의 중앙에 미량의 포토레지스트가 떨어진 상태로 단계 C로 들어가는 경우, "AB ETCH" 공정의 단계 C를 모니터링하는 EPD 제어기(14-2)에 의해 디스플레이되는 신호의 그래프.
도 13은 에칭 공정 동안 플라즈마 에처의 RF 셧다운이 존재하는 경우, "AB ETCH" 공정의 단계 A를 모니터링하는 EPD 제어기(14-1)에 의해 디스플레이되는 신호의 그래프.
도 14는 본 발명의 방법에 따라 데이터베이스를 생성하기 위한 상이한 여러 단계를 요약한 플로우차트.
도 15는 웨이퍼 제조 공정 중 임의의 처리 단계에 적용되는 본 발명에 따른 원위치 실시간 새로운 공정 내에 포함되는 필수적인 단계를 요약한 플로우차트.
도 16은 도 7의 본 발명 시스템에 따라 수행되는 "AB ETCH/AB STRIP" 공정의 플로우차트.
〈도면의 주요부분에 대한 부호의 설명〉
11 : 에칭 툴
11-1, 11-2 : 챔버
12 : 컴퓨터
13, 36 : 데이터 버스
14-1, 14-2 : 종점 제어기
15-1, 15-2 : 광섬유
16-1, 16-2 : 제어 장치
17-2 : 측정 유닛
35 : 관리자
관리자를 포함하는 새로운 시스템
참조 번호(34)로 표시되는 새로운 시스템이 도 7에 도시된다. 도 2에 도시되는 종래 기술의 개선된 시스템에 대해, 동일한 구성 요소는 동일한 참조 번호를 유지한다. 도 7로 돌아가서, 참조 번호(35)로 표시되는 관리자로 지칭되는 전용 유닛을 추가한 점과 더 이상 필요하지 않은 측정 유닛(17-1)을 삭제한 점이 주된 차이이다. 도 16을 참조하여 차후에 더욱 상세히 기술되는 바와 같이, 관리자(35)에 의해 공정이 진행되는 동안 비정상 상태가 검출된 경우에는 측정 유닛(17-2)이 필요할 수 있다. 챔버(11-1) 및 챔버(11-2) 사이의 직접 웨이퍼 이송이 가능하기 때문에, 툴(11)은 완전히 연속화된 것으로 간주됨으로써 소위 "원위치에서의" 공정을 가능하게 한다. 도 7에서 명백히 알 수 있는 바와 같이, 관리자(35)는 내부 데이터베이스를 포함하지만, 외부 데이터베이스가 대신 사용될 수 있다는 것을 알 수 있다. 관리자(35)는 한편에서는 통상적으로 SECS II 링크인 양방향 데이터 버스(36)를 통해 컴퓨터(12)에 연결되고, 다른 한편에서는 양방향 데이터 버스(37-1) 및 버스(37-2)를 통해 각각 EPD 제어기(14-1) 및 EPD 제어기(14-2)에 연결된다. 그러나, 관리자가 핸들링할 태스크를 너무 많이 가지고 있는 경우에는 소정의 지능 정보(intelligence)가 선택 사양으로 EPD 제어기 내에 인스톨될 수 있다. 이것은 EPD 제어기 자체 내에 계산 및 저장 능력을 추가함으로써 달성될 수 있다. 마이크로프로세서 및 소수 몇 개의 메모리 모듈을 갖춘 전자 카드가 모든 점에서 적합하다. 선택 사양으로, 제어 장치(16-1) 및 제어 장치(16-2)는 데이터 버스(36)를 통해 관리자(35)에 연결되어 관리자는 상기 제어 장치들에 의해서는 관측 가능하지만 EPD 제어기만에 의해서는 관측되지 않는 공정 전개(process evolution)를 추종할 수 있다. 따라서, 관리자(35)는 (비교를 위해 EPD 제어기 및 데이터베이스로부터 나오는 데이터를 처리하기 위한) 계산 능력 및 (데이터베이스를 로징하기 위한) 데이터 저장 능력 양자를 갖추고 있다. 주의해야 할 중요한 점은 컴퓨터(12)는 웨이퍼가 처리되는 동안 툴(11)의 물리적 공정 파라미터를 제어하는 역할을 하는데 반해, 관리자(35)는 웨이퍼 자체에 무슨 일이 일어나는지에 주로 관심을 두고 있다는 점이다.
새로운 관리 방법
데이터베이스를 설정하는 단계
본 발명의 방법은 공정 전개가 정상적으로 일어나는 경우뿐만 아니라 공정 전개에 임의의 공정 일탈이 있는 경우에도 공정 전개를 기술하는 제 1 데이터를 포함하는 데이터베이스를 생성하는 예비 단계를 필요로 한다. 상기 공정 일탈는 지금까지 확인된 웨이퍼 거부의 모든 가능한 원인에 기초를 두고 있다. 각 단계에 대해, 해당 단계를 모니터링하도록 결정하는 공정 파라미터들이 선택된다. 이들 공정 파라미터는 정상적인 상황에 대응하는 정확한 공정 데이터의 세트 분석용 참조로서 사용되어 본 발명의 방법에 따라 순차적으로 수행되는 전개(evolution)를 설정하기 위해 모니터링된다. 그 다음에, 각 공정 엔지니어에 의해 확인된 웨이퍼 거부의 잠재적인 각각의 원인에 대해, 상술한 참조 전개에 대한 공정 파라미터의 표류를 알아내기 위해 동일한 공정 파라미터(또는 그러한 특정 공정 일탈로 가장 적합하게 변경된 몇 개의 공정 파라미터)가 모니터링된다. 이러한 단계에 대해 정상적인 상황 및 확인된 비정상적인 상황을 나타내는 수집된 모든 데이터는 관리자(35)의 데이터베이스 내에 저장된다. 다음으로, 이러한 표류는 분석 규칙으로 불리우는 규칙의 세트를 정의하는 공정 엔지니어에 의해 분석되는데, 이러한 분석 규칙에서는 정상적인 공정에 대한 상기 공정 일탈의 특징을 기술하는 거부 기준이 정의된다. 이러한 분석 규칙은 알고리즘의 형태로 공식화되어 데이터베이스에 저장된다. 마지막으로, 각 확인된 공정 일탈에 대응하여 경고 코드 및 동작이 공정 엔지니어에 의해 정의된다. 경고 코드는 상이한 레벨의 우선 순위를 갖는다. 반면에 착수될 동작은 공정 일탈의 심각성에 따라 매우 달라질 수 있다. 상기 절차는 고려되는 공정의 매 단계에 대해 반복된다.
이하의 몇 가지 예는 상기 데이터베이스를 생성하는 예비 단계를 예시한다. 본 애플리케이션의 도입 부분과의 일치를 위해, 상기 예는 모두 "AB ETCH" 공정과 관련되고 따라서 도 3에 도시되는 구조(19)를 참조하여 기술될 것이다.
실시예 I
상술한 바와 같이, "AB ETCH" 공정의 초기 단계, 즉 단계 A에서는 포토레지스트층 AB1이 정상적으로 존재한다. 구조(19)에 결함이 없는 경우가 도 4의 그래프에 곡선(26) 및 곡선(29)으로 표시된다. 도 4로부터 명백히 알 수 있는 바와 같이, 파생 신호 S'1(곡선 27)은 단계의 종료 시점에서 매우 예리한 과도 현상을 보인다. 도 8로 돌아가서, 도 8은 AB1 포토레지스트층(24)이 누락된 경우의 신호 S1, S'1, S2 및 S'2를 예시한다. 이 경우, 곡선(34)으로 표시되는 S'1 신호는 좀 더 서서히 변하는 기울기를 갖는다. 공정 엔지니어는 이러한 차이를 이용하여 두 가지의 경우를 구별한다. AB1 포토레지스트층 누락의 특징을 나타내기 위해, 다음의 규칙이 설정되어 있다: 신호 S'1이 적어도 대략 25초 동안 500(임의 단위)보다 크고 1600보다 작은 경우, AB1 포토레지스트층은 누락된 것으로 간주된다. 그 다음에, 공정 엔지니어는 상기 상황의 결과를 조사했다. 단계 B 및 C 동안 AB1 포토레지스트층이 누락되고 단계 A가 평소와 같이 수행된 경우, TEOS SiO2층(22) 전체가 에칭되어 주 거부 원인이 될 것이다. 따라서, AB1 포토레지스트층이 "누락(missing)"인 것으로 검출되자마자 에칭이 즉시 정지되는데, 이 경우 경고 코드는 "즉시 단계 정지(IMMEDIATE STEP STOP)"이며 챔버(11-1) 내의 단계 B 및 C를 바이패스하는 동작이 추천된다. 이러한 경우에, 웨이퍼는 재작업 가능하다.
실시예 II
웨이퍼가 AB1 리소그래피(lithography) 단계로 이송되지 않았다고 가정한다. 그 결과, 두 개의 포토레지스트 AB1 층(24) 및 AB2 층(25)은 웨이퍼가 단계 A에서 처리되기 전에 구조(19)의 표면에 전체적으로 존재한다. 도 9는 그러한 특정 상황의 신호 S1, S'1, S2 및 S'2를 도시한다. 이러한 경우에, 공정 엔지니어는 에칭 속도 및 그에 따른 에칭 두께를 정의하는 곡선(35)의 신호 S'2를 선택한다. 규칙에 따르면 에칭 두께가 공칭값(nominal value)의 10%를 초과하는 경우 공정이 정지해야 하며, 그렇지 않은 경우에는 최대 허용 시간에 도달할 때까지 계속되는 것으로 정해진다. 단계 A의 에칭 종점이 결코 발생하지 않기 때문에, TEOS SiO2층(22)은 결코 에칭되지 않으며, 이것이 바로 에칭 공정이 지연 없이 정지해야만 하는 이유이다. 경고 코드는 다시 "즉시 단계 정지(IMMEDIATE STEP STOP)"가 되며 단계 B 및 C를 바이패스하는 동작이 추천된다. 이러한 경우에, 웨이퍼는 손상되지 않으며, 단지 재작업이 필요하다.
실시예 III
"AB ETCH" 레벨에서 제조 중에 빈번히 발생하는 또 다른 고장은 AB2 포토레지스트층(25)의 누락이다. 단계 A가 챔버(11-1) 내에서 개시될 때 AB2 포토레지스트층(25)이 누락되는 경우, 이러한 단계에서 현재 사용되는 화학적 방법은 층(22)의 TEOS SiO2재료 및 AB1 층(24)의 포토레지스트 재료 양자를 동일한 속도로 에칭한다. 몇 분 후에, AB1 포토레지스트 전체와 대량의 TEOS SiO2재료가 제거된다. 그 결과, 웨이퍼는 제조 공정 중 이러한 단계에서 거부될 필요가 있다. 이러한 경우에, 신호 S'1이 사용되며, 간섭이 검출되자마자 에칭이 즉각적으로 정지되는데, 여기서 간섭이 검출된다는 것은 TEOS SiO2재료가 에칭되고 있다는 것을 의미한다. 도 10은 그러한 특정 상황의 신호 S1, S'1, S2 및 S'2를 도시하는데, 여기서 신호 S'1은 곡선(36)으로 표시된다. 이러한 경우에, 규칙은 120 초의 최대 지속 시간 동안 신호 S'1의 RATE TIME RT로부터 시작하며, 신호 S'1의 진폭이 1500(임의 단위) 이상으로 상승하고 600 이하로 감소한 후 다시 1500 이상으로 상승하는 경우, 이것은 에칭 속도가 너무 빠르다는 것을 의미한다. 경고 코드는 "즉시 툴 정지(IMMEDIATE TOOL STOP)"이며, 그에 따른 추천 동작은 플라즈마 에처 툴을 정지시키는 것이다. 이러한 특정한 경우에, 처리를 수행하는 로트(lot) 중 나머지 모든 웨이퍼는 가시적으로 제어되어 AB2 포토레지스트층(25)의 존재를 체크한다.
실시예 IV
이 실시예는 툴 기능 오류(misfunction)에 관한 것이다. 챔버 내벽이 에칭에 의해 생성되는 화학 반응의 부산물(통상 폴리머)로 덮이는 경우가 때때로 발생한다. 단계 A가 개시되는 경우, 이러한 부산물이 먼저 에칭되어 AB2 포토레지스트층(25)을 완전히 제거하도록 정의되는 예정된 에칭 시간이 충분하지 못한 것으로 판명되어 단계 A의 종료 시점에서 웨이퍼는 AB2 포토레지스트가 코팅된 채로 챔버(11-1)의 외부로 나온다. 경고 코드는 컴퓨터에 추가로 에칭이 필요하다는 것을 표시한다. 이러한 상황의 특징을 기술하도록 공정 엔지니어에 의해 개발된 기준은 도 11과 관련하여 이해될 수 있다. 도 11은 그러한 상황에 대응하는 신호 S1. S'1, S2 및 S'2를 도시한다. 테스트는 곡선(37)으로 표시되는 신호 S1의 진폭에 대해 수행된다. 두 번의 테스트는 60초 간격으로 수행되고, 신호 진폭의 차이가 10%보다 큰 경우, 경고 코드는 소정의 지속 시간 동안 추가적인 에칭이 일어나야 한다는 것을 표시한다.
실시예 V
AB1 또는 AB2 포토레지스트가 증착되는 동안, 흔히 미량의 레지스트가 웨이퍼의 중앙에 떨어져 국부적인 두께가 증가된다. 웨이퍼가 단계 C로 들어가는 경우, 상기 결함은 에칭 종점 검출을 억제하여 웨이퍼가 최대 허용 에칭 시간 동안 에칭된다. 도 12는 그러한 상황에 대응하는 신호 S1, S'1, S2 및 S'2를 도시한다. 이러한 경우에, 규칙은 곡선(38)으로 표시되는 신호 S'3에서 비대칭이 검출되면, 경고 코드 "디폴트 시간에서 정지(STOP AT DEFAULT TIME)"가 플래그되는 것으로 정해진다. 추천 동작은 미리 정해진 시간(디폴트 시간) 동안 에칭을 계속하는 것이다.
실시예 VI
예를 들어, 단계 A 동안 RF 발생기가 정지하고 즉시 재시작하는 경우, S1 신호가 하강한 후 다시 상승한다. 파생 신호 S'1은 더욱 급격하게 하강하고 다시 재상승한다. 발생되는 서지(surge)가 가짜 에칭 종점을 나타내어 단계 A는 너무 일찍 정지한다. 다음으로, 웨이퍼는 단계 B에 따라 처리된다. 마지막으로, 웨이퍼가 단계 C에 제공되는 경우, 대량의 포토레지스트 AB2가 웨이퍼 상부에 잔류한다. 선택 상태인 단계 C의 화학적 방법은 TEOS SiO2재료를 에칭하지 않는다. 최종 결과, 경고(alarm)가 단계 A 동안 플래그되지 않는 경우, 웨이퍼는 비공격형 TEOS SiO2층(22)을 가진 상태로 단계 C를 벗어나며 화학-기계적 평탄화(chem-mech planarization) 단계 후에 거부될 것이다. 도 13은 그러한 상황에 대응하는 신호 S1, S'1, S2 및 S'2를 도시한다. 신호 S1 및 S'1을 나타내는 곡선은 참조 번호(39) 및 참조 번호(39')로 각각 참조된다. 이러한 경우에, 공정 엔지니어에 의해 정의되는 규칙은 단계 A가 시작된 후 3 초 동안 신호 S1 진폭을 체크하고, 두 개의 샘플링 사이의 공정 일탈이 5%보다 큰 경우, "즉시 단계 정지(IMMEDIATE STEP STOP)"의 경고 코드가 플래그되어야 한다. 추천 동작은 여전히 B 및 C 단계를 바이패스하는 것이다.
데이터베이스를 생성시키는 상이한 여러 동작이 도 14에 참조 번호(40)로 참조되는 플로우차트로 개략적으로 요약된다. A 내지 X로 표시되는 다수의 단계를 포함하는 전체 공정 중 A로 표시되는 제 1 처리 단계에 대한 동작의 시퀀스를 고려하기로 한다. 도 14로 돌아가서, 제 1 동작은 정확한 공정 파라미터를 선택하여 정상 조건에서 수행되는 처리가 이루어지는 동안 단계 A를 모니터링하고 그 전개를 설정하는 것이다(박스 41-A). 이들 선택된 공정 파라미터의 전개가 상기 공정을 원위치에서 실시간으로 관리하는데 참조로서 사용된다. "AB TECH" 공정과 같은 상기 특정 경우, 이들 선택 공정 파라미터는 적어도 도 4에 도시되는 4개의 신호 S1, S'1, S2 및 S'2를 포함한다. 다음으로, 정상 공정 조건에 대해 모든 가능한 공정 일탈이 확인되고, 상기 선택 공정 파라미터의 전개가 각각의 공정 일탈에 대해 설정된다(박스 42-A). 또한, 거부 기준을 포함하여 각 공정 일탈에 대한 분석 규칙이 정의되어 이러한 특정 상황의 특징을 기술한다(박스 43-A). 여러 가지 공정 파라미터가 사용되는 경우, 관리자는 동시에 이들 파라미터들을 병행 분석한다. 그 다음에, 특정 분석 알고리즘이 개발된다(박스 44-A). 실제로는 각 단계에 적응되는 알고리즘의 특정 세트가 존재한다. 이러한 알고리즘은 공정 엔지니어에 의해 개발되며 명백히 본 기술 분야의 당업자의 범위 내에 속한다. 취해질 경고 코드 및 추천 동작은 임의의 확인된 공정 일탈에 할당된다(박스 45-A). 마지막으로, 이러한 동작의 시퀀스가 전체 공정의 각 단계인 A 내지 X에 대해 수행된다. 이러한 데이터는 모두 바람직하게는 관리자(35)에게 위임(lodge)된 데이터베이스(박스 46) 내에 저장되며, 외부 데이터베이스의 사용도 또한 가능하다. 따라서, 데이터베이스는 정상 동작 조건 및 확인된 공정 일탈 조건에서의 공정 파라미터의 전개를 어드레싱하는 공정 파라미터에 관한 모든 관련 데이터를 포함한다. 마찬가지로, 데이터베이스는 분석 알고리즘의 형태로 공식화된 관련 거부 기준을 갖는 분석 규칙을 포함한다. 데이터베이스는 각 공정 일탈에 할당되는 취해질 경고 코드 및 동작을 추가로 포함한다. 상술한 절차는 명백히 유연성을 가지기 때문에, 데이터베이스는 웨이퍼 제조 공정 중 하나 또는 여러 가지 단계에 적합하게 변형될 수 있으며, 제조 라인의 하나 또는 여러 가지 툴에 적합하게 변형될 수 있다.
새로운 공정 플로우
새로운 공정 플로우는 도 15를 참조하여 기술되며, 참조 번호(47)로 표시된다. 따라서, 웨이퍼 제조 공정 중 임의의 처리 단계 및 임의의 툴에 적용할 수 있다. 소정의 처리 단계를 위해, 웨이퍼는 툴의 지정된 챔버 내에 로드된다(단계 48). 그 다음에, 컴퓨터(12)는 관리자(35)에게 단계 명칭을 다운로드한다. 그 다음, 웨이퍼의 처리(예를 들어, 에칭, 증착, 주입, ...)가 고려되는 단계에 대해 개시되며 이러한 특정 단계를 모니터링하는 EPD 제어기(및/또는 임의의 제어 장치)가 가동된다(단계 49). 동시에, 관리자(35)는 데이터베이스 내에 저장된 적절한 알고리즘을 적용하여 데이터베이스 내에 저장된 분석 규칙에 따라 EPD 제어기에 의해 발생되는 대응 신호를 분석함으로써 선택된 공정 파라미터의 분석을 시작한다(단계 50). 그 결과, 선택된 공정 파라미터의 전개가 영구적으로 분석된다. 선택된 공정 파라미터에 대한 임의의 표류가 발생하는 경우, 관리자(35)는 공정 엔지니어에 의해 설정되는 임의의 거부 기준이 충족되는지의 여부를 테스트한다(단계 51). 분석 알고리즘의 역할은 정상적인 공정에 대한 확인된 임의의 공정 일탈을 인식하는 것이다. 따라서, 분석 및 테스트는 원위치에서 실시간으로 수행된다. (예를 들어, 공정 일탈와 같은) 비정상 상태가 검출되는 경우, 적절한 동작이 즉시 취해질 수 있도록 관리자(35)는 경고 코드를 컴퓨터(12)에 제공한다(단계 52). 비정상 상태가 관리자(35)에 의해 검출되지 않은 경우, 고려되는 단계는 종료시까지 계속된다(단계 53). 그 다음에, 웨이퍼는 다음 단계로 진행하도록 준비된다(단계 54).
다음으로, "AB ETCH/AB STRIP" 공정에 적용되는 도 15의 새로운 공정 플로우(47)의 구현을 고려하기로 한다.
제 1 웨이퍼가 챔버(11-1) 내로 들어가는 경우, 단계의 명칭은 이미 컴퓨터(12)에 의해 관리자(35)로 전송되었으며, 선택 사양으로 이러한 정보의 일부는 그 내부에 소정의 지능 정보가 존재하는 경우 버스(18)를 통해 EPD 제어기로 전송될 수 있다. 단계 A 공정이 시작되면, EPD 제어기(14-1)도 동작을 시작하여 (단계의 명칭이 관리자(35)의 데이터베이스 내에 다운로드되는 즉시 선택되는) 특정 분석 알고리즘에 의해 즉시 처리되는 신호 S1, S'1, S2 및 S'2를 발생한다. 비정상 상태가 검출되는 경우, 확인된 공정 일탈에 따라 적절한 동작을 취하도록 대응 경고 코드가 컴퓨터(12)로 전송된다. 통상적인 동작은 나머지 단계 B 및 C를 바이패스하는 것이다. 그러나, 공정 일탈의 심각성에 따라, 공정 또는 툴 중 어느 하나가 정지될 수 있다. 비정상 상태가 검출되지 않는 경우, 웨이퍼는 단계 A가 종료될 때까지 처리된다.
그 다음에, 웨이퍼는 단계 B로 들어간다. 단계 B의 확인이 컴퓨터(12)에 의해 관리자(35)로 전송된다. 단계 B는 단계 A와는 달리 EPD 제어기(14-1)에 의해 모니터링되지 않으며, 지속 시간은 고정 시간으로 정해진다. 그러나, 관리자(35)는 (예를 들어, RF 셧다운과 같은) 발생할 수 있는 일반적인 고장의 발생과 관련된 신호와 같은 기타 다른 신호를 분석한다. 비정상 상태가 검출되지 않는 경우, 어떠한 경보도 플래그되지 않는다. 단계 B 공정의 종료시점에서, 웨이퍼는 단계 C로 들어간다. 단계 A를 참조하여 상술한 바와 같이, 단계 C 공정은 동일한 방법으로 수행된다. 다음에 챔버(11-1) 내에서 웨이퍼의 처리가 완료된다. 웨이퍼는 챔버(11-2)로 직접 이송되어 "AB STRIP" 공정을 수행한다.
웨이퍼의 정확한 처리를 위한 상기 단계의 시퀀스는 다음과 같이 개략적으로 요약될 수 있다.
1) 카세트로부터 웨이퍼를 언로드하여 챔버(11-1) 내에 웨이퍼를 로드한다.
2) 경보가 플래그되는 경우를 제외하고 "AB ETCH" 공정의 3단계인 단계 A 내지 C를 실행하고 순차적으로 "AB STRIP" 공정의 단일 단계 A를 실행한다. 이 경우, 때때로 공정 또는 툴이 정지될 수 있지만, 다음 단계들은 통상적으로 바이패스된다.
3) 툴로부터 웨이퍼를 언로드하여 카세트 내에 로드한다.
4) 적어도 하나의 비정상 상태가 검출되는 경우, 측정 유닛(17-2) 내에서 사후 처리 체크를 수행한다. 불량 웨이퍼를 거부용으로 퇴출시키거나 재작업한다.
5) 다음 단계로 진행한다.
또한, 웨이퍼를 카세트 내로/카세트로부터 로딩/언로딩하는 중간 단계는 설명의 단순화를 위해 기술되지 않았다.
도 16에 도시되는 플로우차트(55)는 도 6에 도시되는 플로우차트와의 관련 비교가 가능하다. 도 16으로부터 명백히 알 수 있는 바와 같이, TEOS SiO2층 두께는 챔버(11-2)로 전송되기 전에 측정 유닛(17-1) 내에서 체크될 필요가 없기 때문에, "AB ETCH/AB STRIP" 공정은 완전히 연속화(clusterize)될 수 있다(즉, 챔버(11-1) 및 챔버(11-2) 사이의 직접 이송도 가능하다). 그러나, 측정 유닛(17-2) 내의 샘플 웨이퍼 상에서 수행되었던 최종 측정 단계는 비정상 상태가 (일괄 처리 특성 표시(batch characterization)로) 검출되는 경우 계속 진행된다. 현재까지 이용할 수 있는 최신 기술의 공정 툴의 경우에도, 고장 웨이퍼는 "고장"으로 플래그되는 즉시 챔버로부터 추출될 수 없다. "AB ETCH/AB STRIP" 공정의 종료 시점에서, 모든 웨이퍼가 카세트 내로 로드되어 비정상 상태가 로트 중 단 하나의 웨이퍼 상에서 검출되는 경우, 측정 유닛(17-2) 내에서 체크가 수행되어 고장 웨이퍼를 확인해야 한다. 장래에는 고장 웨이퍼를 표시하기 위한 (예를 들어, 레이저와 같은) 표시 장치 또는 웨이퍼 식별 번호(identification number: ID)를 판독하는데 적합한 판독 장치가 공정 툴에 제공되어 고장 웨이퍼가 상술한 측정 단계를 수행하지 않고 용이하게 카세트 내에서 식별할 수 있다면, 웨이퍼를 분류하기 위한 이러한 측정 단계가 회피될 수 있다.
마지막으로, EPD 제어기(14-1) 및 EPD 제어기(14-2)를 통해 "AB ETCH/AB STRIP" 공정의 모든 공정 단계를 완전히 제어하는 관리자(35)는 우량 웨이퍼만이 완전히 처리되는 것을 보증한다. 또한, 이러한 기술은 완전한 연속화(즉, 원위치에서의) 제조 공정을 가능하게 한다. 그러나, 유감스럽게도, 고장 웨이퍼는 문제가 검출되었던 단계에서 식별될 수 없지만 상술한 바와 같이 카세트 내에서 우량 웨이퍼로 로드됨으로써, 우량 웨이퍼를 얻기 위해 분류를 필요로 한다.
본 발명에 따른 방법 및 장치는 완전히 연속화된 제조 공정을 가능하게 하여 반도체 제조 공정을 원위치에서 실시간으로 관리할 수 있다.

Claims (3)

  1. 동일한 배치(batch)의 웨이퍼에서 제조되는 반도체 웨이퍼 제조 공정의 소정의 단계를 원위치에서 실시간으로(real-time in-situ) 관리하기 위한 방법에 있어서,
    a) 상기 소정의 단계를 모니터링하기 위해 결정되는 적어도 하나의 공정 파라미터를 선택하는 단계; 및
    b) i) 정상 동작 조건 및 공정 엔지니어에 의해 확인되는 모든 공정 일탈 (deviation) 조건에서의 상기 선택된 공정 파라미터의 전 개;(evolution)
    ii) 각 공정 일탈에 대한 거부 기준(rejection criteria)을 포함하는 임 의의 상기 공정 일탈을 인식하기에 적합하며 공정 엔지니어에 의해 정의되는 분석 규칙을 나타내는 알고리즘; 및
    iii) 공정 일탈의 각 경우에 대한 경고 코드(alert code)
    를 구비한 데이터베이스를 설정하는 단계
    로 구성되는 예비 단계를 포함하고,
    상기 소정의 단계를 수행하기 위해
    c) i) 상기 제조 공정의 소정의 단계에서 웨이퍼를 처리하기 위한 적어도 하 나의 챔버를 갖는 툴;
    ii) 상기 툴의 물리적 공정 파라미터를 제어하기 위한 툴 컴퓨터;
    iii) 상기 소정의 단계를 위해 결정하는 적어도 하나의 선택된 공정 파 라미터를 모니터링하기 위한 적어도 하나의 모니터링 장비; 및
    iv) 상기 소정의 단계를 위해 공정 플로우를 관리(supervise)하도록 네트 워크를 통해 상기 컴퓨터, 상기 모니터링 장비 및 상기 데이터베이 스에 연결되는 관리자(supervisor)
    를 제공하는 단계;
    d) 툴 챔버 내에 웨이퍼를 도입하는 단계;
    e) 웨이퍼 처리를 시작하는 단계;
    f) 상기 소정의 단계 동안 일어날 수 있는 임의의 공정 일탈을 원위치에서 실시간으로 검출하도록 데이터베이스에 저장되는 대응 데이터와 비교하 기 위해 관리자에 의해 상기 선택된 공정 파라미터의 전개를 항구적으로 분석하는 단계; 및
    g) 공정 일탈이 검출되지 않는 경우에는 정상 종료시까지 웨이퍼 처리를 계 속하고 공정 일탈이 검출된 경우에는 검출된 공정 일탈에 대응하여 경고 코드로 정의되는 교정 동작을 취하는 단계
    를 추가로 포함하는 반도체 웨이퍼 제조 공정의 소정의 단계를 원위치에서 실시간으로 관리하는 방법.
  2. 소정의 공정에 따라 원위치에서 실시간으로 관리하는 능력을 갖는, 반도체 웨이퍼를 처리하기 위한 시스템에 있어서,
    a) 상기 웨이퍼 처리를 수행하기 위해 적어도 하나의 챔버를 갖는 툴;
    b) 상기 툴의 물리적 공정 파라미터를 제어하기 위한 컴퓨터;
    c) 툴 챔버 내에서 발생하는 공정의 적어도 하나의 선택된 공정 파라미터를 모니터링하기 위한 모니터링 장비;
    d) i) 정상 동작 조건 및 공정 엔지니어에 의해 확인되는 모든 공정 일탈 (deviation) 조건에서의 상기 선택된 공정 파라미터의 전개;
    ii) 각 공정 일탈에 대한 거부 기준(rejection criteria)을 포함하는 임 의의 상기 공정 일탈을 인식하기에 적합하며, 공정 엔지니어에 의해 정의되는 분석 규칙을 나타내는 알고리즘; 및
    iii) 공정 일탈의 각 경우에 대한 경고 코드
    를 포함하는 데이터베이스; 및
    e) 네트워크를 통해 상기 모니터링 장비, 컴퓨터 및 i) 현재 웨이퍼 처리 동 안 제어기에 의해 발생되는 데이터를 정상 동작 조건에 대한 임의의 공 정 일탈을 검출하도록 데이터베이스 내에 저장되는 대응 데이터와 비교 하고, ii) 경고 코드가 사용 가능하면 즉시 교정 동작을 취하기에 적합 한 데이터베이스에 연결되는 관리 수단(supervising means)
    을 포함하는 원위치에서 실시간으로 관리하는 능력을 갖는 반도체 웨이퍼 처리 시스템.
  3. 제2항에 있어서, 상기 모니터링 장비가 EPD 제어기인 원위치에서 실시간으로 관리하는 능력을 갖는 반도체 웨이퍼 처리 시스템.
KR1019980051213A 1997-12-30 1998-11-27 반도체 웨이퍼 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 장치 KR100274957B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP97480108.6 1997-12-30
EP97480108A EP0932195A1 (en) 1997-12-30 1997-12-30 Method and system for semiconductor wafer fabrication process real-time in-situ supervision

Publications (2)

Publication Number Publication Date
KR19990062619A KR19990062619A (ko) 1999-07-26
KR100274957B1 true KR100274957B1 (ko) 2000-12-15

Family

ID=8230060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051213A KR100274957B1 (ko) 1997-12-30 1998-11-27 반도체 웨이퍼 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 장치

Country Status (3)

Country Link
EP (1) EP0932195A1 (ko)
JP (1) JP3024760B2 (ko)
KR (1) KR100274957B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871112B1 (en) 2000-01-07 2005-03-22 Advanced Micro Devices, Inc. Method for requesting trace data reports from FDC semiconductor fabrication processes
EP1184724A1 (en) 2000-08-29 2002-03-06 Motorola, Inc. Electronic device for a lithography mask container and method using the same
US6895293B2 (en) * 2000-09-14 2005-05-17 Applied Materials, Inc. Fault detection and virtual sensor methods for tool fault monitoring
US7188142B2 (en) 2000-11-30 2007-03-06 Applied Materials, Inc. Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility
WO2002082534A2 (en) * 2001-04-06 2002-10-17 Advanced Micro Devices, Inc. Method and apparatus for incorporating in-situ sensors
US7698012B2 (en) 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US7160739B2 (en) 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
KR100456395B1 (ko) * 2002-04-01 2004-11-10 삼성전자주식회사 멀티쳄버설비의 쳄버별 공정데이터 모니터링방법
US7295954B2 (en) * 2002-09-26 2007-11-13 Lam Research Corporation Expert knowledge methods and systems for data analysis
WO2004046835A2 (en) 2002-11-15 2004-06-03 Applied Materials, Inc. Method, system and medium for controlling manufacture process having multivariate input parameters
JP2005057122A (ja) * 2003-08-06 2005-03-03 Renesas Technology Corp プラズマ発光強度による異常検出方法
US8078303B2 (en) * 2007-07-03 2011-12-13 Southwire Company Electronic supervisor
CN116387208B (zh) * 2023-06-02 2023-08-18 合肥喆塔科技有限公司 基于阈值管控的腔室匹配分析方法、系统、设备及介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571685A (en) * 1982-06-23 1986-02-18 Nec Corporation Production system for manufacturing semiconductor devices
JPH0616475B2 (ja) * 1987-04-03 1994-03-02 三菱電機株式会社 物品の製造システム及び物品の製造方法
JPH0480939A (ja) * 1990-07-24 1992-03-13 Hitachi Ltd 半導体集積回路装置の製造方法
US5483636A (en) * 1993-02-03 1996-01-09 Texas Instruments Incorporated Automated diagnosis using wafer tracking databases
US5511005A (en) * 1994-02-16 1996-04-23 Ade Corporation Wafer handling and processing system
US5625816A (en) * 1994-04-05 1997-04-29 Advanced Micro Devices, Inc. Method and system for generating product performance history
DE4446966A1 (de) * 1994-12-28 1996-07-04 Itt Ind Gmbh Deutsche Informationssystem zur Produktionskontrolle

Also Published As

Publication number Publication date
KR19990062619A (ko) 1999-07-26
JPH11283894A (ja) 1999-10-15
JP3024760B2 (ja) 2000-03-21
EP0932195A1 (en) 1999-07-28

Similar Documents

Publication Publication Date Title
US6363294B1 (en) Method and system for semiconductor wafer fabrication process real-time in-situ interactive supervision
KR100274957B1 (ko) 반도체 웨이퍼 제조 공정을 원위치에서 실시간으로 관리하기 위한 방법 및 장치
JP4833396B2 (ja) 主成分分析を用いてプロセスをモニタするための方法
US7463941B2 (en) Quality control system, quality control method, and method of lot-to-lot wafer processing
JP5028473B2 (ja) ウェハ均一性制御を用いた動的サンプリング測定法
JPH06151297A (ja) 光学エンドポイント検出を用いた全ウエハ臨界寸法監視処理による半導体ウエハ処理
JP2009531866A5 (ko)
US6365423B1 (en) Method of inspecting a depth of an opening of a dielectric material layer
US5740065A (en) Method for manufacturing semiconductor device
JP2002081917A (ja) 発光分光法による被処理材の膜厚測定方法及び装置とそれを用いた被処理材の処理方法及び装置
US6376261B1 (en) Method for varying nitride strip makeup process based on field oxide loss and defect count
JP7197816B2 (ja) 光電子デバイス製造支援装置
US6766215B1 (en) Method and apparatus for detecting necking over field/active transitions
US8492174B2 (en) Etch tool process indicator method and apparatus
US6643559B2 (en) Method for monitoring a semiconductor fabrication process for processing a substrate
US6774055B2 (en) In-line system having overlay accuracy measurement function and method for the same
US6797981B2 (en) Test wafer and method for producing the test wafer
US9953886B2 (en) Single-wafer real-time etch rate and uniformity predictor for plasma etch processes
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
JP2001118762A (ja) 半導体装置の製造方法および半導体装置の製造装置
KR100855496B1 (ko) 플라즈마 식각 공정의 종말점 검출 방법
KR100621622B1 (ko) 기판 처리 방법
Stefani et al. Diagnostic monitoring of photoresist ashing
KR100808799B1 (ko) 파티클 크기 측정용 표준시료 제작 방법
Okamoto et al. Wafer Inspection Technology for Submicron Devices

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
LAPS Lapse due to unpaid annual fee