KR100273468B1 - 대역확산 이동통신 시스템에서의 초기 모드 동기 장치의 구조 - Google Patents

대역확산 이동통신 시스템에서의 초기 모드 동기 장치의 구조 Download PDF

Info

Publication number
KR100273468B1
KR100273468B1 KR1019970071102A KR19970071102A KR100273468B1 KR 100273468 B1 KR100273468 B1 KR 100273468B1 KR 1019970071102 A KR1019970071102 A KR 1019970071102A KR 19970071102 A KR19970071102 A KR 19970071102A KR 100273468 B1 KR100273468 B1 KR 100273468B1
Authority
KR
South Korea
Prior art keywords
outputs
comparator
channel
channel module
code
Prior art date
Application number
KR1019970071102A
Other languages
English (en)
Other versions
KR19990051734A (ko
Inventor
오현서
최송인
한기철
김정환
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970071102A priority Critical patent/KR100273468B1/ko
Publication of KR19990051734A publication Critical patent/KR19990051734A/ko
Application granted granted Critical
Publication of KR100273468B1 publication Critical patent/KR100273468B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/7077Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/708Parallel implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/14Relay systems
    • H04B7/15Active relay systems
    • H04B7/204Multiple access
    • H04B7/216Code division or spread-spectrum multiple access [CDMA, SSMA]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/709Correlator structure
    • H04B1/7093Matched filter type
    • H04B2001/70935Matched filter type using a bank of matched fileters, e.g. Fast Hadamard Transform
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 대역확산 이동통신 시스템에서의 초기 코드 동기 장치의 구조에 관한 것이다. 초기 코드 동기란 송수신 의사잡음 코드를 일치시킴으로써 확산과 역확산이 정상적으로 이루어지도록 하는 과정을 뜻하며, 현재에는 상관기를 이용한 초기 코드 동기 방식을 사용하고 있다. 그러나 상관기를 이용하여 초기 코드 동기를 수행할 경우 하드웨어 구조는 간단하지만 평균 획득 시간이 많이 소요되는 문제점이 있다. 이러한 문제점을 해결하기 위하여 본 발명에서는 2개의 병렬 정합 필터를 이용하므로써 동기 시간을 감소시키고 열악한 이동통신 채널에서 폴스 알람(false alarm)을 개선할 수 있으며, 디지털 셀룰러, 개인 휴대 통신(PCS), IMT-2000 등과 같은 코드 분할 다중 접속 이동통신 시스템에 널리 적용될 수 있는 대역확산 이동통신 시스템에서의 초기 코드 장치의 구조가 제시된다.

Description

대역확산 이동통신 시스템에서의 초기 코드 동기 장치의 구조{A robust acquistion architecture for noncoherent systems}
본 발명은 대역확산 이동통신 시스템에서의 초기 코드 동기 장치의 구조에 관한 것으로, 특히 동기 획득 시간 및 이동통신 채널 환경에서 폴스 알람(false alarm)을 개선할 수 있는 대역확산 이동통신 시스템에서의 초기 코드 동기 장치의 구조에 관한 것이다.
코드 분할 다중 접속(Code Division Multiple Access ; 이하 CDMA라 함) 대역확산 방식을 사용하는 이동통신 시스템에서 초기 코드 동기란 송수신 의사잡음(Pseudo Noise ;이하 PN이라 함) 코드를 일치시킴으로써 확산과 역확산이 정상적으로 이루어지는 과정을 말한다. 현재에는 상관기를 이용하는 직렬 탐색(serial search) 초기 코드 동기 방식이 주로 이용되고 있으며, 동기 시간을 줄이기 위하여 두 개의 탐색 구간을 갖는 더블 드웰(double dwell) 방식과 병렬 상관기를 사용하는 방식이 있다. 그러나 이러한 방식은 하드웨어 구성을 매우 간단하지만 평균 획득 시간이 많이 소요되는 문제점이 있다.
정합 필터는 일반적으로 하드웨어가 복잡하여 단일 정합 필터를 사용하는 방식으로 이용되었는데, 이는 이동통신 채널 환경에서 폴스 알람(false alarm) 특성의 악화로 인해 실제 적용시 어려움이 있다.
따라서, 본 발명은 초기 코드 동기 장치에 2개의 병렬 정합 필터를 사용하여 초기 동기 시간 및 폴스 알람(false alarm)을 감소시킴으로써 통신 채널의 효율을 개선할 수 있는 대역확산 이동통신 시스템에서의 초기 코드 동기 장치의 구조를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 대역확산 이동통신 시스템에서의 초기 코드 동기 장치의 구조는 I 채널 수신 신호를 입력으로 하는 제 1 I 채널 모듈 및 Q 채널 수신신호를 입력으로 하는 제 1 Q 채널 모듈의 출력을 각각 제곱하는 제 1 및 제 2 제곱기와, 상기 제 1 및 제 2 제곱기의 출력을 더하는 제 1 덧셈기와, 상기 제 1 덧셈기의 출력을 설정된 에너지 임계값과 비교하는 비교기와, 상기 제 1 I 채널 모듈 및 제 1 Q 채널 모듈의 출력을 각각 입력으로 하는 제 2 I 채널 모듈 및 제 2 Q 채널 모듈과, 상기 제 2 I 채널 모듈 및 제 2 Q 채널 모듈의 출력을 각각 제곱하는 제 3 및 제 4 제곱기와, 상기 제 3 및 제 4 제곱기의 출력을 더하는 제 2 덧셈기와, 상기 제 2 덧셈기의 출력을 설정된 에너지 임계값과 비교하는 비교기와, 상기 제 1 비교기 및 제 2 비교기의 출력이 임계값보다 모두 작거나 어느 하나만 크면 검증용 코드 구동 신호를 발생하고, 상기 제 1 및 제 2 비교기의 출력이 모두 임계값보다 크면 동기 신호를 발생하는 논리 수단을 포함하여 구성되는 것을 특징으로 한다.
도 1은 일반적인 대역확산 통신 시스템 수신기의 블록도.
도 2는 대역확산 통신 시스템의 QPSK 수신기의 블록도.
도 3은 본 발명에 따른 병렬 정합 필터를 이용한 코드 동기 장치의 블록도.
도 4는 본 발명에 적용되는 디지털 정합 필터의 상세 구조도.
도 5는 본 발명에 적용되는 디지털 정합 필터 내의 자체 PN 코드 및 검증용 PN 코드 저장을 위한 레지스터의 구조도.
<도면의 주요 부분에 대한 부호 설명>
11 : 상관기 12 : PN 코드 발생기
13 : 복조기 14 : 복원된 데이터
201, 202 : 믹서 203 : 위상 천이기
204 : 자체 클럭 발생기 205, 206 : 저역 통과 필터
207. 208 : 아날로그/디지털 변환기 209 : 코드 동기 모듈
210, 211 : 비교기 212, 313 : 논리 수단
31, 32 : 정합 필터 301, 303 : I 채널 모듈
302, 304 : Q 채널 모듈 305, 306, 309, 310 : 제곱기
307, 311 : 덧셈기 308, 312 ; 비교기
41, 44 : 쉬프트 레지스터 43, 46 : PN 코드 저장 레제스터
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 일반적인 대역확산 통신 시스템 수신기의 블럭도이다.
안테나를 통하여 수신된 신호는 상관기(11)에서 PN 코드 발생기(12)의 PN 코드와 곱해진 후 복조기(13)를 통해 복원된 데이터(14)로 복원된다.
도 2는 대역확산 통신 시스템의 QPSK 수신기의 블록도로서, 본 발명에 다른 초기 코드 동기 장치를 이용한 수신기의 일 예를 설명하기 위해 도시하였다.
수신된 신호는 자체 클럭 발생기(204)의 출력과 믹싱되는데, 하나는 자체 클럭 발생기(204)의 출력과 제 1 믹서(201)에서 그대로 믹싱되어 제 1 저역 통과 필터(205)로 입력되고, 하나는 자체 클럭 발생기(204)의 출력을 위상 천이기(203)를 통해 90°위상 천이시킨 결과와 믹서(202)에서 믹싱되어 제 2 저역 통과 필터(206)로 입력된다. 저역 통과 필터(205 및 206)의 출력은 각각 제 1 아날로그/디지털 변환기(207) 및 제 2 아날로그/디지털 변환기(208)로 입력된다. 이렇게 하여 수신 신호는 I 채널 수신 신호 및 Q 채널 수신 신호로 분리된다. 이후 I 채널 및 Q 채널의 에너지를 계산하고 동기를 판단하기 위하여, 분리된 신호는 코드 동기 모듈(209)로 입력된다. 코드 동기 모듈(209) 내의 두 개의 병렬 정합 필터(도시되지 않음)를 사용하여 고속으로 동기 검출 신호를 출력한다.
도 3은 본 발명에 따른 병렬 정합 필터를 이용한 코드 동기 장치의 블록도로서, 도 2의 코드 동기 모듈(209)의 상세도를 나타낸다.
제 1 및 제 2 정합 필터(31 및 32)는 동일한 모듈로서, I 채널 모듈(301, 303)과 Q 채널 모듈(302, 304)로 구성되며 I 채널 및 Q 채널의 상호 상관을 계산하여 에너지 값을 출력한다. 즉, 제 1 정합 필터(31)로 입력된 I 채널 수신 신호 및 Q 채널 수신 신호는 제 1 I 채널 모듈(301)과 제 1 Q 채널 모듈(302)을 거쳐 제 2 정합 필터(32)의 제 2 I 채널 모듈(303)과 제 2 Q 채널 모듈(304)로 입력되고, 한편으로는 제 1 및 제 2 제곱기(305, 306)로 입력되고, 제 1 및 제 2 제곱기(305, 306)의 출력은 제 1 덧셈기(307)에서 더해진다. 또한 제 2 I 채널 모듈(303)과 제 2 Q 채널 모듈(304)의 출력은 각각 제 3 및 제 4 제곱기(309, 310)를 거쳐 제 2 덧셈기(311)에서 더해진다. 이후 제 1 및 제 2 덧셈기(307, 311)의 출력은 각각 제 1 및 제 2 비교기(308, 312)로 입력되어 계산된 에너지 값이 임계값보다 큰지를 판단한다. 제 1 및 제 2 비교기(308, 312)의 출력이 모두 임계값보다 작거나 어느 하나만 임계값보다 크면 즉, 제 1 및 제 2 비교기의 출력 중 어느 하나가 하이(high)이면 상대 정합 필터에 검증용 코드 구동 신호를 구동시켜 검증 과정을 수행한다.
그리고, 제 1 및 제 2 정합 필터(31, 32)가 모두 임계값보다 크면 즉, 제 1 및 제 2 비교기(308, 312)의 출력을 입력으로 하는 AND 논리수단(313)의 출력이 하이 상태 이면 동기가 검출되었다고 판단한다.
즉, 각각의 정합 필터(31 및 32)는 동기 획득 모드와 검증 모드로 구분되며, 동기 획득 모드에서는 수신 신호와 자체 PN 코드에 대해 상호 상관 값을 칩 단위로 계산하고 제곱하여 에너지 값을 얻는다. 이렇게 하여 계산된 에너지 값이 미리 설정된 에너지 임계값보다 큰지를 비교하여 두 정합 필터(31 및 32) 중 어느 하나의 정합 필터에서 동기가 검출되면 검증용 코드 구동 신호를 발생하여 상대방 정합 필터가 검증용 코드를 입력하여 동기 획득 동작을 반복한다. 두 정합 필터(31 및 32)가 모두 설정된 에너지 임계값보다 클 경우 동기가 검증되었다고 판단한다.
도 4는 본 발명에 적용되는 디지털 정합 필터의 상세 구조도로서, 도 3의 제 1 및 제 2 정합 필터(31 및 32)의 내부 구조를 나타낸다.
제 1 쉬프트 레지스터(41)로 입력된 4비트의 I 채널 수신 코드 시퀀스는 그값이 음인지 양인지에 따라 64개(S0 내지 S63)로 나누어진다. 제 1 쉬프트 레지스터(41)를 통해 64개(S0 내지 S63)로 나누어진 4비트의 I 채널 수신 신호는 자체 PN 코드 및 검증용 PN 코드를 저장하기 위한 제 1 PN 코드 저장용 레지스터(43)의 출력과 제 1 결합부(42)에서 곱해지고 더해진 결과를 출력한다. 제 2 쉬프트 레지스터(44)로 입력된 4비트의 Q 채널 수신 코드 시퀀스 또한 64개(S0 내지 S63)로 나누어진다. 제 2 쉬프트 레지스터(44)의 출력인 Q 채널 수신 신호는 제 2 PN 코드 저장용 레지스터(46)의 출력과 제 2 결합부(45)에서 곱해지고 더해진 결과를 출력한다.
도 5는 본 발명에 적용되는 디지털 정합 필터 내의 자체 PN 코드 및 검증용 PN 코드 저장을 위한 레지스터의 구조도로서, 도 4의 제 1 및 제 2 PN 코드 저장용 레지스터(43 및 44)를 나타낸다.
제 1 및 제 2 PN 코드 저장용 레지스터(도 4의 31 및 32)는 내부적으로 각각 64비트의 자체 PN 코드 레지스터(51)와 64비트의 검증용 PN 코드 레지스터(52)를 갖고 있으며, 각각의 레지스터(51 및 52)는 검증용 코드 구동 신호에 따라 코드를 선택하는 2:1 멀티플랙서(53)를 통해 64비트로 출력된다.
상술한 바와 같이, 본 발명에 따르면 코드 분할 다중 접속 대역 확산 방식을 이용하는 이동통신 시스템에서의 초기 동기신간과 폴스 알람(false alarm)을 줄이므로써 시스템의 초기 지연 시간을 감소시켜 통신 채널의 효율울 개선할 수 있으며, 이동 패킷 데이터 통신 또는 비동기식 코드 분할 다중 접속 이동통신에 용이하게 적용할 수 있는 탁월한 효과가 있다.

Claims (2)

  1. I 채널 수신 신호를 입력으로 하는 제 1 I 채널 모듈 및 Q 채널 수신신호를 입력으로 하는 제 1 Q 채널 모듈의 출력을 각각 제곱하는 제 1 및 제 2 제곱기와, 상기 제 1 및 제 2 제곱기의 출력을 더하는 제 1 덧셈기와, 상기 제 1 덧셈기의 출력을 설정된 에너지 임계값과 비교하는 비교기와, 상기 제 1 I 채널 모듈 및 제 1 Q 채널 모듈의 출력을 각각 입력으로 하는 제 2 I 채널 모듈 및 제 2 Q 채널 모듈과, 상기 제 2 I 채널 모듈 및 제 2 Q 채널 모듈의 출력을 각각 제곱하는 제 3 및 제 4 제곱기와, 상기 제 3 및 제 4 제곱기의 출력을 더하는 제 2 덧셈기와, 상기 제 2 덧셈기의 출력을 설정된 에너지 임계값과 비교하는 비교기와, 상기 제 1 비교기 및 제 2 비교기의 출력이 임계값보다 모두 작거나 어느 하나만 크면 검증용 코드 구동 신호를 발생하고, 상기 제 1 및 제 2 비교기의 출력이 모두 임계값보다 크면 동기 신호를 발생하는 논리 수단을 포함하여 구성되는 것을 특징으로 하는 대역확산 이동통신 시스템에서의 초기 코드 동기 장치의 구조.
  2. 제1항에 있어서, 상기 논리 수단은 앤드 게이트인 것을 특징으로 하는 대역확산 이동통신 시스템에서의 초기 코드 동기 장치의 구조.
KR1019970071102A 1997-12-19 1997-12-19 대역확산 이동통신 시스템에서의 초기 모드 동기 장치의 구조 KR100273468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071102A KR100273468B1 (ko) 1997-12-19 1997-12-19 대역확산 이동통신 시스템에서의 초기 모드 동기 장치의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071102A KR100273468B1 (ko) 1997-12-19 1997-12-19 대역확산 이동통신 시스템에서의 초기 모드 동기 장치의 구조

Publications (2)

Publication Number Publication Date
KR19990051734A KR19990051734A (ko) 1999-07-05
KR100273468B1 true KR100273468B1 (ko) 2000-12-15

Family

ID=19527952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071102A KR100273468B1 (ko) 1997-12-19 1997-12-19 대역확산 이동통신 시스템에서의 초기 모드 동기 장치의 구조

Country Status (1)

Country Link
KR (1) KR100273468B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525541B1 (ko) * 2000-12-04 2005-10-31 엘지전자 주식회사 통신시스템에서 위상 정보 추정 장치 및 방법
KR100393106B1 (ko) * 2000-12-19 2003-07-31 엘지전자 주식회사 코드 분할 다중 접속시스템의 수신기에서 초기 동기획득장치 및 방법

Also Published As

Publication number Publication date
KR19990051734A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US6038250A (en) Initial synchronization method and receiver for DS-CDMA inter base station asynchronous cellular system
JP3028800B2 (ja) Cdmaセルラシステム及びcdmaセルラシステムにおける拡散符号検出方法
EP1075089B1 (en) Correlation detector and communication apparatus
US5936999A (en) Receiver and method for generating spreading codes in a receiver
EP1048116B1 (en) PN sequence identifying device in CDMA communication system
KR20000009140A (ko) 확산대역 통신시스템의 초기 포착 및 프레임동기 장치 및 방법
EP2375575A1 (en) Wcdma step2 search
KR100361408B1 (ko) Cdma 통신을 위한 동기포착회로
US6954485B1 (en) CDMA baseband receiver capable of establishing synchronization with peripheral base stations
JP3852533B2 (ja) 初期捕捉回路
US6130906A (en) Parallel code matched filter
KR100273468B1 (ko) 대역확산 이동통신 시스템에서의 초기 모드 동기 장치의 구조
CN105049079A (zh) 一种基于平方相关的扩频码同步方法
JP2001223674A (ja) スペクトル拡散復調器
JP2778396B2 (ja) スペクトル拡散信号の受信機
US6850507B1 (en) Apparatus and method for acquiring PN sequence in multicarrier CDMA mobile communication system
KR20030080139A (ko) 코드분할 다중접속 시스템에서 초기동기 획득을 위한 탐색장치 및 방법
JP3030230B2 (ja) 拡散通信システムの受信装置
KR950004645B1 (ko) 병렬 부분상관기를 이용한 초기동기 장치
KR100317340B1 (ko) 분산 표본 포착을 이용한 고속 셀 탐색 방법 및 그를 위한장치
KR100350377B1 (ko) 이동통신 기지국 시스템에서 수신 데이타 동기 추적장치
JPH10112672A (ja) スペクトラム拡散通信用受信機
KR100713470B1 (ko) 다중 캐리어를 사용하는 통신 방식에서 초기 동기획득 장치
JPH11205190A (ja) マッチドフィルタおよびcdma受信機
KR100250497B1 (ko) 코드분할 다중접속 이동통신 시스템에서 신호 복조를 위한코드 추적 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140827

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160826

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 18

EXPY Expiration of term