KR100272160B1 - Capacitor Manufacturing Method of Semiconductor Device - Google Patents
Capacitor Manufacturing Method of Semiconductor DeviceInfo
- Publication number
- KR100272160B1 KR100272160B1 KR1019960015581A KR19960015581A KR100272160B1 KR 100272160 B1 KR100272160 B1 KR 100272160B1 KR 1019960015581 A KR1019960015581 A KR 1019960015581A KR 19960015581 A KR19960015581 A KR 19960015581A KR 100272160 B1 KR100272160 B1 KR 100272160B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- capacitor
- flushing
- source gas
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Ta2O5막을 이용한 반도체 장치의 커패시터 제조 방법에 관하여 개시한다. 본 발명에서는 하부 전극 위에 소정의 두께를 가지는 유전막을 형성하는 단계를 포함하는 반도체 장치의 커패시터 제조 방법에 있어서, 상기 유전막을 형성하기 위하여 상기 하부 전극상에 Ta2O5를 증착하여 제1 Ta2O5막을 형성하고, 인-시튜(in situ)로 200 ~ 600℃의 온도하에서 상기 제1 Ta2O5막상에 충분한 양의 O2를 흘려주어 O2플러싱(flushing)을 행함으로써 균일한 두께를 가지는 초기 Ta2O5막을 형성하고, 상기 초기 Ta2O5막이 형성된 결과물상에 Ta2O5를 증착하여 제2 Ta2O5막을 형성한다.A capacitor manufacturing method of a semiconductor device using a Ta 2 O 5 film is disclosed. In the present invention, in the method of manufacturing a capacitor of a semiconductor device comprising the step of forming a dielectric film having a predetermined thickness on the lower electrode, in order to form the dielectric film by depositing Ta 2 O 5 on the lower electrode 1 Ta 2 O 5 film is formed, in-situ (in situ) with a uniform thickness by performing the first 1 Ta 2 O 5 film flowing given O 2 flushing (flushing) a sufficient amount of O 2 to a temperature of 200 ~ 600 ℃ forming initial Ta 2 O 5 film having a, and formed by depositing a Ta 2 O 5 on the Ta 2 O 5 film is initially formed resultant film of claim 2 Ta 2 O 5.
Description
제1도는 반도체 장치의 커패시터에서 유전막으로서 Ta2O5막을 사용한 경우에 웨이퍼의 각 위치에 따른 Ta2O5막질의 두께 분포를 나타낸 도면이다.A diagram showing the thickness distribution of the Ta 2 O 5 film quality in accordance with each position of the wafer in the case of using 1 Ta 2 O 5 as a dielectric in a capacitor of a semiconductor device to stop turning.
제2도 내지 제4도는 본 발명에 따른 반도체 장치의 커패시터 제조 방법을 설명하기 위한 단면도들이다.2 to 4 are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the present invention.
본 발명은 반도체 장치의 커패시터 제조 방법에 관한 것으로, 특히 Ta2O5로 이루어지는 고유전막을 갖는 커패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor manufacturing method of a semiconductor device, and more particularly, to a capacitor manufacturing method having a high dielectric film made of Ta 2 O 5 .
DRAM(Dynamic Random Access Memory) 소자의 집적도가 증가함에 따라 셀(Cell) 면적이 감소되고, 동작 전압이 저전압화되고 있다. 따라서, 동일한 면적 내에서 셀 커패시턴스를 증가시킬 필요가 있다. DRAM 구성 소자의 하나인 커패시터에 있어서, 충분한 셀 커패시턴스를 확보하기 위한 연구는 크게 구분하여 두가지 방향으로 진행되어왔다. 그 한가지는 유전막의 박막화, 유효 표면적의 증대 등의 구조적인 연구이고, 다른 하나는 기존의 실리콘 산화물 유전막을 ONO(nitride-Oxide-Nitride) 3층막이나 고유전막으로 교체하려는 재료적인 연구이다.As the integration degree of DRAM (Dynamic Random Access Memory) devices increases, the cell area decreases, and the operating voltage decreases. Therefore, there is a need to increase cell capacitance within the same area. In the capacitor, which is one of the DRAM components, researches to secure sufficient cell capacitance have been largely divided in two directions. One of them is structural studies such as thinning of dielectric films and increasing effective surface area, and the other is a material study to replace an existing silicon oxide dielectric film with a nitride-oxide-nitride (ONO) 3 layer film or a high dielectric film.
종래에는 커패시터의 유전막 형성 물질로서 이산화실리콘(SiO2), 실리콘 나이트라이드(Si3N4) 및 이들의 조합인 ONO(SiO2/Si3N4/SiO2) 또는 NO(Si3N4/SiO2)를 사용하여 왔다.Conventionally, as a dielectric film forming material of a capacitor, silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ) and a combination thereof ONO (SiO 2 / Si 3 N 4 / SiO 2 ) or NO (Si 3 N 4 / SiO 2 ) has been used.
그러나, 이산화실리콘이 약 3.8이고, 실리콘 나이트라이드의 경우 약 7.8로 매우 작기 때문에, 상기 물질로 유전막을 형성하는 경우에는 충분한 커패시턴스를 확보하기 위하여 복잡한 구조를 가지는 커패시터를 형성하거나, 유전막의 두께를 한계 이하로 얇게 형성해야 한다.However, since silicon dioxide is about 3.8 and silicon nitride is very small, about 7.8, in the case of forming a dielectric film with the material, a capacitor having a complicated structure or a thickness of the dielectric film is limited in order to secure sufficient capacitance. It should be formed thin below.
반도체 메모리 소자에 적용하기 위한 고유전막으로서는 Ta2O5, Y2O3, HfO2등의 산화물이 보고되고 있다. 그 중에서도 유전 상수와 재료 자체의 열역학적 안정성 등으로 인해 Ta2O5가 현재 가장 유망한 재료로 보고되어지고 있다.Oxides such as Ta 2 O 5 , Y 2 O 3 , HfO 2 and the like have been reported as high dielectric films for use in semiconductor memory devices. Among them, Ta 2 O 5 is currently reported as the most promising material due to the dielectric constant and the thermodynamic stability of the material itself.
그러나, Ta2O5막을 실제 메모리 소자에 적용하는 데에는 몇가지 문제점이 있다. 그중 하나는 누설 전류가 크다는 것이다. Ta2O5막을 통한 누설 전류 발생을 억제하기 위하여는 균일한 두께를 가지는 Ta2O5막을 형성할 필요가 있다.However, there are some problems in applying the Ta 2 O 5 film to the actual memory device. One of them is the large leakage current. In order to suppress the leakage current caused by Ta 2 O 5 film, it is necessary to form Ta 2 O 5 film having a uniform thickness.
따라서, 본 발명의 목적은 커패시터의 유전막으로 사용되는 Ta2O5막의 두께 균일도를 향상시킬 수 있는 반도체 장치의 커패시터 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor device capable of improving the thickness uniformity of a Ta 2 O 5 film used as a dielectric film of a capacitor.
본 발명의 다른 목적은 유전막을 통한 누설 전류 발생을 억제할 수 있는 반도체 장치의 커패시터 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor device capable of suppressing leakage current generation through a dielectric film.
상기 목적을 달성하기 위하여 본 발명은, 하부 전극 위에 소정의 두께를 가지는 유전막을 형성하는 단계를 포함하는 반도체 장치의 커패시터 제조 방법에 있어서, 상기 유전막을 형성하는 단계는 상기 하부 전극상에 Ta2O5를 증착하여 제1 Ta2O5막을 형성하는 제1 단계와, 상기 제1 단계와 인-시튜(in situ)로 200 ~ 600℃의 온도하에서 상기 제1 Ta2O5막상에 충분한 양의 O2를 흘려주어 O2플러싱(flushing)을 행함으로써 균일한 두께를 가지는 초기 Ta2O5막을 형성하는 제2 단계와, 상기 초기 Ta2O5막이 형성된 결과물상에 Ta2O5를 증착하여 제2 Ta2O5막을 형성하는 제3 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a capacitor manufacturing method of a semiconductor device comprising the step of forming a dielectric film having a predetermined thickness on the lower electrode, the step of forming the dielectric film is Ta 2 O on the lower electrode a first step depositing a 5 to form the first Ta 2 O 5 film, and the first step and in-sufficient amount of the claim 1, Ta 2 O 5 film at a temperature of 200 ~ 600 ℃ in situ (in situ) and initial Ta 2 O 5 a second step of forming a film given under flowing O 2 having a uniform thickness by performing the O 2 flushing (flushing), by depositing a Ta 2 O 5 on the initial Ta 2 O 5 film has been formed results And a third step of forming a second Ta 2 O 5 film.
바람직하게는, 본 발명에 따른 반도체 장치의 커패시터 제조 방법에서는 상기 유전막이 얻어질 때까지 상기 제2 단계의 인-시튜 O2플러싱 단계 및 상기 제3 단계의 Ta2O5증착 단계를 소정 횟수 만큼 반복한다.Preferably, in the capacitor manufacturing method of the semiconductor device according to the present invention, the in-situ O 2 flushing step of the second step and the Ta 2 O 5 deposition step of the third step are performed a predetermined number of times until the dielectric film is obtained. Repeat.
상기 제1 단계에서 상기 제1 Ta2O5막을 1 ~ 500Å의 두께로 형성한다.In the first step, the first Ta 2 O 5 film is formed to a thickness of 1 to 500 kPa.
상기 제2 단계에서 O2플러싱을 위하여 N2O 및 O3로 이루어지는 군에서 선택되는 적어도 하나의 소스 가스를 공급한다.In the second step, at least one source gas selected from the group consisting of N 2 O and O 3 is supplied for O 2 flushing.
상기 제2 단계는 상기 소스 가스를 활성화시키기 위하여 상기 소스 가스의 공급시 상기 소스 가스에 UV(ultraviolet)광을 인가하거나, 또는 상기 소스 가스를 플라즈마 상태로 공급한다.In the second step, UV (ultraviolet) light is applied to the source gas when the source gas is supplied to activate the source gas, or the source gas is supplied in a plasma state.
본 발명에 의하면, 반도체 장치의 커패시터 유전막으로 사용되는 Ta2O5막을 균일한 두께로 증착할 수 있고, 또한, 초기 Ta2O5막 증착 후 인-시튜(in-situ) O2플러싱(flushing) 단계를 거침으로써, Ta2O5막 내에서 양론적으로 언밸런스 상태인 TaO 화합물의 함량이 감소된다. 따라서, 유전막을 통한 누설 전류 발생을 억제할 수 있다.According to the present invention, a Ta 2 O 5 film used as a capacitor dielectric film of a semiconductor device can be deposited to a uniform thickness, and in-situ O 2 flushing after initial Ta 2 O 5 film deposition. By step), the content of TaO compound which is in a positively unbalanced state in the Ta 2 O 5 film is reduced. Therefore, leakage current generation through the dielectric film can be suppressed.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
Ta2O5는 박막을 형성한 경우에도 22 ~ 25 정도의 높은 유전율을 나타내므로 고집적 메모리 소자에 필요한 유전 물질로 사용하기 위한 연구가 많이 이루어지고 있다. Ta2O5막은 CVD(Chemical Vapor Deposition)에 의한 성막이 가능하다. CVD에 의한 Ta2O5막 형성 방법으로슨 CVD, 광 CVD 등 다양한 성막법이 제안되고 있다.Ta 2 O 5 has a high dielectric constant of about 22 to 25 even when a thin film is formed, and many studies have been made to use it as a dielectric material for high density memory devices. The Ta 2 O 5 film can be formed by chemical vapor deposition (CVD). As a Ta 2 O 5 film formation method by CVD, various deposition methods such as CVD and light CVD have been proposed.
현재 Ta2O5박막을 증착시키는 CVD 방법으로는 액체나 고체의 유기 금속 화합물을 이용하에 증착하는 방법이 사용되고 있다. 현재까지 보고된 유기 금속 화합물로는 Ta(OC2H5)5, Ta(OCH3)5, TaCl5, β-디케토네이트 등이 있다. Ta(OCH3)5의 경우에는 증기압이 높으나 고체 형태로서 다루기가 어렵고, 탄소 성분에 의한 오염이 심해서 잘 쓰이지 않는다. Ta(OC2H5)5는 비교적 증기압도 높고 액체 형태이므로 다루기가 쉬워서 현재 가장 널리 쓰이고 있다. β-디케토네이트류의 화합물은 현재 새로운 Ta2O5공급원으로서, 그 합성에 대한 연구가 한창 진행중이며, 아직 상업적으로 실용화되지는 못하고 있다. TaCl5의 경우에는, 탄소 성분에 의한 오염은 방지할 수 있으나, 증기압이 낮아 증착에너지를 낮추기 위한 플라즈마 CVD 또는 광 CVD 시스템을 필요로 한다.Currently, as a CVD method for depositing a Ta 2 O 5 thin film, a method of depositing a liquid or solid organometallic compound is used. Organometallic compounds reported to date include Ta (OC 2 H 5 ) 5 , Ta (OCH 3 ) 5 , TaCl 5 , β-diketonate, and the like. In the case of Ta (OCH 3 ) 5 , the vapor pressure is high, but it is difficult to handle as a solid form, and the contamination by the carbon component is severe, so it is not used well. Ta (OC 2 H 5 ) 5 is the most widely used because of its relatively high vapor pressure and liquid form, making it easy to handle. Compounds of β-diketonates are currently a new source of Ta 2 O 5 , and their synthesis is in full swing, and is not yet commercially available. In the case of TaCl 5 , contamination by carbon components can be prevented, but a low vapor pressure requires a plasma CVD or optical CVD system for lowering deposition energy.
Ta2O5박막은 SiO2, Si3N4박막에 비해 유전율은 높으나 누설 전류 밀도가 높고, 절연 파괴 강도가 낮아 DRAM의 커패시터 재료로서는 실용화되지 못하고 있다. 이에 따라, 성막 상태의 Ta2O5박막이 전극에 의해 환원되어 전기적 특성이 열화되는 것을 억제하기 위하여, 전극 재료를 변화시킴으로써 Ta2O5박막의 전기적 특성을 향상시키고 있다.Ta 2 O 5 thin films have a higher dielectric constant than SiO 2 and Si 3 N 4 thin films, but have high leakage current density and low dielectric breakdown strength. Accordingly, in order to suppress that the Ta 2 O 5 thin film in the film-forming state is reduced by the electrode and the electrical properties deteriorate, the electrical properties of the Ta 2 O 5 thin film are improved by changing the electrode material.
현재의 공정에서는, 하부 전극으로서 다결정 실리콘을 사용하고 있다. 이 경우에는 Ta2O5막 내의 산소 결핍(Oxygen Vacancy)에 의하여 Ta2O5막에서 누설 전류가 발생될 수 있으며, 이 누설 전류를 감소시키기 위한 한가지 방법으로서 Ta2O5증착 후 엑스-시튜(ex-situ)로 UV-O3어닐링을 실시하고 있다.In the current process, polycrystalline silicon is used as the lower electrode. In this case, the Ta 2 O by the lack of oxygen (Oxygen Vacancy) in 5 film may be a leakage current occurs in Ta 2 O 5 film, as one method for reducing the leakage current Ta 2 O 5 after depositing X-situ UV-O 3 annealing is performed by ex-situ.
그러나, UV-O3어닐링에 의한 Ta2O5막 내의 산소 보충 방법에서는 산소 보충 범위가 Ta2O5막의 특정 깊이 만큼만 진행되어 그 깊이 아래의 Ta2O5막에서의 산소 결핍은 여전히 누설 전류 발생의 주 원인이 되고 있다.However, UV-O 3 anneal Ta 2 O in oxygen replacement method in a five layer oxygen deficiency in the oxygen supplement range Ta 2 O 5 film advances certain depth only as Ta 2 O 5 film below its depth according to still leak current It is the main cause of occurrence.
이와 같은 문제를 해결하기 위하여 종래에는 Ta2O5막 증착을 1회 증착시마다 10Å ~ 500Å의 두께로 하여 Ta2O5막 증착 및 어닐링 단계를 수 회에 걸쳐서 반복하는 방법을 사용하였다.In order to solve such a problem, conventionally, a Ta 2 O 5 film deposition has a thickness of 10 kPa to 500 kPa every one deposition, and a method of repeating the Ta 2 O 5 film deposition and annealing step several times has been used.
제1도는 반도체 장치의 커패시터에서 유전막으로서 Ta2O5막을 2회의 증착 공정에 의하여 형성한 경우에 웨이퍼의 각 위치에 따른 Ta2O5막의 두께 분포를 나타낸 것이다.First it shows the Ta 2 O 5 film thickness distribution corresponding to each position of the wafer when the film is formed by Ta 2 O 5 for two times of the deposition process as a dielectric film in a capacitor of a semiconductor device 1 to turn.
제1도에 있어서, (a)는 Ta2O5막의 초기 증착 단계로서, 6인치 웨이퍼상에 Ta2O5막을 증착한 결과이다. 웨이퍼사에서 각 위치에 따른 Ta2O5막의 두께 균일도를 살펴보면, 웨이퍼의 좌측이 다른 부분에 비하여 약 10Å 정도 더 두껍게 증착되어 있다. 이와 같이, 웨이퍼 내에서 Ta2O5막의 두께가 불균일한 현상은 Ta2O5막의 증착 속도가 빠르기 때문이다. Ta2O5막의 증착 속도가 빠르면 Ta2O5가 충분히 표면 이동되어, 안정된 Ta2O5화합물이 형성되기 전에 양론적으로 언밸런스 상태로 존재하는 TaO 화합물 위에 계속해서 반응 생성물이 증착된다. Ta2O5막의 두께가 불균일한 또 다른 이유는 하부 전극과의 계면에서의 결합 상태가 불안정하기 때문이다.In the first Figure, (a) shows the result of an initial deposition stage Ta 2 O 5 film, depositing Ta 2 O 5 film on a 6-inch wafer. Looking at the thickness uniformity of the Ta 2 O 5 film according to each position in the wafer company, the left side of the wafer is deposited about 10 mm thicker than the other parts. As such, the phenomenon that the thickness of the Ta 2 O 5 film is nonuniform in the wafer is because the deposition rate of the Ta 2 O 5 film is fast. The fast deposition rate of the Ta 2 O 5 film allows the surface of the Ta 2 O 5 to be sufficiently surface-shifted, thereby continuously depositing the reaction product on the TaO compound which is present in a stoichiometrically unbalanced state before a stable Ta 2 O 5 compound is formed. Another reason for the non-uniform thickness of the Ta 2 O 5 film is that the bonding state at the interface with the lower electrode is unstable.
제1도에 있어서 (b)는 상기 (a)에서와 같이 증착된 Ta2O5막 위에 다시 Ta2O5막을 증착한 결과이다. 제1도의 (b)에서 알 수 있는 바와 같이, 두번째로 증착된 Ta2O5막의 두께는 추기에 증착된 Ta2O5막과는 달리 균일한 두께 분포를 나타내고 있다. 따라서, 초기에 증착된 Ta2O5막이 균일한 두께로 형성된다면 그 위에 증착되는 Ta2O5막의 두께도 균일하게 형성되어 전체 Ta2O5막의 총 두께 균일도가 향상될 수 있음을 알 수 있다.In the first view (b) shows the result of the deposition of Ta 2 O again, Ta 2 O 5 film deposited on the membrane 5 as in the above (a). As can be seen from (b) of FIG. 1, the thickness of the Ta 2 O 5 film deposited secondly shows a uniform thickness distribution unlike the Ta 2 O 5 film deposited additionally. Therefore, if the Ta 2 O 5 film deposited initially is formed to have a uniform thickness, it can be seen that the thickness of the Ta 2 O 5 film deposited thereon is also uniformly formed, thereby improving the total thickness uniformity of the entire Ta 2 O 5 film. .
본 발명에서는 커패시터의 유전막으로 사용되는 Ta2O5막을 2회 이상의 증착 단계에 걸쳐서 형성하고, 이 때 Ta2O5막의 초기 증착 단계후 O2풀러싱(flushing)을 인-니튜(in-situ)로 행함으로써, 초기 증착된 Ta2O5막의 두께 균일도가 현저하게 향상되는 것을 확인하였다.In the present invention, a Ta 2 O 5 film used as a dielectric film of a capacitor is formed over two or more deposition steps, wherein O 2 flushing is performed in-situ after the initial deposition step of the Ta 2 O 5 film. It was confirmed that the thickness uniformity of the initially deposited Ta 2 O 5 film was remarkably improved.
제2도 내지 제4도는 본 발명에 따른 반도체 장치의 커패시터 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.2 through 4 are cross-sectional views illustrating a process of manufacturing a capacitor of a semiconductor device according to the present invention, according to a process sequence.
제2도를 참조하면, 폴리실리콘으로 이루어지는 하부 전극(도시 생략)이 형성된 반도체 기판(10)상에 LPCVD(Low Pressure Chemical Vapor Deposition) 방법으로 제1 Ta2O5막(14)을 소정의 두께, 바람직하게는 1 ~ 500Å의 두께, 더욱 바람직하게는 10 ~ 50Å의 두께로 형성한다.Referring to FIG. 2, the first Ta 2 O 5 film 14 is formed on a semiconductor substrate 10 on which a lower electrode (not shown) made of polysilicon is formed by a low pressure chemical vapor deposition (LPCVD) method. Preferably, the thickness is 1 to 500 kPa, more preferably 10 to 50 kPa.
상기 제1 Ta2O5막(14) 형성시, 상기 하부 전극과의 게면에서의 결합 상태가 불안정하게 된다. 또한, Ta2O5의 증착 속도가 빠르기 때문에 반응 물질들의 충분한 표면 이동이 일어나기 전에 후속 증착이 계속적으로 이루어진다. 따라서, 상기 제1 Ta2O5막(14) 내에는 양론적으로 언밸런스(unbalance) 상태에 있는 TaO 화합물이 다량 함유된다. 그 결과, 상기 제1 Ta2O5막(14)은 그 두께가 제2도에 도시한 바와 같이 균일하지 않게 형성될 수 있다.When the first Ta 2 O 5 film 14 is formed, the bonding state at the surface with the lower electrode becomes unstable. In addition, due to the high deposition rate of Ta 2 O 5 , subsequent deposition continues before sufficient surface movement of the reactants occurs. Accordingly, the first Ta 2 O 5 film 14 contains a large amount of TaO compound in a stoichiometric unbalanced state. As a result, the first Ta 2 O 5 film 14 may be formed so that its thickness is not uniform as shown in FIG.
제3도를 참조하면, 상기 제1 Ta2O5막(14) 형성 단계와 인-시튜(in-situ)로 200 ~ 600℃의 온도하에서 상기 제1 Ta2O5막(14)상에 충분한 양의 O2를 흘려주어 O2플러싱(flushing)을 행한다. 상기 O2플러싱을 위하여 N2O 또는 O3, 또는 이들의 혼합 가스로 이루어지는 소스 가스를 공급한다.Referring to FIG. 3, the first Ta 2 O 5 film 14 is formed and in-situ on the first Ta 2 O 5 film 14 at a temperature of 200 to 600 ° C. A sufficient amount of O 2 is flowed to perform O 2 flushing. For the O 2 flushing, a source gas consisting of N 2 O or O 3 , or a mixed gas thereof is supplied.
상기 소스 가스 공급시, 상기 소스 가스를 활성화시키기 위하여 상기 소스 가스에 UV(ultravoilet)광을 인가하거나, 상기 소스 가스를 플라즈마 상태로 공급한다.When the source gas is supplied, UV (ultravoilet) light is applied to the source gas to activate the source gas, or the source gas is supplied in a plasma state.
상기 O2플러싱 단계를 거침으로써, 상기 제1 Ta2O5막(14) 내에 존재하였던 양론적으로 언밸런스 상태에 있는 TaO 화합물이 적절한 반응에 의하여 Ta2O5로 변환되고, 균일한 두께를 가지는 초기 Ta2O5막(14A)이 얻어지게 된다. 상기 초기 Ta2O5막(14A) 내에는 양론적으로 언밸런스 상태에 있는 TaO 화합물의 함량이 현저히 감소되어 상기 초기 Ta2O5막(14A) 내의 불순물 함량이 감소된다.By going through the O 2 flushing step, the positively unbalanced TaO compound that was present in the first Ta 2 O 5 film 14 is converted into Ta 2 O 5 by an appropriate reaction and has a uniform thickness. An initial Ta 2 O 5 film 14A is obtained. In the initial Ta 2 O 5 film 14A, the content of TaO compounds in a stoichiometrically unbalanced state is significantly reduced, thereby reducing the impurity content in the initial Ta 2 O 5 film 14A.
제4도를 참조하면, 상기 제1 Ta2O5막(14) 형성 방법과 동일한 방법으로 상기 초기 Ta2O5막(14A)상에 제2 Ta2O5막(18)을 소정의 두께로 형성한다. 상기 제2 Ta2O5막(18)은 제1도를 참조하여 설명한 바와 같이 균일한 두께로 형성된다.4 Referring to FIG., The first 1 Ta 2 O 5 film (14) of claim 2 Ta 2 O 5 film 18 to a predetermined thickness by the same method as the method for forming on the initial Ta 2 O 5 film (14A) To form. The second Ta 2 O 5 film 18 is formed to have a uniform thickness as described with reference to FIG.
원하는 두께를 가지는 유전막이 얻어질 때까지 상기 제2 Ta2O5막(18)이 형성된 결과물에 대하여 상기 인-시튜 O2플러싱 단계 및 Ta2O5증착 단계를 반복하여, 다단계 증착에 의하여 균일한 두께로 형성된 Ta2O5막으로 이루어지는 유전막을 형성한다.The in-situ O 2 flushing step and the Ta 2 O 5 deposition step are repeated on the resultant product on which the second Ta 2 O 5 film 18 is formed until a dielectric film having a desired thickness is obtained, thereby making it uniform by multi-step deposition. A dielectric film made of a Ta 2 O 5 film formed to one thickness is formed.
그 후, 상기 유전막 위에 CVD 방법에 TiN막을 형성하여 상부 전극(도시 생략)을 형성함으로써 커패시터를 완성한다.Thereafter, a TiN film is formed on the dielectric film by a CVD method to form an upper electrode (not shown) to complete the capacitor.
상기한 바와 같이, 본 발명에 의하면 반도체 장치의 커패시터 유전막으로서 사용되는 Ta2O5막을 다단계로 증착하고, 각 Ta2O5막 증착 단계 후 인-시튜로 O2플러싱을 행함으로써 Ta2O5유전막을 균일한 두께로 형성할 수 있는 효과를 얻을 수 있다. 동시에, Ta2O5막 내에서 양론적으로 언밸런스 상태에 있는 TaO의 양이 감소되어 유전막 내에서 불순물이 감소될 수 있는 효과가 있다. 이들 효과에 의하여 커패시터에서 유전막을 통한 누설 전류 발생을 억제할 수 있다.As described above, according to the present invention, a Ta 2 O 5 film used as a capacitor dielectric film of a semiconductor device is deposited in multiple steps, and Ta 2 O 5 is performed by O 2 flushing in-situ after each Ta 2 O 5 film deposition step. The effect of forming the dielectric film with a uniform thickness can be obtained. At the same time, there is an effect that the amount of TaO in the Ta 2 O 5 film is unproportionately unbalanced, thereby reducing impurities in the dielectric film. These effects can suppress the occurrence of leakage current through the dielectric film in the capacitor.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.The present invention has been described in detail with reference to specific embodiments, but the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is possible.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015581A KR100272160B1 (en) | 1996-05-11 | 1996-05-11 | Capacitor Manufacturing Method of Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015581A KR100272160B1 (en) | 1996-05-11 | 1996-05-11 | Capacitor Manufacturing Method of Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077648A KR970077648A (en) | 1997-12-12 |
| KR100272160B1 true KR100272160B1 (en) | 2000-11-15 |
Family
ID=66219985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015581A KR100272160B1 (en) | 1996-05-11 | 1996-05-11 | Capacitor Manufacturing Method of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272160B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361544B2 (en) | 2005-12-27 | 2008-04-22 | Hynix Semiconductor Inc. | Method for fabricating capacitor in semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343134B1 (en) * | 1998-07-09 | 2002-10-25 | 삼성전자 주식회사 | Method for forming a dielectric film |
| KR100382742B1 (en) * | 2002-04-19 | 2003-05-09 | 삼성전자주식회사 | Method for forming capacitor of semiconductor device |
| KR100902103B1 (en) * | 2007-05-14 | 2009-06-09 | 주식회사 하이닉스반도체 | Method for fabricating capacitor and memthod for fabricating semiconductor device comprising the capacitor |
-
1996
- 1996-05-11 KR KR1019960015581A patent/KR100272160B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361544B2 (en) | 2005-12-27 | 2008-04-22 | Hynix Semiconductor Inc. | Method for fabricating capacitor in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077648A (en) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863667B2 (en) | Zirconium titanium oxide films | |
| US6544875B1 (en) | Chemical vapor deposition of silicate high dielectric constant materials | |
| KR100591508B1 (en) | Atomic layer deposition of oxide film | |
| KR0162165B1 (en) | Method of manufacturing silicon nitride film | |
| EP1042529B1 (en) | Method for selectively depositing bismuth based ferroelectric films | |
| US20060128127A1 (en) | Method of depositing a metal compound layer and apparatus for depositing a metal compound layer | |
| JP3914362B2 (en) | Capacitor manufacturing method provided with tantalum oxide film | |
| KR100507860B1 (en) | Capacitor having oxidation barrier and method for fabricating the same | |
| KR20000013090A (en) | Capacitor of semiconductor device and fabricating method of the same | |
| KR100390938B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100272160B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| US20050287740A1 (en) | System and method of forming a split-gate flash memory cell | |
| US7259059B2 (en) | Method for forming capacitor of semiconductor device | |
| KR20010088207A (en) | Method of forming composite dielectric film of tantalum oxide and titanium oxide | |
| KR100265846B1 (en) | A method for fabricating ferroelectric capacitor in semiconductor device | |
| KR100275330B1 (en) | Method of fabricating capacitor of semiconductor device | |
| KR100292218B1 (en) | Method of fabricating semiconductor device | |
| TWI803905B (en) | Carbon-free laminated hafnium oxide/zirconium oxide films for ferroelectric memories | |
| KR100492901B1 (en) | Manufacturing Method of Dielectric Capacitor of Semiconductor Device | |
| KR100265345B1 (en) | Method for fabricating high dielectric capacitor of semiconductor device | |
| KR20020017834A (en) | Method for manufacturing capacitor in semiconductor device | |
| KR20020048617A (en) | Method for forming ta2o5 dielectric layer by plasma enhanced atomic layer deposition | |
| KR100546163B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100347534B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20010017207A (en) | Method of manufacturing a capacitor in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |