KR100269174B1 - 인다이렉트 로테이터 그래프 네트워크 - Google Patents
인다이렉트 로테이터 그래프 네트워크 Download PDFInfo
- Publication number
- KR100269174B1 KR100269174B1 KR1019970047794A KR19970047794A KR100269174B1 KR 100269174 B1 KR100269174 B1 KR 100269174B1 KR 1019970047794 A KR1019970047794 A KR 1019970047794A KR 19970047794 A KR19970047794 A KR 19970047794A KR 100269174 B1 KR100269174 B1 KR 100269174B1
- Authority
- KR
- South Korea
- Prior art keywords
- identifier
- node
- symbols
- nodes
- switch module
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
Abstract
본 발명은 다중프로세서 시스템에서 사용되는 상호연결망에 관한 것으로서, 본 발명에 의한 n!개의 노드를 구비한 다중프로세서 시스템 내의 임의의 노드간의 전송 통로를 제공하는 인다이렉트 n차원 로테이터 그래프 네트워크는 n!개의 입력 포트들; n!개의 출력 포트들; n!개의 디멀티플렉서를 구비한 제1단계 스위치 모듈; n!개의 n×n 크로스바 스위치를 구비한 제2단계 스위치 내지 제(n-1)단계 스위치 모듈; 및 n!개의 멀티플렉서를 구비한 제n단계 스위치 모듈을 포함하고, 제1단계 내지 제(n-1)단계의 스위치 모듈을 구성하는 스위치들 또는 디멀티플렉서들은 각각 n개의 제너레이터들(gl,g2,…,gn)을 구비하고, g1은 자신이 속한 스위치 또는 디멀티플렉스의 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속되고, gi(2≤i≤n)는 자신이 속한 스위치 또는 디멀티플렉스의 식별자에서 최초 (n-i+2)개의 기호들을 좌측으로 한잔씩 로테이션시켜 얻은 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속되는 것을 특징으로 한다.
본 발명에 의하면, 노드의 수가 같은 경우, 인다이렉트 방식의 다른 네트워크보다 더 짧은 단계를 지니는 네트워크를 구현할 수 있으므로 라우팅에 필요한 태그가 보다 짧아 메시지 전송의 효율을 높일 수 있다.
Description
본 발명은 다중프로세서 시스템(multiprocessor system)에서 사용되는 상호 연결망에 관한 것으로서, 특히 로테이터 그래프(rotator graph:RG)를 인다이렉트(indirect) 방식으로 변경한 상호연결망에 관한 것이다.
다중프로세서 시스템은 두 개 이상의 프로세서와 이들 프로세서들 사이에 데이터를 전송할 수 있는 통신 통로를 가지고 있는 컴퓨터 구조이다. 이와 같은 다중프로세서 시스템을 설계함에 있어서 가장 중요한 사항은 메모리 관리와 상호연결망(interconnection network)에 관한 것이다. 그 중에서도 상호연결망은 다수의 프로세서에 의한 병렬처리의 오버 헤드를 최소화할 수 있도록 설계되어야만 한다.
다중프로세서 시스템에 있어서, 상호연결망은 임의의 한 프로세서와 다른 프로세서 사이에 메시지 전송 통로를 제공하거나, 임의의 한 프로세서가 공유 메모리 또는 공유 I/O 장치에 접속할 수 있는 수단을 제공하는 기술이다. 이와같은 네트워크를 구성하기 위하여 먼저 고려되어야 할 사항은 다이렉트(Direct) 방식에 의한 정적(Static) 네트워크와 인다이렉트(Indirect) 방식에 의한 동적(Dynamic) 네트워크 중 하나의 방식을 결정하는 것이다.
상기 정적 네트워크는 다중프로세서 시스템의 임의의 한 프로세서와 다른 프로세서를 직접 연결하는 방식으로서, 상기 다중프로세서 시스템을 구성하는 프로세서들 사이의 연결은 일정한 형태로 고정되어 프로그램이 수행되는 동안 변하지 않는다. 이와 같은 방식의 네트워크로는 선형 배열(Linear Array), 원형(Ring), 코달 원형(Chordal Ring), 나무(Tree), 팻 나무(Fat Tree), 스타(Star), 그물(Mesh), 토러스(Torus), 시스톨릭 배열(Systolic Array), 하이퍼 큐브(Hypercube) 등이 있다.
상기 동적 네트워크는 사용자 프로그램에서 다른 프로세서와의 통신을 요구하는 경우, 그 연결 구조를 동적으로 변경할 수 있는 다수의 스위치 채널(switch channel)을 구비한다. 이와 같은 방식의 네트워크로는 버스(bus), 다중버스(multiple bus), 크로스바(crossbar), 다단계 상호연결망(Multistage Interconnection Network) 등이 있다.
상호연결망은 다중프로세서 시스템의 몇가지 특성을 결정하는데, 이러한 특성으로는 성능, 확장성, 결함허용도(Fault tolerance) 등이 있다. 초기의 다중프로세서 시스템을 구성할 때에는 시스템 설계자들이 선형 배열, 링, 2차원 배열과 같은 간단한 상호연결망에만 관심을 보였으나, VLSI 기술이 발달함에 따라 상당히 많은 수의 프로세서로 구성된 다중프로세서 시스템을 설계하기 위하여, 상기 특성들을 고려한 복잡한 상호연결망이 도입되었다. 그 중에서 하이퍼큐브가 가장 많은 관심을 끌었는데, 그 이유는 노드의 수가 지수적으로 증가하는 확장성, 짧은 네트워크 지름(network diameter), 대칭성(Symmetry), 높은 결함허용도 및 다른 네트워크를 임배딩(Embedding)하는 특성들 때문이다.
병렬 처리를 위한 상호연결망 중에는 스타 그래프가 있다. 스타 그래프는 Cayley 그래프 부류 중 일종으로서, 하이퍼큐브를 대체할 수 있는 비방향성(Undirected) 상호연결망이다. 상기 스타 그래프는 상기 이진 하이퍼큐브 방식보다 네트워크 크기(network size)에 대비하여 d(Vertex degree:각 노드가 가지는 링크의 수를 말한다)와, 네트워크 지름(Network diameter:네트워크 내에서 임의의 두 노드들 간에 설정된 경로 중에서 가장 많은 수의 링크들을 거쳐야하는 경우의 링크의 수를 말한다)이 서서히 증가한다. 스타 그래프는 상기한 바와 같은 장점을 지니면서, 하이퍼큐브 방식과 같이 높은 결함허용도와 대칭성도 지니고 있다.
로테이터 그래프는 방향성(Directed) 그래프의 집합으로 이루어져 있으며, 스타 그래프의 대체 방식으로 사용 가능하다. 로테이터 그래프는 노드의 수가 같은 경우, 스타 그래프보다 네트워크 지름이 짧으면서도 스타 그래프나 하이퍼큐브가 가지고 있는 규칙성, 대칭성 및 확장성 등의 특성을 지니고 있다.
그러나 상기 스타 그래프와 상기 로테이터 그래프는 다이렉트 방식에 의한 정적 네트워크이므로 접속 구조가 고정되어 있어, 모든 통신 패턴들에 대하여 통신 시간을 적절한 범위 이내로 유지하기 위하여 통신 경로를 다양하게 변경시킬 수 없다는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창작된 것으로서, 다이렉터 방식에 의한 정적 네트워크인 로테이터 그래프의 특성을 지니면서 인다이렉트 방식의 동적 네트워크인 인다이렉트 로테이터 그래프 네트워크(Indirect Rotator graph Network:이하에서는 IRGN이라 한다)를 제공함을 그 목적으로 한다.
또한 상기 IRGN을 사용함에 있어서, 송신노드와 수신노드 간의 전송 경로를 설정하는 방법을 제공함을 또 다른 목적으로 한다.
제1(a)도는 2차원 스타 그래프를 도시한 것이다.
제1(b)도는 3차원 스타 그래프를 도시한 것이다.
제1(c)도는 4차원 스타 그래프를 도시한 것이다.
제2도는 3차원 로테이터 그래프를 도시한 것이다.
제3도는 본 발명의 일실시예로서, 인다이렉트 3차원 로테이터 그래프 네트워크를 도시한 것이다.
제4도는 본 발명에 의한 인다이렉트 로테이터 그래프 네트워크에서의 전송 경로 설정 과정을 도시한 흐름도이다.
상기의 목적을 달성하기 위하여, 본 발명에 의한 n!가지의 r1r2…rn(여기에서 ri은 n개의 서로 다른 기호, 1≤i≤n) 중 하나를 식별자로 하는 n!개의 노드를 구비한 다중프로세서 시스템 내의 임의의 노드간의 전송 통로를 제공하는 인다이렉트 n차원 로테이터 그래프 네트워크는 상기 노드들에 일대일로 대응하여 접속되는 n!개의 입력 포트들; 상기 노드들에 일대일로 대응하여 접속되는 n!개의 출력 포트들; 상기 입럭 포트들을 통해 상기 노드들에 접속되며, 각각 상기 접속된 노드와 동일한 식별자를 갖는 n!개의 디멀티플렉서를 구비한 제1단계 스위치 모듈; 각 단계마다 n!가지의 r1r2…rn중 하나를 식별자로 하는 n!개의 n×n 크로스바 스위치를 구비한 제2단계 스위치 내지 제(n-1)단계 스위치 모듈; 및 상기 출력 포트들을 통해 상기 노드들에 접속되며, 각각 접속된 노드와 동일한 식별자를 갖는 n!개의 멀티플렉서를 구비한 구성된 제n단계 스위치 모듈을 포함하고, 상기 제1단계 내지 제(n-1)단계의 스위치 모듈을 구성하는 스위치들 또는 디멀티플렉서들은 각각 n개의 제너레이터들(gl,g2,…,gn)을 구비하고, 상기 g1은 자신이 속한 스위치 또는 디멀티플렉스의 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속되고, 상기 gi(2≤i≤n)는 자신이 속한 스위치 또는 디멀티플렉스의 식별자에서 최초 (n-i+2)개의 기호들을 좌측으로 한 칸씩 로테이션시켜 얻은 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속되는 것을 특징으로 한다.
상기의 또 다른 목적을 달성하기 위하여, 본 발명에 의한 n!가지의 r1r2…rn(여기에서 ri은 n개의 서로 다른 기호, 1≤i≤n) 중 하나를 식별자로 하는 n!개의 노드에 접속되는 인다이렉트 R차원 로테이터 그래프 네트워크의 송신노드에서 수신 노드까지의 전송 경로를 설정하는 방법은 상기 수신노드의 식별자를 구성하는 기호들에 각각 오름차순의 코드값을 갖는 n가지의 새로운 기호들을 일대일 맵핑시키는 제1단계; 상기 송신노드의 식별자를 구성하는 각각의 기호들을 상기 수신노드 식별자 매핑단계와 동일하게 매핑되는 새로운 기호로 재명명하는 제2단계; 상기 재명명된 송신노드 식별자에서 최초 (n-1)개의 기호들을 좌측으로 한 칸씩 로테이션시키는 제3단계; 상기 로테이션된 송신노드 식별자의 최후 2개의 기호들을 오름차순으로 정렬하는 제4단계; 상기 정렬된 송신노드 식별자를 구성하는 새로운 기호들에 대해 각각 제1단계와 반대로 매핑하여 전송 경로를 결정하는 제5단계; 및 상기 정렬된 송신노드를 구성하는 새로운 기호들이 모두 오름차순이 될 때까지, 상기 제3단계에서 로테이션하는 기호들의 수를 하나 줄이고, 제4단계에서 정렬하는 기호들의 수를 하나 늘리면서 상기 제3단계 내지 상기 제5단계를 반복하는 제6단계를 포함함을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1(a)도 내지 제1(c)도는 병렬 처리를 위한 정적 상호연결망 중에는 스타(Star) 그래프를 도시한 것이다. 스타 그래프는 Cayley 그래프 부류 중 일종으로서, 하이퍼큐브를 대체할 수 있는 비방향성 상호연결망이다. n차원의 스타 그래프(이하에서 Sn라 표기한다)는 n!개의 노드를 구비하고, 각각의 노드는 sis2…si-1sisi+1…sn(여기에서 si는 n개의 서로 다른 기호, 1≤i≤n)로 표시되는 식별자에 의해 식별되고, sis2…si-1sisi+1…sn(2≤i≤n)로 표시되는 식별자를 갖는 노드와 직접 연결된다. 따라서, 모든 노드는 그 노드가 지니는 식별자의 첫 번째 기호와 나머지 (n-1)개의 기호들이 상호 위치를 바꿈으로써 결정되는 식별자를 지니는 (n-1)개의 노드와 직접 연결되는 링크를 갖는다.
제1(a)도는 2차원 스타 그래프, 제1(b)도는 3차원 스타 그래프, 그리고 제1(c)도는 4차원 스타 그래프를 도시한다. Sn은 n개의 Sn-1로 이루어져 있으므로, Sn-1은 Sn의 부그래프(Subgraph)이다. 예를 들면, S3의 노드 수는 3!=6개이며, 3개의 S2로 이루어지고, 각 노드의 식별자는 ABC, ACB, BAC, BCA, CAB, CBA이다.
로테이터 그래프는 방향성 그래프로서, n차원의 로테이터 그래프(이하에서 Rn라 표기한다)는 n!개의 노드를 구비하고, 각각의 노드는 r1r2…ri-1riri+1…rn(여기에서 ri는 n개의 서로 다른 기호, 1≤i≤n)로 표시되는 식별자에 의해 식별되고, r1r2…ri-1r1ri+1…rn(2≤i≤n)로 표시되는 식별자를 갖는 노드로 향하는 방향성 링크를 갖는다. 즉, 모든 노드는 그 노드가 지니는 식별자를 구성하는 최초 i(2≤i≤n)개의 기호들을 좌측으로 한 칸 로테이션시킴으로써 결정되는 식별자를 지니는 (n-1)개의 노드로 향하는 방향성 링크를 갖는다. 따라서, 최초 2문자의 위치만이 다른 2노드 간에는 양방향성 링크를 갖게 된다.
제2도는 3차원 로테이터 그래프를 도시한 것으로, 굵은 선으로 표시된 링크는 양방향성 링크이고, 가는 선으로 표시된 링크는 방향성 링크를 표시한 것이다.
제3도는 본 발명에 의한 IRGN의 일실시예인 인다이렉트 3차원 로테이터 그래프 네트워크의 구성을 도시한 것이다.
인다이렉트 n차원 로테이터 그래프 네트워크는 N개의 입력 포트와 N개의 출력 포트를 가지고 있는데, 이때 N은 전체 노드의 수로서 n!이다.
RG의 네트워크 지름을 Kn이라 할 때, Kn은 (n-1)이고, IRGN은 (Kn+l) 스위치 단계로 이루어진다. 제1단계 스위치 모듈은 상기 입력 포트들을 통해 상기 노드들에 접속되며, 각각 상기 접속된 노드와 동일한 식별자를 갖는 n!개의 디멀티플렉서를 구비한다. 제n단계 스위치 모듈은 상기 출력 포트들을 통해 상기 노드들에 접속되며, 각각 접속된 노드와 동일한 식별자를 갖는 n!개의 멀티플렉서를 구비한다. 상기 IRGN의 차원이 3차원 이상인 경우, 상기 제1단계 스위치 모듈과 상기 제n단계 스위치 모듈 사이에 (n×n) 크로스바 스위치로 이루어진 또다른 단계의 스위치 모듈이 요구된다.
상기 제1단계 내지 제(n-1)단계의 스위치 모듈을 구성하는 (n×n) 크로스바 스위치들 또는 디멀티플렉서들은 각각 n개의 출력 링크를 가진다. 각 링크는 위로부터 g1,g2,…gn이라고 명명된 제너레이터(Generator)이다. 상기 g1은 자신이 속한 스위치 또는 디멀티플렉스의 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속된다. 그리고, 상기 gi(2≤i≤n)는 자신이 속한 스위치 또는 디멀티플렉스의 식별자에서 최초 (n-i+2)개의 기호들을 좌측으로 한 칸씩 로테이션시켜 얻은 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속된다.
제4도는 본 발명에 의한 인다이렉트 n차원 로테이터 그래프 네크워크에서의 송신노드에서 수신노드까지의 전송 경로를 설정하는 과정을 도시한 흐름도이다.
이하에서 예를 들어 본 발명을 상세히 설명한다.
IRGN의 차원을 4차원으로 가정하고, 상기 송신노드의 식별자를 (BCDA), 상기 수신노드의 식별자를 (CABD)라 하자.
먼저, 상기 수신노드의 식별자를 구성하는 기호들에 각각 오름차순의 코드값을 갖는 n가지의 새로운 기호들을 일대일 맵핑시킨다(400 단계). 이때, 상기 새로운 기호들을 1234로 하면, C는 1에, A는 2에, B는 3에, D는 4에 각각 매핑된다.
상기 송신노드의 식별자를 구성하는 각각의 기호들을 상기 수신노드 식별자 매핑과 동일한 매핑에 의해 새로운 기호로 재명명(rename)한다(410 단계). 즉, (BCAD)는 (3142)로 매핑된다.
계속하여, 상기 재명명된 송신노드 식별자에서 최초 (n-1)개의 기호들을 좌측으로 한 칸씩 로테이션시킨다(420 단계). 따라서, 3개의 문자를 좌측으로 한 칸 로테이션시킨다. 결국 (1432)이 된다.
그리고, 상기 로테이션된 송신노드 식별자의 최후 2개의 기호들을 오름차순으로 정렬한다(430 단계). 상기 예에서 (1432) 중 (32)가 오름차순으로 정렬되어, 결국 (1423)이 된다.
상기 정렬된 송신노드 식별자를 구성하는 새로운 기호들에 대해 각각 제1단계와 반대로 매핑하여 전송 경로를 결정한다(440 단계). 상기 예에서 (1423)을 구성하는 문자인 1은 C로, 4는 D로, 2는 A로, 3은 B로 각각 역매핑된다. 따라서, 다음 경로는 (CDAB)가 된다.
이후에, 상기 정렬된 송신노드를 구성하는 새로운 기호들이 모두 오름차순이 되었는지 여부를 확인하고, 만약 그렇지 않은 경우에는 상기 제3단계에서 로테이션하는 기호들의 수를 하나 줄이고, 제4단계에서 정렬하는 기호들의 수를 하나 늘리면서 상기 제3단계 내지 상기 제5단계를 반복하게 된다(450 단계, 470 단계).
상기 예를 적용하여 계속 반복하면, (1423)에서 최초 2문자를 좌측으로 한칸 로테이션하여, (4123)이 되고, 최후 3문자를 정렬하여도 동일한 (4123)이 된다. 따라서, 다음 경로는 (DCAB)가 된다.
다음, (4123)의 최초 1문자를 좌측으로 한 칸 로테이션하여 동일한 (4123)을 얻고, 최후 4문자를 정렬하여 (1234)를 구하여 최후 목적지인 (CABD)에 도달하게 된다.
정리하면, 송신노드 (BCDA)에서 수신노드 (CABD)까지의 전송 경로는 (BADA)→(CDAB)→(DCAB)→(CABD)가 된다.
IRGN은 각 단계별로 n개의 제너레이터 {gl,g2,…,gn)}중에서 하나를 선택하기 위하여, 제어 태그(Control Tag)를 필요로 한다. 각 제너레이터를 선택하기 위하여 1og2n 비트가 요구되므로, 제어 태그의 길이는 (n-1)log2n 비트이다. 그런데, 두 노드를 연결하기 위한 전송 경로가 n개 보다 적은 경우에도, IRGN에서는 n개의 스위치 단계를 모두 거쳐야 하므로, 상기 전송 경로의 나머지 부분에 대해서는 gl을 첨가하여야 한다. 이때, 원래의 태그 순서가 바뀌지 않는 한, g1은 태그 내의 어느 위치에 첨가되어도 상관없다.
예를 들어, 본 발명에 의한 인다이렉트 4차원 로테이터 그래프 네트워크에서 두 노드를 연결하기 위한 제어 태그가 g3g4라고 하자. 이때, IRGN의 차원 수는 4이므로, 세 개의 심볼 제어 태그가 필요하다. 그러므로, 원래의 제어 태그에 한 개의 gl을 덧붙여서 제어 태그를 구성한다. g1g3g4,g3g1g4,g3g4g1모두 적절한 제어 태그이다.
본 발명에 의하면, 노드의 수가 같은 경우, 인다이렉트 방식의 다른 네트워크보다 더 짧은 단계를 지니는 네트워크를 구현할 수 있으므로, 라우팅에 필요한 태그가 보다 짧아 메시지 전송의 효율을 높일 수 있다. 이하에서 인다이렉트 스타 그래프 네트워크(ISGN)와 인다이렉트 로테이터 그래프 네트워크(IRGN)를 요구되는 단계의 수와 요구되는 제어 태그의 비트 수에 의해 비교한다.
Claims (2)
- n!가지의 r1r2…rn(여기에서 ri은 n개의 서로 다른 기호, 1≤i≤n) 중 하나를 식별자로 하는 n!개의 노드들에 일대일로 대응하여 접속되는 n!개의 입력 포트들; 상기 노드들에 일대일로 대응하여 접속되는 n!개의 출력 포트들; 상기 입력 포트들을 통해 상기 노드들에 접속되며, 각각 상기 접속된 노드와 동일한 식별자를 갖는 n!개의 디멀티플렉서를 구비한 제1단계 스위치 모듈; 각 단계마다 n!가지의 r1r2…rn중 하나를 식별자로 하는 n!개의 n×n 크로스바 스위치를 구비한 제2단계 스위치 내지 제(n-1)단계 스위치 모듈; 및 상기 출력 포트들을 통해 상기 노드들에 접속되며, 각각 접속된 노드와 동일한 식별자를 갖는 n!개의 멀티플렉서를 구비한 제n단계 스위치 모듈을 포함하고, 상기 제1단계 내지 제(n-1)단계의 스위치 모듈을 구성하는 스위치들 또는 디멀티플렉서들은 각각 n개의 제너레이터들(gl,g2,…,gn)을 구비하고, 상기 g1은 자신이 속한 스위치 또는 디멀티플렉스의 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속되고, 상기 gi(2≤i≤n)는 자신이 속한 스위치 또는 디멀티플렉스의 식별자에서 최초 (n-i+2)개의 기호들을 좌측으로 한 칸씩 로테이션시켜 얻은 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속되는 것을 특징으로 하는 다중프로세서 시스템 내의 임의의 노드간의 전송 통로를 제공하는 인다이렉트 로테이터 그래프 네트워크.
- n!가지의 r1r2…rn(여기에서 ri은 n개의 서로 다른 기호, 1≤i≤n) 중 하나를 식별자로 하는 n!개의 노드들 중에서 송신노드와 수신노드를 결정하는 제1단계; 상기 수신노드의 식별자를 구성하는 기호들에 각각 오름차순의 코드값을 갖는 n가지의 새로운 기호들을 일대일 맵핑시키는 제2단계; 상기 송신노드의 식별자를 구성하는 각각의 기호들을 상기 수신노드 식별자 매핑단계와 동일하게 매핑되는 새로운 기호로 재명명하는 제3단계; 상기 재명명된 송신노드 식별자에서 최초 (n-1)개의 기호들을 좌측으로 한 칸씩 로테이션시키는 제4단계; 상기 로테이션된 송신노드 식별자의 최후 2개의 기호들을 오름차순으로 정렬하는 제5단계; 상기 정렬된 송신노드 식별자를 구성하는 새로운 기호들에 대해 각각 제1단계와 반대로 매핑하여 전송 경로를 결정하는 제6단계; 및 상기 정렬된 송신노드를 구성하는 새로운 기호들이 모두 오름차순이 될 때까지, 상기 제4단계에서 로테이션하는 기호들의 수를 하나 줄이고, 제5단계에서 정렬하는 기호들의 수를 하나 늘리면서 상기 제4단계 내지 상기 제6단계를 반복하는 제7단계를 포함함을 특징으로 하는 인다이렉트 n차원 로테이터 그래프 네트워크에서의 전송 경로 설정방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970047794A KR100269174B1 (ko) | 1997-09-19 | 1997-09-19 | 인다이렉트 로테이터 그래프 네트워크 |
JP22266598A JP3532102B2 (ja) | 1997-09-19 | 1998-08-06 | 間接ローテータグラフネットワーク及び間接ローテータグラフネットワークにおける伝送経路の設定方法 |
US09/157,584 US6128719A (en) | 1997-09-19 | 1998-09-21 | Indirect rotator graph network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970047794A KR100269174B1 (ko) | 1997-09-19 | 1997-09-19 | 인다이렉트 로테이터 그래프 네트워크 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990025929A KR19990025929A (ko) | 1999-04-06 |
KR100269174B1 true KR100269174B1 (ko) | 2000-11-01 |
Family
ID=19521430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970047794A KR100269174B1 (ko) | 1997-09-19 | 1997-09-19 | 인다이렉트 로테이터 그래프 네트워크 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6128719A (ko) |
JP (1) | JP3532102B2 (ko) |
KR (1) | KR100269174B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6356902B1 (en) * | 1998-07-28 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Method and system for storage and retrieval of multimedia objects |
US7158512B1 (en) | 2002-04-01 | 2007-01-02 | P-Cube Ltd. | System and method for scheduling a cross-bar |
KR100671490B1 (ko) * | 2005-04-26 | 2007-01-19 | 삼성전자주식회사 | 패널과 인쇄회로기판의 장착구조 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3794983A (en) | 1973-04-17 | 1974-02-26 | K Sahin | Communication method and network system |
FR2470996B1 (fr) | 1979-11-30 | 1986-01-31 | Quinquis Jean Paul | Perfectionnements aux systemes electroniques multiprocesseurs destines au traitement de donnees numeriques et logiques |
US5212773A (en) * | 1983-05-31 | 1993-05-18 | Thinking Machines Corporation | Wormhole communications arrangement for massively parallel processor |
US4858147A (en) * | 1987-06-15 | 1989-08-15 | Unisys Corporation | Special purpose neurocomputer system for solving optimization problems |
US5170482A (en) * | 1987-08-14 | 1992-12-08 | Regents Of The University Of Minnesota | Improved hypercube topology for multiprocessor computer systems |
EP0379557A4 (en) * | 1988-06-20 | 1992-09-09 | United States Department Of Energy | Interconnection networks |
US5133073A (en) * | 1990-05-29 | 1992-07-21 | Wavetracer, Inc. | Processor array of N-dimensions which is physically reconfigurable into N-1 |
US5715391A (en) * | 1991-11-15 | 1998-02-03 | International Business Machines Corporation | Modular and infinitely extendable three dimensional torus packaging scheme for parallel processing |
JP2572522B2 (ja) * | 1992-05-12 | 1997-01-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピューティング装置 |
JPH06290158A (ja) * | 1993-03-31 | 1994-10-18 | Fujitsu Ltd | 再構成可能なトーラス・ネットワーク方式 |
FR2710993B1 (fr) * | 1993-10-04 | 1995-11-24 | Commissariat Energie Atomique | Procédé et système d'interconnexion pour la gestion de messages dans un réseau de processeurs à structure parallèle. |
US5583990A (en) * | 1993-12-10 | 1996-12-10 | Cray Research, Inc. | System for allocating messages between virtual channels to avoid deadlock and to optimize the amount of message traffic on each type of virtual channel |
US5669008A (en) * | 1995-05-05 | 1997-09-16 | Silicon Graphics, Inc. | Hierarchical fat hypercube architecture for parallel processing systems |
US5859981A (en) * | 1995-07-12 | 1999-01-12 | Super P.C., L.L.C. | Method for deadlock-free message passing in MIMD systems using routers and buffers |
-
1997
- 1997-09-19 KR KR1019970047794A patent/KR100269174B1/ko not_active IP Right Cessation
-
1998
- 1998-08-06 JP JP22266598A patent/JP3532102B2/ja not_active Expired - Fee Related
- 1998-09-21 US US09/157,584 patent/US6128719A/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
부전진치(富田眞治),"병령처리머신",1판,(1989.5.25), 옴출판(주),(일본),p.84-85,p.93-94 * |
Also Published As
Publication number | Publication date |
---|---|
JP3532102B2 (ja) | 2004-05-31 |
KR19990025929A (ko) | 1999-04-06 |
US6128719A (en) | 2000-10-03 |
JPH11163863A (ja) | 1999-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9514092B2 (en) | Network topology for a scalable multiprocessor system | |
US5313645A (en) | Method for interconnecting and system of interconnected processing elements by controlling network density | |
US5689661A (en) | Reconfigurable torus network having switches between all adjacent processor elements for statically or dynamically splitting the network into a plurality of subsystems | |
CA2344149C (en) | Digital processing device | |
KR100269174B1 (ko) | 인다이렉트 로테이터 그래프 네트워크 | |
KR100255728B1 (ko) | 퍼뮤테이션 네트워크를 위한 노드식별자 할당방법 | |
US6456620B1 (en) | Method and apparatus for constructing a latin square matrix for network communication | |
US5192882A (en) | Synchronization circuit for parallel processing | |
KR19990025820A (ko) | 작은 용량의 스위치를 사용한 인다이렉트 로테이터 그래프 네트워크 | |
JP4904497B2 (ja) | 多段スイッチの制御回路 | |
Inoguchi et al. | Shifted recursive torus interconnection for high performance computing | |
CN1220553A (zh) | 用于均匀路由选择结构的控制体系结构 | |
US20220209975A1 (en) | Multifunctional data reorganization network | |
KR0146562B1 (ko) | 병렬처리 컴퓨터 시스템에서 계층적 크로스바 스위치 기법을 적용한 프로세서 연결방법 | |
Chakrabarti et al. | VLSI architectures for multidimensional transforms | |
Podlazov | Non-blocking fault-tolerant dual photon switches with high scalability | |
Francalanci et al. | High-performance self-routing algorithm for multiprocessor systems with shuffle interconnections | |
Zheng et al. | Dual of a complete graph as an interconnection network | |
Jain et al. | The selector-tree network: A new self-routing and non-blocking interconnection network | |
Li et al. | Theory on Switch Preservation under 2-stage Interconnection | |
Ward et al. | Switching networks for Transputer links | |
Li et al. | A new presentation of Metacubes for algorithmic design and case studies: Parallel prefix computation and parallel sorting | |
Zhou et al. | Adaptive message routing in a class of fault-tolerant multistage interconnection networks | |
Harissis et al. | A new multiprocessor interconnection network with wide sense nonblocking capabilities | |
CN115333995A (zh) | 一种路由消息机制的实现方法、系统、设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120628 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |