KR19990025820A - 작은 용량의 스위치를 사용한 인다이렉트 로테이터 그래프 네트워크 - Google Patents

작은 용량의 스위치를 사용한 인다이렉트 로테이터 그래프 네트워크 Download PDF

Info

Publication number
KR19990025820A
KR19990025820A KR1019970047604A KR19970047604A KR19990025820A KR 19990025820 A KR19990025820 A KR 19990025820A KR 1019970047604 A KR1019970047604 A KR 1019970047604A KR 19970047604 A KR19970047604 A KR 19970047604A KR 19990025820 A KR19990025820 A KR 19990025820A
Authority
KR
South Korea
Prior art keywords
switch
switch module
stage
identifier
network
Prior art date
Application number
KR1019970047604A
Other languages
English (en)
Inventor
김성동
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970047604A priority Critical patent/KR19990025820A/ko
Publication of KR19990025820A publication Critical patent/KR19990025820A/ko

Links

Landscapes

  • Multi Processors (AREA)

Abstract

본 발명은 다중프로세서 시스템에서 사용되는 로테이터 그래프를 인다이렉트 방식으로 변경한 상호연결망에 관한 것으로서, 본 발명에 의한 작은 용량의 스위치를 사용한 인다이렉트 n차원 로테이터 네트워크는 n!개의 입력 포트들; n!개의 출력 포트들; n!개의 디멀티플렉서로 구성된 제1단계 스위치 모듈; n!개의 (n-1)×(n-1) 크로스바 스위치로 구성된 제2단계 스위치 내지 제(n-2)단계 스위치 모듈; n!개의 (n-1)×n 크로스바 스위치로 구성된 제(n-1)단계 스위치 모듈; 및 n!개의 멀티플렉서로 구성된 제n단계 스위치 모듈을 포함하고, 제1단계 내지 제(n-2)단계의 스위치 모듈을 구성하는 스위치들 또는 디멀티플렉서들은 각각 (n-1)개의 제너레이터들(g2,g3,…,gn)을 구비하고, 제(n-1)단계의 스위치 모듈을 구성하는 스위치들은 각각 n개의 제너레이터들(g1,g2,…,gn)을 구비하고, g1은 자신이 속한 스위치의 식별자와 동일한 식별자를 갖는 다음 단계의 멀티플렉서에 접속되고, gi(2≤i≤n)는 자신이 속한 스위치의 식별자에서 최초 (n-i+2)개의 기호들을 좌측으로 한 칸씩 로테이션시켜 얻은 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속되는 것을 특징으로 한다.
본 발명에 의하면, 같은 차원의 IRGN에 비해 작은 용량의 스위치가 요구되므로 보다 경제적으로 상호연결망 구현할 수 있다.

Description

작은 용량의 스위치를 사용한 인다이렉트 로테이터 그래프 네트워크
본 발명은 다중프로세서 시스템(multiprocessor system)에서 사용되는 상호연결망에 관한 것으로서, 특히 로테이터 그래프(rotator graph:RG)를 인다이렉트(indirect) 방식으로 변경한 상호연결망 중 작은 용량의 스위치를 사용한 것에 관한 것이다.
다중프로세서 시스템은 두 개 이상의 프로세서와 이들 프로세서들 사이에 데이터를 전송할 수 있는 통신 통로를 가지고 있는 컴퓨터 구조이다. 이와 같은 다중프로세서 시스템을 설계함에 있어서 가장 중요한 사항은 메모리 관리와 상호연결망(interconnection network)에 관한 것이다. 그 중에서도 상호연결망은 다수의 프로세서에 의한 병렬처리의 오버헤드를 최소화할 수 있도록 설계되어야만 한다.
다중프로세서 시스템에 있어서, 상호연결망은 임의의 한 프로세서와 다른 프로세서 사이에 메시지 전송 통로를 제공하거나, 임의의 한 프로세서가 공유 메모리 또는 공유 I/O 장치에 접속할 수 있는 수단을 제공하는 기술이다. 이와같은 네트워크를 구성하기 위하여 먼저 고려되어야 할 사항은 다이렉트(Direct) 방식에 의한 정적(Static) 네트워크와 인다이렉트(Indirect) 방식에 의한 동적(Dynamic) 네트워크 중 하나의 방식을 결정하는 것이다.
상기 정적 네트워크는 다중프로세서 시스템의 임의의 한 프로세서와 다른 프로세서를 직접 연결하는 방식으로서, 상기 다중프로세서 시스템을 구성하는 프로세서들 사이의 연결은 일정한 형태로 고정되어 프로그램이 수행되는 동안 변하지 않는다. 이와 같은 방식의 네트워크로는 선형 배열(Linear Array), 원형(Ring), 코달 원형(Chordal Ring), 나무(Tree), 팻 나무(Fat Tree), 스타(Star), 그물(Mesh), 토러스(Torus), 시스톨릭 배열(Systolic Array), 하이퍼 큐브(Hypercube) 등이 있다.
상기 동적 네트워크는 사용자 프로그램에서 다른 프로세서와의 통신을 요구하는 경우, 그 연결 구조를 동적으로 변경할 수 있는 다수의 스위치 채널(switch channel)을 구비한다. 이와 같은 방식의 네트워크로는 버스(bus), 다중버스(multiple bus), 크로스바(crossbar), 다단계 상호연결망(Multistage Interconnection Network) 등이 있다.
상호연결망은 다중프로세서 시스템의 몇가지 특성을 결정하는데, 이러한 특성으로는 성능, 확장성, 결함허용도(Fault tolerance) 등이 있다. 초기의 다중프로세서 시스템을 구성할 때에는 시스템 설계자들이 선형 배열, 링, 2차원 배열과 같은 간단한 상호연결망에만 관심을 보였으나, VLSI 기술이 발달함에 따라 상당히 많은 수의 프로세서로 구성된 다중프로세서 시스템을 설계하기 위하여, 상기 특성들을 고려한 복잡한 상호연결망이 도입되었다. 그 중에서 하이퍼큐브가 가장 많은 관심을 끌었는데, 그 이유는 노드의 수가 지수적으로 증가하는 확장성, 짧은 네트워크 지름(network diameter), 대칭성(Symmetry), 높은 결함허용도 및 다른 네트워크를 임배딩(Embedding)하는 특성들 때문이다.
병렬 처리를 위한 상호연결망 중에는 스타 그래프가 있다. 스타 그래프는 Cayley 그래프 부류 중 일종으로서, 하이퍼큐브를 대체할 수 있는 비방향성(Undirected) 상호연결망이다. 상기 스타 그래프는 상기 이진 하이퍼큐브 방식보다 네트워크 크기(network size)에 대비하여 d(Vertex degree : 각 노드가 가지는 링크의 수를 말한다)와, 네트워크 지름(Network diameter : 네트워크 내에서 임의의 두 노드들 간에 설정된 경로 중에서 가장 많은 수의 링크들을 거쳐야하는 경우의 링크의 수를 말한다)이 서서히 증가한다. 스타 그래프는 상기한 바와 같은 장점을 지니면서, 하이퍼큐브 방식과 같이 높은 결함허용도와 대칭성도 지니고 있다.
로테이터 그래프는 방향성(Directed) 그래프의 집합으로 이루어져 있으며, 스타 그래프의 대체 방식으로 사용 가능하다. 로테이터 그래프는 노드의 수가 같은 경우, 스타 그래프보다 네트워크 지름이 짧으면서도 스타 그래프나 하이퍼큐브가 가지고 있는 규칙성, 대칭성 및 확장성 등의 특성을 지니고 있다.
그러나 상기 스타 그래프와 상기 로테이터 그래프는 다이렉트 방식에 의한 정적 네트워크이므로 접속 구조가 고정되어 있어, 모든 통신 패턴들에 대하여 통신 시간을 적절한 범위 이내로 유지하기 위하여 통신 경로를 다양하게 변경시킬 수 없다는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창작된 것으로서, 다이렉터 방식에 의한 정적 네트워크인 로테이터 그래프의 특성을 지니고, 인다이렉트 방식의 동적 네트워크이면서, 그 구성요소인 스위치의 용량을 최소화한 인다이렉트 로테이터 그래프 네트워크(Indirect Rotator Graph Network : 이하에서 IRGN이라 한다)를 제공함을 그 목적으로 한다.
도 1a는 2차원 스타 그래프를 도시한 것이다.
도 1b는 3차원 스타 그래프를 도시한 것이다.
도 1c는 4차원 스타 그래프를 도시한 것이다.
도 2는 3차원 로테이터 그래프를 도시한 것이다.
도 3은 인다이렉트 3차원 로테이터 그래프 네트워크를 도시한 것이다.
도 4는 본 발명에 의한 일실시예로서, 개선된 인다이렉터 3차원 로테이터 그래프 네트워크를 도시한 것이다.
상기의 목적을 달성하기 위하여, 본 발명에 의한 n!가지의 r1r2…rn(여기에서 ri은 n개의 서로 다른 기호, 1≤i≤n) 중 하나를 식별자로 하는 n!개의 노드를 구비한 다중프로세서 시스템 내의 임의의 노드간의 전송 통로를 제공하는 인다이렉트 n차원 로테이터 네트워크는 상기 노드들에 일대일로 대응하여 접속되는 n!개의 입력 포트들; 상기 노드들에 일대일로 대응하여 접속되는 n!개의 출력 포트들; 상기 입력 포트들을 통해 상기 노드들에 접속되며, 각각 상기 접속된 노드와 동일한 식별자를 갖는 n!개의 디멀티플렉서로 구성된 제1단계 스위치 모듈; 각 단계마다 n!가지의 r1r2…rn중 하나를 식별자로 하는 n!개의 (n-1)×(n-1) 크로스바 스위치로 구성된 제2단계 스위치 내지 제(n-2)단계 스위치 모듈; n!가지의 r1r2…rn중 하나를 식별자로 하는 n!개의 (n-1)×n 크로스바 스위치로 구성된 제(n-1)단계 스위치 모듈; 및 상기 출력 포트들을 통해 상기 노드들에 접속되며, 각각 접속된 노드와 동일한 식별자를 갖는 n!개의 멀티플렉서로 구성된 제n단계 스위치 모듈을 포함하고, 상기 제1단계 내지 제(n-2)단계의 스위치 모듈을 구성하는 스위치들 또는 디멀티플렉서들은 각각 (n-1)개의 제너레이터들(g2,g3,…,gn)을 구비하고, 상기 제(n-1)단계의 스위치 모듈을 구성하는 스위치들은 각각 n개의 제너레이터들(g1,g2,…,gn)을 구비하고, 상기 g1은 자신이 속한 스위치의 식별자와 동일한 식별자를 갖는 다음 단계의 멀티플렉서에 접속되고, 상기 gi(2≤i≤n)는 자신이 속한 스위치의 식별자에서 최초 (n-i+2)개의 기호들을 좌측으로 한 칸씩 로테이션시켜 얻은 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속되는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1c는 병렬 처리를 위한 정적 상호연결망 중에는 스타(Star) 그래프를 도시한 것이다. 스타 그래프는 Cayley 그래프 부류 중 일종으로서, 하이퍼큐브를 대체할 수 있는 비방향성 상호연결망이다. n차원의 스타 그래프(이하에서 Sn라 표기한다)는 n!개의 노드를 구비하고, 각각의 노드는 s1s2…si-1sisi+1…sn(여기에서 si는 n개의 서로 다른 기호, 1≤i≤n)로 표시되는 식별자에 의해 식별되고, sis2…si-1s1si+1…sn(2≤i≤n)로 표시되는 식별자를 갖는 노드와 직접 연결된다. 따라서, 모든 노드는 그 노드가 지니는 식별자의 첫 번째 기호와 나머지 (n-1)개의 기호들이 상호 위치를 바꿈으로써 결정되는 식별자를 지니는 (n-1)개의 노드와 직접 연결되는 링크를 갖는다.
도 1a는 2차원 스타 그래프, 도 1b는 3차원 스타 그래프, 그리고 도 1c는 4차원 스타 그래프를 도시한다. Sn은 n개의 Sn-1로 이루어져 있으므로, Sn-1은 Sn의 부그래프(Subgraph)이다. 예를 들면, S3의 노드 수는 3! = 6개이며, 3개의 S2로 이루어지고, 각 노드의 식별자는 ABC, ACB, BAC, BCA, CAB, CBA이다.
로테이터 그래프는 방향성 그래프로서, n차원의 로테이터 그래프(이하에서 Rn라 표기한다)는 n!개의 노드를 구비하고, 각각의 노드는 r1r2…ri-1riri+1…rn(여기에서 ri는 n개의 서로 다른 기호, 1≤i≤n)로 표시되는 식별자에 의해 식별되고, r2…rir1ri+1…rn(2≤i≤n)로 표시되는 식별자를 갖는 노드로 향하는 방향성 링크를 갖는다. 즉, 모든 노드는 그 노드가 지니는 식별자를 구성하는 최초 i(2≤i≤n)개의 기호들을 좌측으로 한 칸 로테이션시킴으로써 결정되는 식별자를 지니는 (n-1)개의 노드로 향하는 방향성 링크를 갖는다. 따라서, 최초 2문자의 위치만이 다른 2노드 간에는 양방향성 링크를 갖게 된다.
도 2는 3차원 로테이터 그래프를 도시한 것으로, 굵은 선으로 표시된 링크는 양방향성 링크이고, 가는 선으로 표시된 링크는 방향성 링크를 표시한 것이다.
도 3은 인다이렉트 3차원 로테이터 그래프 네트워크의 구성을 도시한 것이다.
인다이렉트 n차원 로테이터 그래프 네트워크는 N개의 입력 포트와 N개의 출력 포트를 가지고 있는데, 이때 N은 전체 노드의 수로서 n!이다.
RG의 네트워크 지름을 Kn이라 할 때, Kn은 (n-1)이고, IRGN은 (Kn+1) 스위치 단계로 이루어진다. 제1단계 스위치 모듈은 상기 입력 포트들을 통해 상기 노드들에 접속되며, 각각 상기 접속된 노드와 동일한 식별자를 갖는 n!개의 디멀티플렉서를 구비한다. 제n단계 스위치 모듈은 상기 출력 포트들을 통해 상기 노드들에 접속되며, 각각 접속된 노드와 동일한 식별자를 갖는 n!개의 멀티플렉서를 구비한다. 상기 IRGN의 차원이 3차원 이상인 경우, 상기 제1단계 스위치 모듈과 상기 제n단계 스위치 모듈 사이에 (n×n) 크로스바 스위치로 이루어진 또다른 단계의 스위치 모듈이 요구된다.
상기 제1단계 내지 제(n-1)단계의 스위치 모듈을 구성하는 (n×n) 크로스바 스위치들 또는 디멀티플렉서들은 각각 n개의 출력 링크를 가진다. 각 링크는 위로부터 g1,g2,…,gn이라고 명명된 제너레이터(Generator)이다. 상기 g1은 자신이 속한 스위치 또는 디멀티플렉스의 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속된다. 따라서, g1은 아이덴터티 퍼뮤테이션(Identity Permutation : IP)라 한다. 그리고, 상기 gi(2≤i≤n)는 자신이 속한 스위치 또는 디멀티플렉스의 식별자에서 최초 (n-i+2)개의 기호들을 좌측으로 한 칸씩 로테이션시켜 얻은 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속된다.
본 발명에 의한, 개선된 인다이렉트 로테이터 그래프 네트워크(Enhanced Indirect Rotator Graph Network)에서의 각각의 스위치 단계는 다음과 같이 변경된다. 이때, 로테이트 그래프의 차원은 n이라 하자.
상기 IRGN의 제1단계 스위치 모듈을 구성하는 디멀티플렉서는 상기 IP를 제거한 (1×m)디멀티플렉서로, 상기 IRGN의 제2단계 스위치 모듈 내지 제 (n-2)단계 스위치 모듈을 구성하는 (n×n) 크로스바 스위치들은 각각 상기 IP를 제거한 (m×m) 크로스바 스위치들로, 상기 IRGN의 (n-1)단계 스위치 모듈을 구성하는 (n×n) 크로스바 스위치들은 (m×n) 크로스바 스위치들로 교체된다. 이때, m = (n-1)이다.
도 4는 본 발명에 의한 일실시예로서, 개선된 인다이렉터 3차원 로테이터 그래프 네트워크를 도시한 것이다.
IRGN은 각 단계별로 n개의 제너레이터 {g1,g2,…,gn} 중에서 하나를 선택하기 위하여, 제어 태그(Control Tag)를 필요로 한다. 각 제너레이터를 선택하기 위하여 log2n 비트가 요구되므로, 제어 태그의 길이는 (n-1)log2n 비트이다. 그런데, 두 노드를 연결하기 위한 전송 경로가 n개 보다 적은 경우에도, IRGN에서는 n개의 스위치 단계를 모두 거쳐야 하므로, 상기 전송 경로의 나머지 부분에 대해서는 g1을 첨가하여야 한다. 이때, 원래의 태그 순서가 바뀌지 않는 한, g1은 태그 내의 어느 위치에 첨가되어도 상관없다.
예를 들어, 본 발명에 의한 인다이렉트 4차원 로테이터 그래프 네트워크에서 두 노드를 연결하기 위한 제어 태그가 g3g4라고 하자. 이때, IRGN의 차원 수는 4이므로, 세 개의 심볼 제어 태그가 필요하다. 그러므로, 원래의 제어 태그에 한 개의 g1을 덧붙여서 제어 태그를 구성한다. g1g3g4, g3g1g4, g3g4g1모두 적절한 제어 태그이다.
본 발명에 의한 EIRGN에서는, 상기한 바와 같이 덧붙여져야 할 심볼 제어 태그가 1개인 경우에은 제어 태그의 맨마지막에 상기 g1을 덧붙인다. 만약 2개 이상인 경우에는, 덧붙여져야할 개수가 짝수 개인 경우에는 그 개수만큼의 gn을 원래의 제어태그에 덧붙이고, 덧붙여져야할 개수가 홀수 개인 경우에는 그 개수 보다 하나 작은 개수만큼의 gn을 원래의 제어태그와 g1을 덧붙인다. 상기 gn은 2개씩 짝을 이루어 위치하는 한 상기 제어태그 내에서의 위치에는 관계없으나, 상기 g1은 제어태그의 맨마지막에만 덧붙여질 수 있다.
4차원 EIRGN에 있어서, 원래의 태그가 g2g3이라할 때, 가능한 제어태그는 g2g3g5g5, g2g5g5g3, g5g5g2g3이다.
본 발명에 의하면, 노드의 수가 같은 경우, 인다이렉트 방식의 다른 네트워크보다 더 짧은 단계를 지니는 네트워크를 구현할 수 있으므로, 라우팅에 필요한 태그가 보다 짧아 메시지 전송의 효율을 높일 수 있다.
또한, 같은 차원의 IRGN에 비해 작은 용량의 스위치가 요구되므로 보다 경제적으로 상호연결망 구현할 수 있다.

Claims (1)

  1. n!가지의 r1r2…rn(여기에서 ri은 n개의 서로 다른 기호, 1≤i≤n) 중 하나를 식별자로 하는 n!개의 노드를 구비한 다중프로세서 시스템 내의 임의의 노드간의 전송 통로를 제공하는 인다이렉트 n차원 로테이터 네트워크에 있어서,
    상기 노드들에 일대일로 대응하여 접속되는 n!개의 입력 포트들;
    상기 노드들에 일대일로 대응하여 접속되는 n!개의 출력 포트들;
    상기 입력 포트들을 통해 상기 노드들에 접속되며, 각각 상기 접속된 노드와 동일한 식별자를 갖는 n!개의 디멀티플렉서로 구성된 제1단계 스위치 모듈;
    각 단계마다 n!가지의 r1r2…rn중 하나를 식별자로 하는 n!개의 (n-1)×(n-1) 크로스바 스위치로 구성된 제2단계 스위치 내지 제(n-2)단계 스위치 모듈;
    n!가지의 r1r2…rn중 하나를 식별자로 하는 n!개의 (n-1)×n 크로스바 스위치로 구성된 제(n-1)단계 스위치 모듈; 및
    상기 출력 포트들을 통해 상기 노드들에 접속되며, 각각 접속된 노드와 동일한 식별자를 갖는 n!개의 멀티플렉서로 구성된 제n단계 스위치 모듈을 포함하고,
    상기 제1단계 내지 제(n-2)단계의 스위치 모듈을 구성하는 스위치들 또는 디멀티플렉서들은 각각 (n-1)개의 제너레이터들(g2,g3,…,gn)을 구비하고, 상기 제(n-1)단계의 스위치 모듈을 구성하는 스위치들은 각각 n개의 제너레이터들(g1,g2,…,gn)을 구비하고, 상기 g1은 자신이 속한 스위치의 식별자와 동일한 식별자를 갖는 다음 단계의 멀티플렉서에 접속되고, 상기 gi(2≤i≤n)는 자신이 속한 스위치의 식별자에서 최초 (n-i+2)개의 기호들을 좌측으로 한 칸씩 로테이션시켜 얻은 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속되는 것을 특징으로 하는 인다이렉트 로테이터 네트워크.
KR1019970047604A 1997-09-18 1997-09-18 작은 용량의 스위치를 사용한 인다이렉트 로테이터 그래프 네트워크 KR19990025820A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970047604A KR19990025820A (ko) 1997-09-18 1997-09-18 작은 용량의 스위치를 사용한 인다이렉트 로테이터 그래프 네트워크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970047604A KR19990025820A (ko) 1997-09-18 1997-09-18 작은 용량의 스위치를 사용한 인다이렉트 로테이터 그래프 네트워크

Publications (1)

Publication Number Publication Date
KR19990025820A true KR19990025820A (ko) 1999-04-06

Family

ID=66043767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970047604A KR19990025820A (ko) 1997-09-18 1997-09-18 작은 용량의 스위치를 사용한 인다이렉트 로테이터 그래프 네트워크

Country Status (1)

Country Link
KR (1) KR19990025820A (ko)

Similar Documents

Publication Publication Date Title
US5313645A (en) Method for interconnecting and system of interconnected processing elements by controlling network density
US9514092B2 (en) Network topology for a scalable multiprocessor system
US7673118B2 (en) System and method for vector-parallel multiprocessor communication
Valerio et al. Recursively scalable fat-trees as interconnection networks
KR100255728B1 (ko) 퍼뮤테이션 네트워크를 위한 노드식별자 할당방법
KR100269174B1 (ko) 인다이렉트 로테이터 그래프 네트워크
KR19990025820A (ko) 작은 용량의 스위치를 사용한 인다이렉트 로테이터 그래프 네트워크
US5396231A (en) Modular communications interconnection
Nassimi et al. A self routing benes network
US6590900B1 (en) Time and space sliced non-blocking network switching fabric
Chakrabarti et al. VLSI architectures for multidimensional transforms
Zheng et al. Dual of a complete graph as an interconnection network
US20220209975A1 (en) Multifunctional data reorganization network
RU2013878C1 (ru) Однородная сеть коммутации с топологией многозвенного тора
Yang et al. Routing permutations with link-disjoint and node-disjoint paths in a class of self-routable networks
FI78995C (fi) Foerdelat inkopplingssystem.
Chong et al. Building a better butterfly: the multiplexed metabutterfly
Lee et al. New self-routing permutation networks
Li et al. ATM switching by divide-and-conquer interconnection of partial sorters
Ruighaver Reconfigurable optical interconnection networks without optical switching
Rahman et al. Crosstalk freeness of Concatenated Modified Plus-Minus 2 i photonic switching network
Parhami Other Hypercubic Architectures
Li et al. Theory on Switch Preservation under 2-stage Interconnection
Harissis et al. A new multiprocessor interconnection network with wide sense nonblocking capabilities
Veselovsky On the number of BPC permutations admissible to k-extra-stage Omega networks

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid