KR100267852B1

KR100267852B1 - 교환기의프로세서간통신케이블장애처리방법

Info

Publication number: KR100267852B1
Application number: KR1019970038834A
Authority: KR
Inventors: 김태현; 박기범
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-08-14
Filing date: 1997-08-14
Publication date: 2000-10-16
Also published as: KR19990016314A

Abstract

본 발명에 따른, 프로세서간 통신을 위해 두 개의 통신 케이블을 구비하고, 프로세서간 통신 버스의 상태를 기록하는 제1레지스터, 장애알림 인터럽트 발생여부를 설정하는 제2레지스터 및 상기 두 개의 통신 케이블중 어느 하나가 탈장시 다른 케이블로 통신을 재개하도록 케이블 변경을 설정하는 제3레지스터를 이용해 교환기의 프로세서간 통신의 장애를 처리하는 방법이, 상기 프로세서간 통신 장애를 알리는 인터럽트 발생 시 더 이상 상기 인터럽트가 발생하지 않도록 상기 제2레지스터를 설정하고, 상기 제1레지스터를 참조하여 장애 상태를 판단하는 과정과, 상기 판단 결과 케이블이 탈장되었다고 판단 시 탈장 케이블이 아닌 다른 케이블로 통신을 수행하도록 상기 제3레지스터를 설정하고, 상기 제1레지스터를 클리어한후 통신을 재개하는 과정과, 상기 판단결과 케이블 탈장 이외의 다른 장애로 판단 시 현재 사용중인 케이블을 검사하고, 상기 현재 사용중이 아닌 다른 케이블로 통신을 수행하도록 상기 제3레지스터를 설정하며, 상기 제1레지스터를 클리어한후 통신을 재개하는 과정과, 상기 통신 재개 후, 상기 장애알림 인터럽트가 발생할 수 있도록 상기 제2레지스터를 설정하는 과정을 포함하는 것을 특징으로 한다.

Description

교환기에서 프로세서간 통신 케이블 장애 처리방법{METHOD FOR HANDLING IPC CABLE FAULT IN EXCHANG SYSTEM}

본 발명은 교화기의 프로세서간 통신에 사용되는 케이블의 상태를 관리하는 방법에 관한 것으로, 특히 케이블 탈장시의 처리 방법에 관한 것이다.

종래의 교환기에 있어서 프로세서간 통신의 통로를 담당하는 케이블은 A,B,C 세 개가 있었으며, 상기 케이블의 탈장유무를 판별할 수 있는 레지스터가 하나 존재 하였다.

따라서 상기 A, B, C 케이블 탈장시 지정된 레지스터의 비트 값이 "1"이 되도록 되어 있고, 실장시 "0" 값을 갖도록 되어 있다. 또한 상기 A, B, C 케이블중에 2개 이상이 탈장되면 프로세서간 통신이 불가능하게 되어 있다.

한편, 상기 프로세서의 IPC(inter processor communication) 처리에 있어서 데이터의 입출력을 반복하면서 중간에 상기 케이블 상태 레지스터를 매번 읽어 이전의 읽었던 값과 비교하여 상태 변화가 있으면 상위의 운영체제로 이를 보고 하는 것이 전부였다.

즉, 이상에서 살펴본 바와 같이, 종래의 교환기에서는 프로세서간 통신을 하기 위해서 반드시 3개의 케이블이 필요했다. 또한, IPC 처리에 있어서도 폴링 방식으로 케이블 레지스터를 읽어 오기 때문에 상기 레지스터 값을 읽기 전에는 케이블이 탈장되어도 케이블이 정상인 상태로 인식되어 계속 데이터의 입출력을 시도하기 때문에 데이터 유실의 문제점을 가지고 있었다.

따라서 본 발명의 목적은 교환기에서 프로세서간 통신에 사용되는 버스에 일시적인 문제가 발생하였다가 정상상태가 되었을 때 통신을 하고 있던 프로세서가 재 초기화 없이 연속적인 프로세서간 통신을 진행하기 위한 방법을 제공함에 있다.

본 발명의 다른 목적은 교환기에서 프로세서간 통신을 위한 케이블을 이중화(duplication)로 구현하고, 두 개의 케이블 중 하나의 케이블이 탈장되어도 프로세서간 통신을 가능하도록 하는 방법을 제공함에 있다.

본 발명의 또 다른 목적은 교환기에서 프로세서간 통신을 위한 케이블에 장애 발생시 즉시 데이터의 송수신을 억제하기 위한 인터럽트 방식을 제공하고, 제어(control) 레지스터를 구비하여 케이블이 문제가 되어 계속 인터럽트가 발생하는 것을 방지하는 방법을 제공함에 있다.

상기 목적들을 달성하기 위한 프로세서간 통신을 위해 두 개의 통신 케이블을 구비하고, 프로세서간 통신 버스의 상태를 기록하는 제1레지스터, 장애알림 인터럽트 발생여부를 설정하는 제2레지스터 및 상기 두 개의 통신 케이블중 어느 하나가 탈장시 다른 케이블로 통신을 재개하도록 케이블 변경을 설정하는 제3레지스터를 이용해 교환기의 프로세서간 통신의 장애를 처리하는 방법이, 상기 프로세서간 통신 장애를 알리는 인터럽트 발생 시 더 이상 상기 인터럽트가 발생하지 않도록 상기 제2레지스터를 설정하고, 상기 제1레지스터를 참조하여 장애 상태를 판단하는 과정과, 상기 판단 결과 케이블이 탈장되었다고 판단 시 탈장 케이블이 아닌 다른 케이블로 통신을 수행하도록 상기 제3레지스터를 설정하고, 상기 제1레지스터를 클리어한후 통신을 재개하는 과정과, 상기 판단결과 케이블 탈장 이외의 다른 장애로 판단 시 현재 사용중인 케이블을 검사하고, 상기 현재 사용중이 아닌 다른 케이블로 통신을 수행하도록 상기 제3레지스터를 설정하며, 상기 제1레지스터를 클리어한후 통신을 재개하는 과정과, 상기 통신 재개 후, 상기 장애알림 인터럽트가 발생할 수 있도록 상기 제2레지스터를 설정하는 과정을 포함하는 것을 특징으로 한다.

도 1은 본 발명에 따른 교환기의 일반적인 블록 구성도.

도 2와 도 3은 본 발명의 실시 예에 따른 인터럽트 발생시의 처리 루틴을 설명하는 도면.

도 4a는 본 발명의 실시 예에 따른 인터럽트 발생시에 B케이블로 전환하기 위한 동작 흐름도.

도 4b는 본 발명의 실시 예에 따른 인터럽트 발생시에 A케이블로 전환하기 위한 동작 흐름도.

이하 본 발명의 바람직한 실시예를 첨부된 도면의 참조와 함께 상세히 설명한다.

도 1은 교환기의 일반적인 블록 구성도이다.

통상적으로 교환기는 다수의 프로세서가 존재하며 본 발명에 따라 상기 프로세서간 통신을 A(에이) ,B(비) 케이블 이중화로 구현한다. 따라서 A,B 케이블 중 하나의 케이블이 탈장되어도 프로세서간 통신을 정상적으로 수행할수 있다.

여기서 상기 교환기에서 프로세서간 통신로인 버스에 발생할 수 있는 문제는 크게 3가지로 구분할 수 있으며, 각각의 문제에 대한 처리는 아래와 같은 특정 레지스터를 참조하여 처리한다.

상기 특정 레지스터에 해당하는 버스 상태 레지스터의 구성은 하기 표 1과 같다.

7	6	5	4	3	2	1	0
-	-	ialarmb	ialarma	lastf	astclkf	frst	brclkf

IPC BUS의 상태를 모니터링하기 위해서 상기 표 1과 같은 버스상태 레지스터를 가지며, 각 비트들 중 하나만 active(1)되어도 인터럽트가 발생된다.

이하 상기 버스 상태 레지스터의 상태 변화에 관한 내용을 설명하면 하기 표 2와 같다.

0	BRCLKF	ASSERT(AST)신호가 유효한 상태에서 BRCLK신호가2u동안 transition이 없을 경우(HIGH)
1	frst	30ms이상동안 FRS가 발생되지 않을 경우(HIGH)
2	astclkf	2us이상동안 transition 이 없을 경우(HIGH)
3	lastf	1024bytes 전송시간 이상 버스가 점유될 경우(HIGH)
4	ialarma	IS_BUS A 케이블 탈장시(HIGH)
5	ialarmb	IS_BUS B 케이블 탈장시(HIGH)

상기 버스 상태 레지스터 중 어느 하나의 비트라도 "0"에서 "1"로 전이되면 인터럽트가 발생되며, ialarma 또는 ialarmb 중 하나만 "1"이면 프로세서간 통신이 가능하나 나머지 비트들 중 어느 하나라도 "1"이면 프로세서간 통신이 불가능하다.

그리고 일단 레지스터 상태가 "0"에서 "1"로 전이되면 그렇게 만든 원인이 해결되고 이 값을 클리어 레지스터(clear register)를 이용하여 클리어 하기 전까지는 그 상태 값을 계속 "1"로 유지한다.

한편, 인터럽트 마스킹 레지스터(interrupt masking register)를 두어 상기 레지스터 값을 "1"로 하면 IPC BUS에 문제시 인터럽트가 발생하도록 하고, "0"으로 하면 상기 IPC BUS에 문제가 있더라도 인터럽트가 발생하지 않도록 한다.

그리고 프로세서간 통신을 A 케이블로 사용할 것인가 아니면 B 케이블을 사용할 것인가를 선택할 수 있는 제어 레지스터(control register)를 둔다.

그러면 여기서 상기 프로세서간 통신 버스(IPC BUS)에 발생할 수 있는 3가지 문제를 설명하기로 한다.

첫 번째 문제로는 상기 레지스터중 0-3 번째 비트열에 해당되는 문제가 발생한 경우이다.

상기와 같은 경우 프로세서간 통신은 실제로 불가능한 상태이므로 상기 문제가 해결될 때까지 프로세서는 대기해야 된다. 또한 IPC 관련 프로세서는 상기와 같은 문제가 발생하면 하드웨어적으로 인터럽트가 발생하도록 되어 있기 때문에 문제 발생시 즉시 인터럽트를 발생한다.

일단 인터럽트가 발생하면 상기 프로세서는 상기 버스 상태 레지스터를 읽어 상기 첫 번째 문제임을 파악하고, 인터럽트 마스킹 레지스터(interrupt masking register)를 이용하여 인터럽트가 다시 발생하지 않도록 "0"으로 세트한다. 만일 상기와 같이 하지 않으면 상기 상태 레지스터 값이 래치(Latch)되어 있기 때문에 인터럽트가 계속 발생하게 된다.

그리고 무한 루프를 수행하면서 다음과 같이 처리한다.

우선 FLTCLR(Fault Clear Register)를 사용하여 버스 상태 레지스터에 있는 값들을 모두 클리어(clear)한다. 만일 해당 문제가 계속 존재한다면 하드웨어는 상기 버스 상태 레지스터에 다시 위의 문제에 해당하는 비트를 세팅하게 된다. 잠시후 상기 버스 상태 레지스터를 읽어 문제가 여전히 남아 있으면 계속해서 상기 무한 루프를 수행하고, 해당 문제가 해결되어 있으면 인터럽트 마스킹 레지스터(interrupt masking register)를 이용하여 인터럽트를 다시 발생하도록 한후 원래 수행하던 프로세서간 통신을 재개한다. 여기서 상기 인터럽트 마스킹 레지스터를 이용하여 인터럽트가 발생하도록 한 것은 버스에 다시 문제가 발생하였을 때 인터럽트가 발생하도록 하기 위함이다.

두 번째 문제로는 상기 상태 레지스터의 4 비트열 또는 5 비트열에 해당하는 문제가 발생한 경우이다. 즉 4비트열 또는 5비트열이 "1"로 전이된 경우이다.

상기와 같은 문제가 발생하였을 때는 상기 첫 번째 문제와는 다르게 하드웨어적으로 인터럽트가 계속 발생되도록 하지 않고 변화가 있는 경우에만 인터럽트가 발생(즉, 상태 레지스터의 해당 비트가 0 -〉 1, 1 -〉 0으로 변화가 생길 경우에만 인터럽트가 발생)하도록 되어 있다. 그리고 상기와 같이 케이블이 빠져 인터럽트가 발생한 경우에는 버스 제어 레지스터(Bus Control Register)를 이용하여 탈장되지 않은 다른 케이블을 사용하여 프로세서간 통신을 재개하도록 되어 있다.

세 번째 문제로는 상기 상태 레지스터에서 4비트열과 5비트열에 해당되는 문제가 동시에 발생한 경우이다. 상기와 같은 문제가 발생하였을 때는 버스로 연결되는 통로가 모두 막힌 경우이므로 프로세서간 통신이 불가능한다. 이러한 경우 소프트웨어적으로 무한 루프를 수행하면서 케이블 A나 케이블 B가 연결될 때까지 기다린후 즉, 상기 상태 레지스터의 4나 5번 비트열 중 하나라도 "0"이 되어 인터럽트가 다시 발생할 때가지 기다린후 문제가 해결되면 프로세서간 통신을 재개한다.

이하 본 발명에 따른 동작 과정을 첨부된 도면을 참조하여 상세히 설명한다.

버스 상태 레지스터에서 어느 하나가 1로 되어 인터럽트 발생시의 처리 과정을 도 2와 도 3를 참조하여 설명한다. 또한 이하 계속 언급될 프로세서라 함은 프로세서간 통신(IPC)을 제어하는 프로세서이다.

인터럽트가 발생되면 프로세서는 211단계에서 이상 인터럽트를 억제(fault interrupt disable)하고, 213단계에서 버스 상태 레지스터를 리드한다. 그리고 상기 프로세서는 215단계에서 A 케이블만 탈장되었는지를 검사한다. 이때 상기 A 케이블만 탈장되었다면 상기 프로세서는 223단계로 진행하여 A 케이블 탈장시의 처리 서브 루틴을 수행하며, 상기 A 케이블만 탈장된 것이 아니면 상기 프로세서는 219단계로 진행하여 B 케이블만 탈장되었는지를 검사한다.

여기서 상기 A 케이블 탈장시의 처리 루틴을 설명하면 다음과 같다.

상기 A 케이블만 탈장되었다고 판단한 상기 프로세서는 제어 레지스터(control register)를 사용하여 프로세서간 통신 케이블을 B 케이블로 바꾸고, 버스 상태 레지스터를 클리어한후 상기 229단계로 진행하여 프로그램을 리턴한다.

상기 219단계의 검사 결과에 의해 상기 B 케이블만 탈장되었다고 검사될 경우 상기 프로세서는 225단계로 진행하여 B 케이블 탈장시의 처리 서브 루틴을 수행하며, 상기 B 케이블만 탈장된 것이 아니면 221단계로 진행하여 이외의 버스에 문제가 있는지를 검사한다.

여기서 상기 B 케이블 탈장시의 처리 서브 루틴을 설명하면 다음과 같다.

상기 B 케이블만 탈장되었다고 판단한 상기 프로세서는 제어 레지스터를 사용하여 프로세서간 통신 케이블을 A 케이블로 바꾸고, 버스 상태 레지스터를 클리어한후 상기 229단계로 진행하여 프로그램을 리턴한다.

상기 221단계의 검사 결과에 의해 상기 이외의 버스 문제가 검사될시 상기 프로세서는 227단계로 진행하여 이외의 버스 문제시의 처리 서브 루틴을 수행하며, 상기 이외의 버스 문제가 검사되지 않을시 상기 프로세서는 229단계로 진행하여 프로그램을 리턴한다.

마지막으로 상기 227단계의 이외의 버스 문제시의 처리 서브 루틴은 첨부된 도면 도 3를 참조하여 설명한다. 상기 이외의 버스 문제가 검사되면 상기 프로세서는 311단계에서 현재 사용중인 케이블이 A 케이블인지를 검사한다. 이때 상기 사용중인 케이블이 A 케이블이면 상기 프로세서는 313단계로 진행하여 B 케이블로 전환하는 서브 루틴을 수행하며, 상기 사용중인 케이블이 A 케이블이 아니면 상기 프로세서는 315단계로 진행하여 A 케이블로 전환하는 서브 루틴을 수행한다.

그러면 여기서 상기 도 3에 해당하는 각각의 서브 루틴을 첨부된 도면 도 4a와 도 4b를 참조하여 상세히 설명한다. 상기 도 4a는 상기 도 3의 313단계의 B 케이블로 전환하는 서브 루틴을 설명한 흐름도이다.

우선 프로세서는 411단계에서 제어 레지스터를 이용하여 사용 케이블을 B 케이블로 바꾸고, 413단계에서 FLTCLR(fault clear register)을 사용하여 버스 상태 레지스터에 있는 값들을 클리어한다.

그리고 상기 프로세서는 415단계에서 수백 msec 후 다시 버스 상태 레지스터를 리드하며, 417단계에서 다시 상기 버스 상태 레지스터에 문제가 있는지를 검사한다. 이때 상기 버스 상태 레지스터에 문제가 있다고 검사되면 상기 프로세서는 423단계로 진행하여 상기 도 3의 이외의 버스 문제에 해당하는 처리 서브 루틴을 수행하며, 상기 버스 상태 레지스터에 문제가 없다고 검사되면 상기 프로세서는 419단계로 진행한다.

상기 419단계로 진행한 상기 프로세서는 인터럽트 마스킹 레지스터를 1로 세팅한다. 즉 IPC 버스에 문제 발생시 즉시 인터럽트(fault interrupt)가 다시 발생할 수 있도록 한다. 그리고 상기 프로세서는 421단계에서 인터럽트 발생전 수행하던 프로세서간 통신을 재개하고 프로그램을 리턴한다.

반면, 상기 도 4b는 상기 도 3의 315단계의 A 케이블로 전환하는 서브 루틴을 설명한 도면이다. 우선 프로세서는 425단계에서 제어 레지스터를 이용하여 사용 케이블을 A 케이블로 바꾸고, 427단계에서 버스 상태 레지스터를 클리어한다. 그리고 상기 프로세서는 429단계에서 수백 msec 후 다시 버스 상태 레지스터를 리드하며, 431단계에서 상기 버스 상태 레지스터에 문제가 있는지를 검사한다. 이때 상기 버스 상태 레지스터에 문제가 있다고 검사되면 상기 프로세서는 437단계로 진행하여 상기 도 3의 이외의 버스 문제에 해당하는 처리 서브 루틴을 수행하며, 상기 버스상태 레지스터에 문제가 없다고 검사되면 상기 프로세서는 433단계로 진행한다.

상기 433단계로 진행한 상기 프로세서는 인터럽트 마스킹 레지스터를 1로 세팅한다. 즉, IPC 버스에 문제 발생시 즉시 인터럽트(fault interrupt)가 다시 발생할 수 있도록 한다. 그리고 상기 프로세서는 435단계에서 인터럽트 발생전 수행하던 프로세서간 통신을 재개하고 프로그램을 리턴한다.

상술한 바와 같이 본 발명은 교환기에서 IPC 케이블 탈장이나 IPC를 하기 위한 몇가지 버스 클락 이상(Bus Clock Fail)등의 외부조건이 나빠진 후 다시 정상으로 회복될 경우 IPC 처리부나 상위부분(OS, User Program)이 IPC를 재개하기 위해 특별히 IPC 구동(Driver) 부분을 초기화(initial)할 필요가 없기 때문에 보다 빠른 프로세서간 통신이 재개된다.

Claims

프로세서간 통신을 위해 두 개의 통신 케이블을 구비하고, 프로세서간 통신 버스의 상태를 기록하는 제1레지스터, 장애알림 인터럽트 발생여부를 설정하는 제2레지스터 및 상기 두 개의 통신 케이블중 어느 하나가 탈장시 다른 케이블로 통신을 재개하도록 케이블 변경을 설정하는 제3레지스터를 이용해 교환기의 프로세서간 통신의 장애를 처리하는 방법에 있어서,

상기 프로세서간 통신 장애를 알리는 인터럽트 발생 시 더 이상 상기 인터럽트가 발생하지 않도록 상기 제2레지스터를 설정하고, 상기 제1레지스터를 참조하여 장애 상태를 판단하는 과정과,

상기 판단 결과 케이블이 탈장되었다고 판단 시 탈장 케이블이 아닌 다른 케이블로 통신을 수행하도록 상기 제3레지스터를 설정하고, 상기 제1레지스터를 클리어한후 통신을 재개하는 과정과,

상기 판단결과 케이블 탈장 이외의 다른 장애로 판단 시 현재 사용중인 케이블을 검사하고, 상기 현재 사용중이 아닌 다른 케이블로 통신을 수행하도록 상기 제3레지스터를 설정하며, 상기 제1레지스터를 클리어한후 통신을 재개하는 과정과,

상기 통신 재개 후, 상기 장애알림 인터럽트가 발생할 수 있도록 상기 제2레지스터를 설정하는 과정을 포함하는 것을 특징으로 하는 방법.