KR100267400B1 - Method for fabricating split gate - Google Patents
Method for fabricating split gate Download PDFInfo
- Publication number
- KR100267400B1 KR100267400B1 KR1019980037553A KR19980037553A KR100267400B1 KR 100267400 B1 KR100267400 B1 KR 100267400B1 KR 1019980037553 A KR1019980037553 A KR 1019980037553A KR 19980037553 A KR19980037553 A KR 19980037553A KR 100267400 B1 KR100267400 B1 KR 100267400B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- mos transistor
- semiconductor substrate
- split gate
- nitrogen ions
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 50
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- -1 nitrogen ions Chemical class 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 230000000295 complement effect Effects 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
상보형 모스 트랜지스터의 각 트랜지스터 구동 전압을 달리하도록 한 스플릿 게이트 제조 방법에 관한 것으로, 상보형 모스 트랜지스터의 P 채널 및 N 채널 모스 트랜지스터 영역이 정의된 반도체 기판의 상부에 희생 산화막이 형성된 상태에서, 저전압 구동 모스 트랜지스터 영역에 질소 이온을 선택적으로 이온 주입한 후, 반도체 기판 상부의 희생 산화막을 세정하여 제거하고, 반도체 기판을 급속 열처리하여 이온 주입에 따른 반도체 기판 표면의 손상을 회복시킨 다음, 반도체 기판을 열 산화하여 스플릿 게이트 산화막을 성장시킴으로써, 트랜지스터의 특성이 향상된 스플릿 게이트를 한번의 열 산화로 인한 간단한 공정에 의해 제조할 수 있도록 한다.The present invention relates to a split gate fabrication method in which the transistor driving voltages of the complementary MOS transistors are different from each other, wherein the sacrificial oxide film is formed on the semiconductor substrate in which the P channel and N channel MOS transistor regions of the complementary MOS transistor are defined. After selectively ion implanting nitrogen ions into the driving MOS transistor region, the sacrificial oxide film on the semiconductor substrate is cleaned and removed, and the semiconductor substrate is rapidly heat treated to recover damage to the surface of the semiconductor substrate due to ion implantation. By thermally oxidizing a split gate oxide film, a split gate having improved transistor characteristics can be manufactured by a simple process due to one thermal oxidation.
Description
본 발명은 상보형 모스 트랜지스터에 관한 것으로, 더욱 상세하게는 상보형 모스 트랜지스터의 각 트랜지스터 구동 전압을 달리하도록 한 스플릿 게이트 제조 방법에 관한 것이다.The present invention relates to a complementary MOS transistor, and more particularly, to a split gate manufacturing method in which each transistor driving voltage of the complementary MOS transistor is varied.
일반적으로 모스 트랜지스터는 필드 효과 트랜지스터의 일종으로, 반도체 기판에 형성된 소스, 드레인 영역과, 이 소스, 드레인 영역이 형성된 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가지며, 금속 전극과 반도체 기판 사이에 인가된 바이어스에 의해서 반도체 기판 위의 산화막 바로 밑에 전류의 통로가 되어야할 채널이 형성되고, 그것이 바이어스의 값에 의해 제어되는 것이 기본 원리이다. 그리고, 모스형 반도체 소자에서 게이트 산화막은 반도체 구조 중 가장 얇은 산화막으로, 게이트 전극과 반도체 기판간의 절연물로서 게이트 전극에 존재하는 전압에 의해 반도체 기판의 게이트 영역에 전하를 유기 시키고, 소스와 드레인 사이에 채널을 형성시키는 것으로, 그 두께가 얇을수록 반도체 소자의 구동 전압이 낮아진다.Generally, a MOS transistor is a type of field effect transistor, and has a source and a drain region formed in a semiconductor substrate, a structure in which a gate oxide film and a gate are formed on a substrate on which the source and drain regions are formed, and is applied between a metal electrode and a semiconductor substrate. The basic principle is that a channel to be a passage of electric current is formed under the oxide film on the semiconductor substrate by the bias applied, and it is controlled by the value of the bias. In the MOS-type semiconductor device, the gate oxide film is the thinnest oxide film of the semiconductor structure. The gate oxide film is an insulator between the gate electrode and the semiconductor substrate and induces charge in the gate region of the semiconductor substrate by a voltage present at the gate electrode. By forming the channel, the thinner the thickness, the lower the driving voltage of the semiconductor element is.
또한, 소스 및 드레인 영역의 안쪽에 농도가 엷은 LDD 영역을 둔 구조의 모스 트랜지스터가 주로 사용되고 있다.In addition, a MOS transistor having a structure having a thin LDD region inside the source and drain regions is mainly used.
상기와 같은 모스 트랜지스터는 채널의 종류에 따라 N 채널 모스 트랜지스터와 P 채널 모스 트랜지스터로 나눌 수 있으며, 상기 각 채널의 모스 트랜지스터가 하나의 기판에 형성되는 경우 이를 상보형 모스 트랜지스터(CMOS ;complementary metal oxide semiconductor) 트랜지스터라 하는 데, 이러한 상보형 모스 트랜지스터는 현재 일반적으로 사용되고 있는 반도체 소자의 근간을 이루고 있다.The MOS transistor may be divided into an N-channel MOS transistor and a P-channel MOS transistor according to the type of channel, and when the MOS transistor of each channel is formed on one substrate, it is a complementary MOS transistor (CMOS). The complementary MOS transistor, which is referred to as a transistor, forms the basis of a semiconductor device currently used in general.
특히, 최근의 상보형 모스 트랜지스터 구조의 논리 소자는 저 전력화 및 다기능 효율을 고려하여 동일 칩 상의 P 채널 모스 트랜지스터와 N 채널 모스 트랜지스터에 있어서, 두께가 다른 게이트 산화막에 의해 고전압 및 저전압으로 각기 다르게 구동되는 스플릿 게이트(split gate) 구조가 주류로 되고 있다.In particular, the logic elements of the complementary MOS transistor structure of recent years are driven differently at a high voltage and a low voltage by a gate oxide film having a different thickness in a P-channel MOS transistor and an N-channel MOS transistor on the same chip in consideration of low power and multifunction efficiency. Split gate structures are becoming mainstream.
그러면, 종래의 스플릿 게이트를 제조하는 방법을 첨부된 도 1a 내지 도 1f를 참조하여 설명한다.Next, a method of manufacturing a conventional split gate will be described with reference to FIGS. 1A to 1F.
먼저, 도 1a에 도시한 바와 같이, 반도체 기판(1) 상의 소자 분리 영역에 선택적 산화법(LOCOS ; local oxidation of silicon)에 의한 필드 산화막(2)이나 트랜치를 형성하여 모스 트랜지스터 영역을 정의한 다음, 반도체 기판(1)을 표면 세정하여 반도체 기판 상부에 형성된 자연 산화막 등의 희생 산화막을 제거한다.First, as shown in FIG. 1A, a MOS transistor region is defined by forming a field oxide film 2 or a trench by a selective oxidation method (LOCOS; local oxidation of silicon) on a device isolation region on a semiconductor substrate 1, and then semiconductor The substrate 1 is surface cleaned to remove sacrificial oxide films such as natural oxide films formed on the semiconductor substrate.
그 다음 도 1b에 도시한 바와 같이, 반도체 기판(1)을 퍼니스(furnace)에서 열 산화시켜 반도체 기판의 모스 트랜지스터 영역에 게이트 산화막(3)을 열 성장시킨다. 이때, 상보형 모스 트랜지스터의 P 채널 및 N 채널 모스 트랜지스터가 형성될 각 모스 트랜지스터 영역에 열 성장된 게이트 산화막의 두께는 동일하다.1B, the semiconductor substrate 1 is thermally oxidized in a furnace to thermally grow the gate oxide film 3 in the MOS transistor region of the semiconductor substrate. At this time, the thickness of the gate oxide film thermally grown in each MOS transistor region where the P-channel and N-channel MOS transistors of the complementary MOS transistor are to be formed is the same.
그 다음 도 1c에 도시한 바와 같이, 반도체 기판(1) 상부에 감광막(4)을 도포한다. 그리고, 저전압(LV) 및 고전압(HV) 구동전압에 의해 각 채널의 모스 트랜지스터가 다른 전압에 의해 동작되도록 하기 위한 스플릿 게이트를 형성하기 위해 소정의 마스크로 감광막(4)을 노광 현상하여 저전압 구동 영역(LV)이 드러나도록 패터닝(patterning)한다.Then, as shown in FIG. 1C, a photosensitive film 4 is applied over the semiconductor substrate 1. Then, the photosensitive film 4 is exposed and developed with a predetermined mask to form a split gate for operating the MOS transistor of each channel by the low voltage LV and the high voltage HV driving voltage. Patterning (LV) is revealed.
그 다음 도 1d에 도시한 바와 같이, 패턴화된 감광막(4)을 마스크로 식각하여 드러난 저전압 구동 영역(LV)의 게이트 산화막을 식각하여 제거한다.Next, as shown in FIG. 1D, the gate oxide film of the low voltage driving region LV exposed by etching the patterned photosensitive film 4 with a mask is etched and removed.
그 다음 도 1e에 도시한 바와 같이, 고전압 구동 영역(HV)에 남은 패턴화된 감광막(4)을 제거한다. 그러면, 반도체 기판의 저전압 구동 영역(LV)에는 게이트 산화막이 제거되고 없으며, 고전압 구동 영역(HV)에는 도 1b에서 열 성장된 게이트 산화막이 잔류하게 된다.Then, as shown in FIG. 1E, the patterned photosensitive film 4 remaining in the high voltage driving region HV is removed. As a result, the gate oxide film is not removed in the low voltage driving region LV of the semiconductor substrate, and the gate oxide film thermally grown in FIG. 1B remains in the high voltage driving region HV.
그 다음 도 1f에 도시한 바와 같이, 고전압 구동 영역(HV)에만 소정 두께의 게이트 산화막이 성장된 반도체 기판(1)을 재차 퍼니스에서 열 산화시켜, 소정 두께의 게이트 산화막(5)을 재 성장시킨다. 그러면, 반도체 기판의 저전압 구동 영역(LV)에는 재 성장된 소정 두께의 게이트 산화막(5)이 형성되며, 고전압 구동 영역(HV)에는 초기 열 성장된 산화막(3)의 두께와 재 성장된 산화막(5)의 두께가 합쳐진 게이트 산화막(7)이 형성되어, 반도체 기판의 저전압 구동 영역(LV)과 고전압 구동 영역(HV)에는 두께가 다른 스플릿 게이트 산화막이 형성된다.Then, as shown in FIG. 1F, the semiconductor substrate 1 in which the gate oxide film having the predetermined thickness is grown only in the high voltage driving region HV is thermally oxidized in the furnace again to regrow the gate oxide film 5 having the predetermined thickness. . Then, the gate oxide film 5 having the predetermined thickness is re-grown in the low voltage driving region LV of the semiconductor substrate, and the thickness of the oxide film 3 that has been initially thermally grown and the regrown oxide film is formed in the high voltage driving region HV. A gate oxide film 7 in which the thicknesses of 5) are combined is formed, and a split gate oxide film having a different thickness is formed in the low voltage driving region LV and the high voltage driving region HV of the semiconductor substrate.
이후, 반도체 기판 상에 폴리실리콘을 증착하고 패터닝 함으로써 스플릿 게이트를 완성한다.Thereafter, the split gate is completed by depositing and patterning polysilicon on the semiconductor substrate.
이와 같이 종래의 스플릿 게이트 제조 방법은 퍼니스에 의한 1차 열 산화로 각 모스 트랜지스터 영역에 동일한 두께의 게이트 산화막을 형성하고, 산화막의 선택적 식각을 한 다음, 재차 퍼니스에 의한 열 산화로 목적하는 게이트 산화막의 두께를 조절하여 스플릿 게이트를 형성하는 것으로, 2번의 열 산화 공정을 하여야 하므로 공정이 복잡할 뿐만 아니라 재 산화에 의한 게이트 산화막 두께의 정확한 조절이 어려운 단점이 있다.As described above, in the conventional split gate fabrication method, a gate oxide film having the same thickness is formed in each MOS transistor region by primary thermal oxidation by a furnace, selective etching of the oxide film is performed, and then again, the target gate oxide film is thermally oxidized by the furnace. Since the split gate is formed by adjusting the thickness of the split gate, two thermal oxidation processes are required, and thus, the process is not only complicated, but it is difficult to precisely control the thickness of the gate oxide film by reoxidation.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 단지 1번의 열 산화에 의한 간단한 공정에 의해 스플릿 게이트를 제조하는 방법을 제공하는 데 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a method for manufacturing a split gate by a simple process by only one thermal oxidation.
도 1a 내지 도 1f는 종래의 방법에 따라 스플릿 게이트를 제조하는 공정을 도시한 공정도이고,1A to 1F are process diagrams illustrating a process of manufacturing a split gate according to a conventional method,
도 2a 내지 도 2f는 본 발명의 일 실시예에 따라 스플릿 게이트를 제조하는 공정을 도시한 공정도이다.2A through 2F are process diagrams illustrating a process of manufacturing a split gate according to an exemplary embodiment of the present invention.
상기와 같은 목적을 달성하기 위하여 본 발명은, 게이트 산화막 형성 전에 저 에너지에 의한 저 농도의 질소 이온을 상보형 모스 트랜지스터의 저전압 구동 모스 트랜지스터 영역에 이온 주입하거나 저전압 및 고전압 구동 모스 트랜지스터에 서로 다른 농도로 이온 주입하고, 급속 열처리 공정에 의해 이온 주입에 따른 반도체 기판의 표면 손상을 회복시킨 후, 열 산화하여 스플릿 게이트 산화막을 형성하는 것을 특징으로 한다.In order to achieve the above object, the present invention, before the gate oxide film formation, ion implantation of low concentration of nitrogen ions by low energy into the low voltage driving MOS transistor region of the complementary MOS transistor or different concentrations in the low voltage and high voltage driving MOS transistor After ion implantation, the surface damage of the semiconductor substrate due to the ion implantation is recovered by a rapid heat treatment process, and then thermally oxidized to form a split gate oxide film.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따라 스플릿 게이트를 제조하는 공정을 도시한 것이다. 먼저, 도 2a에 도시한 바와 같이, 선택적 산화법에 의한 필드 산화막(12) 또는 트랜치에 의해 P 채널 및 N 채널 모스 트랜지스터 영역이 각각 정의된 반도체 기판(11)에 자연 산화막 등의 희생 산화막(13)이 형성된 상태에서 감광막(14)을 도포하고, 소정의 마스크로 감광막을 노광 현상하여 저전압으로 구동되는 모스 트랜지스터 영역(LV)이 드러나도록 패터닝한다.2A-2F illustrate a process for fabricating a split gate in accordance with one embodiment of the present invention. First, as shown in FIG. 2A, a sacrificial oxide film 13 such as a native oxide film or the like is formed on a semiconductor substrate 11 in which P-channel and N-channel MOS transistor regions are defined by a field oxide film 12 or a trench by a selective oxidation method, respectively. In this state, the photosensitive film 14 is coated, and the photoresist film is exposed and developed using a predetermined mask to pattern the MOS transistor region LV driven at a low voltage.
그 다음 도 2b에 도시한 바와 같이, 반도체 기판(11) 상부의 패턴화된 감광막(14)을 마스크로 질소 이온을 주입한다. 이때, 질소 이온을 고농도로 이온 주입할 경우에는, 이온 주입에 따른 반도체 기판 표면의 손상이 커서 후속 급속 열처리 공정에 의해서도 반도체 기판 표면 결함이 완전히 소멸되지 않는다. 따라서, 후속 열 산화 공정에 의해 성장되는 게이트 산화막의 계면이 균일하지 않고, 게이트 산화막의 고정 전하량도 일정하지 않게 되므로, 게이트 산화막의 열화 또는 게이트 누설 전류 등이 발생하게 된다. 또한, 각 모스 트랜지스터 영역의 소스/드레인 접합을 형성하는 반도체 기판에 질소 원소가 잔류하게 되며, 이는 채널에 기생저항으로 작용하여 드레인 전류 등의 트랜지스터 특성을 떨어뜨리게 된다. 그러므로, 질소 이온의 주입은 5KeV 내지 10KeV 정도의 저 에너지로,
그 다음 도 2c에 도시한 바와 같이, 반도체 기판(11) 상부에 형성된 패턴화된 감광막(14)을 제거한다.Then, as shown in FIG. 2C, the patterned photosensitive film 14 formed on the semiconductor substrate 11 is removed.
그 다음 도 2d에 도시한 바와 같이, 반도체 기판(11)을 세정하여 반도체 기판(11) 상부에 형성되어 있는 자연 산화막 등의 희생 산화막(13)을 제거한다.Next, as shown in FIG. 2D, the semiconductor substrate 11 is cleaned to remove the sacrificial oxide film 13 such as a natural oxide film formed on the semiconductor substrate 11.
그 다음 도 2e에 도시한 바와 같이, 반도체 기판(11)을 급속 열처리(RTA ; rapid thermal anneal) 공정에 의해 열처리하여 질소 이온 주입에 따른 반도체 기판의 계면 손상을 회복시킴과 동시에 반도체 기판의 저전압 구동 모스 트랜지스터 영역(LV) 계면으로 이온 주입된 질소 원소를 확산시킨다. 이때, 급속 열처리 공정은 1000℃ 내지 1100℃ 정도의 온도에서 5초 내지 15초 정도로 실시하는 것이 바람직하다. 또한, 금속 열처리 공정은 일반적인 반도체 소자의 제조 공정중, 반도체 소자의 임계 전압 조절, 펀치 스루(punch-through) 방지, 채널 스톱(channel stop) 형성, 웰 형성 등을 위한 이온 주입에 따른 반도체 기판의 손상을 회복시키기 위한 열처리 공정으로서도 적용할 수 있다. 즉, 이온 주입에 따른 반도체 기판의 손상 회복을 위한 열처리 공정을 하나의 공정으로 통일함으로써 공정 수를 줄일 수 있다.Next, as shown in FIG. 2E, the semiconductor substrate 11 is heat-treated by a rapid thermal anneal (RTA) process to recover interfacial damage of the semiconductor substrate caused by nitrogen ion implantation and at the same time to drive the low voltage of the semiconductor substrate. The nitrogen element ion-implanted to the MOS transistor region LV is diffused. At this time, the rapid heat treatment step is preferably performed at about 5 seconds to 15 seconds at a temperature of about 1000 ℃ to 1100 ℃. In addition, the metal heat treatment process is a process of manufacturing a semiconductor substrate according to ion implantation for controlling the threshold voltage of the semiconductor device, preventing punch-through, forming a channel stop, forming a well, and the like. It can also be applied as a heat treatment step for recovering damage. That is, the number of processes can be reduced by unifying the heat treatment process for recovering damage to the semiconductor substrate due to ion implantation into one process.
그 다음 도 2f에 도시한 바와 같이, 반도체 기판(11)을 퍼니스에서 850℃ 내지 950℃ 정도의 온도에서 열 산화시켜 각 모스 트랜지스터 영역에 두께가 다른 게이트 산화막을 형성한다. 즉, 열 산화 공정에 의해 저전압 구동 영역(LV)의 모스 트랜지스터 영역에서는 이온 주입된 질소 이온에 의해 반도체 기판의 계면에서 게이트 산화막(15)의 성장이 느리게 되어, 질소 이온이 주입되지 않은 고전압 구동 영역(HV)의 모스 트랜지스터 영역에서 성장되는 게이트 산화막(16)보다 두께가 얇게 된다.Next, as shown in FIG. 2F, the semiconductor substrate 11 is thermally oxidized at a temperature of about 850 ° C. to 950 ° C. in the furnace to form a gate oxide film having a different thickness in each MOS transistor region. That is, in the MOS transistor region of the low voltage driving region LV by the thermal oxidation process, growth of the gate oxide film 15 is slowed at the interface of the semiconductor substrate by the ion implanted nitrogen ions, and thus the high voltage driving region where the nitrogen ions are not implanted. The thickness becomes thinner than the gate oxide film 16 grown in the MOS transistor region of (HV).
이후, 반도체 기판 상에 폴리실리콘을 증착하고 패터닝하여 스플릿 게이트를 완성한다.Thereafter, polysilicon is deposited on the semiconductor substrate and patterned to complete the split gate.
상기의 실시예에서는 상보형 모스 트랜지스터의 P 채널 또는 N 채널 모스 트랜지스터 중 저전압 구동 영역의 모스 트랜지스터 영역에만 질소 이온을 주입한 후, 열 산화에 의한 스플릿 게이트 산화막을 형성하였지만, 이와는 달리 게이트의 요구 특성에 따라 고전압 구동 영역의 모스 트랜지스터 영역과 저전압 구동 영역의 모스 트랜지스터 영역에 서로 다른 이온 주입량으로 질소를 이온 주입한 후, 열 산화에 의해 스플릿 게이트 산화막을 형성할 수도 있다.In the above embodiment, after the nitrogen ions are implanted into the MOS transistor region of the low voltage driving region among the P-channel or N-channel MOS transistors of the complementary MOS transistor, a split gate oxide film formed by thermal oxidation is formed. Accordingly, after the ion is implanted into the MOS transistor region of the high voltage driving region and the MOS transistor region of the low voltage driving region at different ion implantation amounts, the split gate oxide film may be formed by thermal oxidation.
이와 같이 본 발명은 게이트 산화막 형성 전에 저 에너지에 의한 저 농도의 질소 이온을 상보형 모스 트랜지스터의 저전압 구동 모스 트랜지스터 영역에 이온 주입하거나 저전압 및 고전압 구동 모스 트랜지스터에 서로 다른 농도로 이온 주입하고, 급속 열처리 공정에 의해 이온 주입에 따른 반도체 기판의 표면 손상을 회복시킨 후, 열 산화하여 스플릿 게이트 산화막을 형성하므로 써, 트랜지스터 특성이 향상된 스플릿 게이트를 한번의 열 산화로 인한 간단한 공정에 의해 제조할 수 있다.As described above, in the present invention, a low concentration of nitrogen ions due to low energy is ion-implanted into a low voltage driving MOS transistor region of a complementary MOS transistor or ion implanted at different concentrations into a low voltage and high voltage driving MOS transistor before a gate oxide film is formed, and rapid heat treatment. After the surface damage of the semiconductor substrate due to the ion implantation is recovered by the process, thermal oxidation is performed to form the split gate oxide film, so that the split gate having improved transistor characteristics can be manufactured by a simple process due to one thermal oxidation.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037553A KR100267400B1 (en) | 1998-09-11 | 1998-09-11 | Method for fabricating split gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037553A KR100267400B1 (en) | 1998-09-11 | 1998-09-11 | Method for fabricating split gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000019441A KR20000019441A (en) | 2000-04-15 |
| KR100267400B1 true KR100267400B1 (en) | 2000-10-16 |
Family
ID=19550319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980037553A KR100267400B1 (en) | 1998-09-11 | 1998-09-11 | Method for fabricating split gate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100267400B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411025B1 (en) * | 2001-12-11 | 2003-12-18 | 주식회사 하이닉스반도체 | Method of manufacturing a semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418855B1 (en) * | 2001-05-15 | 2004-02-19 | 주식회사 하이닉스반도체 | Method for forming the dual gate of semiconductor device |
| KR100473735B1 (en) * | 2002-10-14 | 2005-03-10 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
| KR100949896B1 (en) * | 2003-06-30 | 2010-03-25 | 주식회사 하이닉스반도체 | Method for fabricating a dual gate oxide |
| KR101008222B1 (en) * | 2003-12-12 | 2011-01-17 | 매그나칩 반도체 유한회사 | Method for manufacturing Non-volatile memory device |
-
1998
- 1998-09-11 KR KR1019980037553A patent/KR100267400B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411025B1 (en) * | 2001-12-11 | 2003-12-18 | 주식회사 하이닉스반도체 | Method of manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000019441A (en) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010124B1 (en) | Semiconductor transistor structure and making method thereof | |
| US5918129A (en) | Method of channel doping using diffusion from implanted polysilicon | |
| JP3095564B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100427959B1 (en) | Method of manufacturing a pic(power integrated circuit) device, and a pic device manufactured by such a method | |
| JP3481223B2 (en) | Method for manufacturing semiconductor device | |
| KR100267400B1 (en) | Method for fabricating split gate | |
| JP3200231B2 (en) | Method for manufacturing semiconductor device | |
| KR100279951B1 (en) | Method for manufacturing split gate oxynitride of cmos transistor | |
| KR20070001732A (en) | Method of manufacturing a semiconductor device using gate-through ion implantation | |
| KR100253569B1 (en) | Manufacture of semiconductor device | |
| KR100231480B1 (en) | Method of fabricating semiconductor device | |
| JPH09306862A (en) | Manufacturing semiconductor device | |
| US6573165B2 (en) | Method of providing polysilicon spacer for implantation | |
| JPS63275179A (en) | Mis type semiconductor integrated circuit device | |
| KR20010065154A (en) | Method of manufacturing CMOS transistor having dual poly gate electrode | |
| JPH04263468A (en) | Manufacture of semiconductor device | |
| JP2007516614A (en) | Manufacturing method of semiconductor device and semiconductor device obtained by the method | |
| KR100422325B1 (en) | Fabricating method of semiconductor device | |
| KR19980058454A (en) | Manufacturing method of semiconductor device | |
| KR100207547B1 (en) | Method of fabricating cmos | |
| JP2737626B2 (en) | Method for manufacturing CMOS semiconductor device | |
| KR100243282B1 (en) | Method of manufacturing semiconductor device | |
| KR100609225B1 (en) | Fabricating method of gate oxidation layer in semiconductor device | |
| KR101128699B1 (en) | Method for manufacturing a semiconductor device | |
| JP2004172274A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110620 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |