KR100267254B1 - Device for controlling modem in adsl - Google Patents
Device for controlling modem in adsl Download PDFInfo
- Publication number
- KR100267254B1 KR100267254B1 KR1019980035643A KR19980035643A KR100267254B1 KR 100267254 B1 KR100267254 B1 KR 100267254B1 KR 1019980035643 A KR1019980035643 A KR 1019980035643A KR 19980035643 A KR19980035643 A KR 19980035643A KR 100267254 B1 KR100267254 B1 KR 100267254B1
- Authority
- KR
- South Korea
- Prior art keywords
- adsl
- atm
- data
- control
- unit
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 30
- 238000012545 processing Methods 0.000 claims description 18
- 230000006870 function Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000012423 maintenance Methods 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 101150012579 ADSL gene Proteins 0.000 abstract 3
- 102100020775 Adenylosuccinate lyase Human genes 0.000 abstract 3
- 108700040193 Adenylosuccinate lyases Proteins 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- COCLLEMEIJQBAG-UHFFFAOYSA-N 8-methylnonyl 2-methylprop-2-enoate Chemical compound CC(C)CCCCCCCOC(=O)C(C)=C COCLLEMEIJQBAG-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2854—Wide area networks, e.g. public data networks
- H04L12/2856—Access arrangements, e.g. Internet access
- H04L12/2869—Operational details of access network equipments
- H04L12/2898—Subscriber equipments
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Telephonic Communication Services (AREA)
- Communication Control (AREA)
Abstract
본 발명은 ATM 25Mbps 가입자 인터페이스 속도와 ADSL 데이터 링크 속도간의 차이에 따른 문제점을 해결하기 위한 것으로, 이러한 본 발명은 주제어부에서 ADSL 데이터 링크를 초기화한 후 그 전송 속도에 대한 정보를 하향 데이터 ATM 셀의 GFC 필드에 삽입하여 보내도록 제어하고, 가입자단에서 ATM 셀의 GFC 필드를 해석하여 상향 데이터 전송 속도를 인식하여 이 속도에 맞추어 상향 데이터를 생성하여 보내도록 제어하며, GFC 필드를 4비트로 구성하여 전송 속도를 16 단위의 속도로 구분하고 링크 초기화시 결정되는 데이터 속도는 32kbps의 정수배로써 결정하여 전송하도록 제어함으로써, ATM 25Mbps 가입자 인터페이스 속도와 ADSL 데이터 링크 속도간의 차이에 따른 데이터 손실을 없애고 데이터 버퍼의 양을 감소시킬 수 있게 되는 것이다.The present invention is to solve the problem caused by the difference between the ATM 25Mbps subscriber interface speed and the ADSL data link speed, the present invention is to initialize the ADSL data link in the main control section and then to transmit information about the transmission rate of the downlink data ATM cell It inserts into GFC field and controls to send.The subscriber end interprets GFC field of ATM cell to recognize uplink data rate and controls to generate uplink data according to this rate and send and configure GFC field into 4 bits. By separating the speed into 16 unit speeds and controlling the data rate determined at the time of link initialization as an integer multiple of 32kbps, it eliminates data loss due to the difference between the ATM 25Mbps subscriber interface speed and the ADSL data link speed. Can be reduced.
Description
본 발명은 ADSL(Asynchronous Digital Subscriber Line, 비동기 디지털 가입자선) 모뎀에 관한 것으로, 특히 ATM(Asynchronous Transfer Mode, 비동기 전송 방식) 25Mbps 가입자 인터페이스 속도와 ADSL 데이터 링크 속도간의 차이에 따른 데이터 손실을 없애고 데이터 버퍼의 양을 감소시킨 ADSL 모뎀제어 장치에 관한 것이다.The present invention relates to an Asynchronous Digital Subscriber Line (ADSL) modem, and in particular, eliminates data loss due to the difference between the Asynchronous Transfer Mode (ATM) 25 Mbps subscriber interface speed and the ADSL data link speed. The present invention relates to an ADSL modem control apparatus having a reduced amount.
일반적으로 ADSL은 기존의 전화 회선(꼬임 쌍선 동선)을 이용하여, 전화국에서 가정까지 내려가는 방향으로 6M비트/초, 올라가는 방향으로 640K비트/초의 통신(비대칭)을 실현할 수 있는 기술이다. 그래서 동일한 전화 회선으로 기존의 전화를 수용하면서 고속의 멀티미디어 서비스를 수용할 수 있다.In general, ADSL is a technology capable of realizing communication (asymmetry) of 6Mbits / sec in the direction of descending from the telephone station to the home and 640Kbits / sec in the upward direction by using the existing telephone line (twisted twisted pair copper). Thus, it is possible to accommodate high-speed multimedia services while accommodating existing telephones on the same telephone line.
여기서 ADSL 데이터 링크 속도는 하향 6Mbps 정도가 일반적이므로 하향 데이터 흐름의 경우는 ADSL 데이터 링크 속도인 6Mbps에서 가입자 인터페이스 속도인 25Mbps로 데이터가 전달되므로 아무런 문제가 없으나, 상향 데이터 흐름의 경우에는 물리적으로 25Mbps의 데이터 전달율을 가지는 가입자 인터페이스를 통해서 ADSL 상향 데이터 속도(최대 640Kbps)가 넘는 데이터가 전달될 경우 ADSL 모뎀에서 ADSL 데이터 링크의 대역폭을 넘는 데이터는 전부 폐기될 수밖에 없게 된다.Since the ADSL data link speed is generally about 6 Mbps, the downlink data flow has no problem since the data is transmitted from the 6 Mbps ADSL data link rate to the subscriber interface speed of 25 Mbps, but the uplink data flow is physically 25 Mbps. When data is transmitted over the ADSL upstream data rate (up to 640 Kbps) through the subscriber interface with data rate, all data beyond the bandwidth of the ADSL data link in the ADSL modem will be discarded.
이를 해결하기 위해 버퍼 용량을 키우는 것은 메모리 버퍼의 낭비를 초래하게 되고, 상향 데이터의 속도 클 경우에는 설정된 데이터 속도를 넘는 데이터는 역시 폐기되는 문제점이 있었다.In order to solve this problem, increasing the buffer capacity causes a waste of the memory buffer, and when the upstream data rate is large, data over the set data rate is also discarded.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 ATM 25Mbps 가입자 인터페이스 속도와 ADSL 데이터 링크 속도간의 차이에 따른 데이터 손실을 없애고 데이터 버퍼의 양을 감소시킬 수 있는 ADSL 모뎀제어 장치를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the above-mentioned conventional problems, and an object of the present invention is to eliminate the data loss caused by the difference between the ATM 25 Mbps subscriber interface speed and the ADSL data link speed, and to reduce the amount of data buffer. To provide an ADSL modem control device.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 ADSL 모뎀제어 장치는,In order to achieve the above object, ADSL modem control apparatus according to the present invention,
ADSL 모뎀제어 장치를 어드레스 래치 및 데이터 버스 버퍼를 통해 전반적으로 제어하는 주제어부와; 상기 주제어부의 제어에 따라 수신된 신호의 노이즈 및 신호왜곡을 보상하고 변/복조를 수행하는 ADSL DMT(Discrete Multitone modulation) 송수신부와; 상기 ADSL DMT 송수신부에서 인터리브(Interleave)된 데이터를 저장하는 인터리브 메모리와; 상기 주제어부의 제어를 받고, 상기 ADSL DMT 송수신부와 연결되며, ADSL 물리매체 전송에 대한 ATM 물리계층의 전송수렴(TC, Transmission Convergence) 기능을 수행하는 ATM 전송수렴부와; 상기 주제어부의 제어를 받고, 상기 ATM 전송수렴부와 연결되며, 종단간 ATM 서비스를 수행할 수 있도록 가입자 인터페이스를 지원하기 위해 ATM 물리계층의 TC와 PMD(Physical Medium Dependent) 기능을 수행하는 ATM 인터페이스부로 이루어짐을 그 기술적 구성상의 특징으로 한다.A main control unit which controls the ADSL modem control apparatus generally through an address latch and a data bus buffer; An ADSL DMT (Discrete Multitone Modulation) transceiver for compensating for the noise and signal distortion of the received signal and performing modulation / demodulation under the control of the main controller; An interleaved memory storing interleaved data in the ADSL DMT transceiver; An ATM transmission converging unit under the control of the main control unit, connected to the ADSL DMT transceiver, and performing a Transmission Convergence (TC) function of an ATM physical layer for transmission of an ADSL physical medium; Under the control of the main control unit, connected to the ATM transmission convergence unit, to support the subscriber interface to perform end-to-end ATM service to the ATM interface unit that performs the TC Physical Physical Dependent (PMD) function and TC of the ATM physical layer It is characterized by the technical configuration.
도 1은 본 발명이 적용되는 ADSL 서비스망 구성도이고,1 is a block diagram of an ADSL service network to which the present invention is applied;
도 2는 본 발명에 의한 ADSL 모뎀제어 장치의 블록구성도이며,2 is a block diagram of an ADSL modem control apparatus according to the present invention;
도 3은 도2에서 ADSL 모뎀제어 장치와 주변장치간의 블록구성도이다.FIG. 3 is a block diagram of an ADSL modem control device and a peripheral device in FIG. 2.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 주제어부 20 : ADSL DMT 송수신부10: main controller 20: ADSL DMT transceiver
30 : 인터리브 메모리 40 : ATM 전송수렴부30: interleaved memory 40: ATM transmission convergence unit
50 : ATM 인터페이스50: ATM interface
이하, 상기와 같은 본 발명 ADSL 모뎀제어 장치의 기술적 사상에 따른 일실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings an embodiment according to the technical spirit of the present invention ADSL modem control apparatus as described above in detail.
먼저 도1은 본 발명이 적용되는 ADSL 서비스망 구성도로써, 이의 동작을 설명하면 다음과 같다.First, FIG. 1 is a block diagram of an ADSL service network to which the present invention is applied.
즉, ADSL 망접속 시스템은 광대역 공중망(ATM)에 의해 ISP(International Signalling Point, 국제 신호점), 서버, 인터넷(Internet)을 통하여 양방향 데이터를 송/수신한다. 그래서 ADSL 망접속 시스템은 ADSL 망관리 시스템에 의해 제어 및 관리를 받아 ATM 교환으로 광대역 공중망의 양방향 데이터를 인터페이스한다. 그리고 POTS(Public Office Telephone System) 분리기(Splitter)는 공중교환기(Public Switch)에 의해 PSTN(Public Switched Telephone Network, 공중 전화 교환망)와 데이터와 ATM 교환망을 통한 데이터를 분리하고, 동선을 이용하여 가입자에게 데이터를 전송한다.That is, the ADSL network access system transmits / receives bidirectional data through an broadband broadband network (ATM) through an international signaling point (ISP), a server, and the Internet. Therefore, ADSL network access system is controlled and managed by ADSL network management system to interface bidirectional data of broadband public network through ATM exchange. The public office telephone system (POTS) splitter separates the data through the public switched telephone network (PSTN) and the data from the ATM switching network by a public switch, and uses copper lines to provide subscribers. Send the data.
이때 POTS 분리기는 ATM망의 신호에서 POTS의 통화신호와 ADSL 데이터 및 제어신호를 분리하여 ADSL 모뎀으로 전송하고, ADSL 모뎀은 ATM 25Mbps NIC(Network Interface Card, 네트워크 인터페이스 카드)와 이더넷(Ethernet) 망을 통해 가입자에게 양방향 데이터를 전송하게 된다.At this time, POTS Separator separates POTS call signal, ADSL data and control signal from ATM network signal and transmits it to ADSL modem, and ADSL modem transmits ATM 25Mbps NIC (Network Interface Card) and Ethernet (Ethernet) network. The two-way data is transmitted to the subscriber.
도2는 본 발명에 의한 ADSL 모뎀제어 장치의 블록구성도이다.2 is a block diagram of an ADSL modem control apparatus according to the present invention.
이에 도시된 바와 같이, ADSL 모뎀제어 장치는, ADSL 모뎀제어 장치를 어드레스 래치 및 데이터 버스 버퍼를 통해 전반적으로 제어하는 주제어부(10)와; 상기 주제어부(10)의 제어에 따라 수신된 신호의 노이즈 및 신호왜곡을 보상하고 변/복조를 수행하는 ADSL DMT 송수신부(20)와; 상기 ADSL DMT 송수신부(20)에서 인터리브된 데이터를 저장하는 인터리브 메모리(30)와; 상기 주제어부(10)의 제어를 받고, 상기 ADSL DMT 송수신부(20)와 연결되며, ADSL 물리매체 전송에 대한 ATM 물리계층의 전송수렴 기능을 수행하는 ATM 전송수렴부(40)와; 상기 주제어부(10)의 제어를 받고, 상기 ATM 전송수렴부(40)와 연결되며, 종단간 ATM 서비스를 수행할 수 있도록 가입자 인터페이스를 지원하기 위해 ATM 물리계층의 TC와 PMD 기능을 수행하는 ATM 인터페이스부(50)로 구성된다.As shown therein, the ADSL modem control apparatus includes: a main controller 10 which controls the ADSL modem control apparatus generally through an address latch and a data bus buffer; An ADSL DMT transceiver 20 which compensates for the noise and signal distortion of the received signal and performs modulation / demodulation under the control of the main controller 10; An interleaved memory (30) for storing data interleaved by the ADSL DMT transceiver (20); An ATM transmission converging unit 40 under the control of the main control unit 10 and connected to the ADSL DMT transmission / reception unit 20 and performing a transmission convergence function of an ATM physical layer for ADSL physical media transmission; ATM under the control of the main control unit 10, connected to the ATM transmission converging unit 40, and performing a TC and PMD function of an ATM physical layer to support a subscriber interface to perform an end-to-end ATM service. It is composed of an interface unit 50.
여기서 주제어부(10)는, 어드레스 래치 및 데이터 버스 버퍼를 통해 시스템을 전반적으로 제어하는 중앙처리장치(11)와; 상기 중앙처리장치(11)에서 처리된 데이터를 저장하는 동적램(DRAM, Dynamic Random Access Memory)(12)과; 상기 중앙처리장치(11)에서 수행될 프로그램을 저장하는 이피롬(EPROM, Erasable Programmable Read Only Memory)(13)과; 상기 중앙처리장치(11)의 데이터를 저장하는 재기록이 가능한 플래시 메모리(Flash ROM)(14)와; 상기 중앙처리장치(11)가 외부 블록과 입/출력할 수 있도록 하는 직렬 입/출력부(15)로 구성된다.Here, the main controller 10 includes a central processing unit 11 for controlling the overall system through an address latch and a data bus buffer; A dynamic random access memory (DRAM) 12 for storing data processed by the central processing unit 11; An EROM (Erasable Programmable Read Only Memory) 13 for storing a program to be executed in the central processing unit 11; A rewritable flash memory (Flash ROM) 14 for storing data of the central processing unit 11; The central processing unit 11 is composed of a serial input / output unit 15 to input / output with the external block.
그리고 ADSL DMT 송수신부(20)는, 상기 주제어부(10)의 제어에 따라 실시간 처리 운용체제를 기반으로 제어기능을 수행하고 OAM(Operation And Maintenance, 운용 및 유지보수) 셀의 분석 및 삽입 기능과 칩의 초기화 및 동작모드를 설정하는 DSP(Digital Signal Process, 디지털 신호 처리) 프로세서(21)와; 상기 DSP 프로세서(21)의 제어에 따라 ATM망과 송/수신할 신호의 노이즈와 신호왜곡을 보상하는 필터 및 라인 드라이버(22)와; 상기 필터 및 라인 드라이버(22)와 연결되고, 상기 DSP 프로세서(21)의 제어에 따라 디지털 신호와 아날로그 신호의 상호변환을 수행하는 아날로그 프론트-엔드부(AFE, Analog Front-End)(23)와; 상기 아날로그 프론트-엔드부(23)와 연결되고, 상기 DSP 프로세서(21)의 제어에 따라 변조/복조 기능을 수행하는 DMT(Discrete Multitone modulation) 신호처리부(24)와; 상기 DMT 신호처리부(24)와 연결되고, 상기 DSP 프로세서(21)의 제어에 따라 상기 ATM 전송수렴부(40)와의 양방향 데이터 처리를 선입선출(FIFO, First In First Out) 방식으로 처리하여 프레이밍(Framing)을 수행하는 프레이머(Framer) 및 인터페이스부(25)로 구성된다.The ADSL DMT transceiver 20 performs a control function based on a real-time processing operating system under the control of the main controller 10, and analyzes and inserts an OAM (Operation And Maintenance) cell. A DSP (Digital Signal Process) processor 21 for setting the initialization and operation mode of the chip; A filter and line driver 22 for compensating for noise and signal distortion of an ATM network and a signal to be transmitted / received under the control of the DSP processor 21; An analog front-end unit (AFE) 23 connected to the filter and line driver 22 and performing mutual conversion between a digital signal and an analog signal under the control of the DSP processor 21; ; A discrete multitone modulation (DMT) signal processor (24) connected to the analog front-end unit (23) and performing a modulation / demodulation function under the control of the DSP processor (21); It is connected to the DMT signal processor 24, and under the control of the DSP processor 21, the bidirectional data processing with the ATM transmission converging unit 40 is processed in a first-in-first-out (FIFO) manner to form a frame. It is composed of a framer (Framer) and the interface unit 25 for performing the framing.
또한 참조번호 61은 어드레스 래치 및 데이터 버스 버퍼를 통해 수행된 ADSL 모뎀제어 장치의 처리 결과를 디스플레이하는 LED(Light Emitting Diode, 발광 다이오드) 디스플레이이고, 참조번호 62는 주제어부(10)의 제어신호가 어드레스 래치 및 데이터 버스 버퍼를 통해 DSP 프로세서(21)로 전송될 수 있도록 하는 IDMA 버스 인터페이스이며, 참조번호 63은 주제어부(10)의 제어신호가 어드레스 래치 및 데이터 버스 버퍼를 통해 ATM 인터페이스부(50)로 전송되도록 하는 유틸리티 버스 인터페이스이다.In addition, reference numeral 61 is an LED (Light Emitting Diode) display that displays the processing result of the ADSL modem control apparatus performed through the address latch and the data bus buffer, and reference numeral 62 denotes a control signal of the main controller 10. An IDMA bus interface that allows transmission to the DSP processor 21 through an address latch and a data bus buffer. Reference numeral 63 denotes an ATM interface unit 50 through which a control signal of the main controller 10 passes through an address latch and a data bus buffer. Utility bus interface to send to
그래서 ADSL DMT 송수신부(20)는 구성요소는 다음의 표1과 같다.Thus, the components of the ADSL DMT transceiver 20 are shown in Table 1 below.
이러한 구성요소를 가지는 ADSL DMT 송수신부(20)의 제어는 호스트가 DSP 프로세서(21)인 ADTSP-2183과 통신을 통하여 수행된다.Control of the ADSL DMT transceiver 20 having such a component is performed through communication with the ADTSP-2183 where the host is the DSP processor 21.
그리고 ATM 전송수렴부(40)는 ADSL 물리 매체 전송에 대한 ATM 물리계층의 TC 기능을 수행하며, ATM 인터페이스부(50)는 ATMF(Asynchronous Transfer Mode Forum, ATM 포럼) 25Mbps 가입자 인터페이스를 지원하기 위해 ATM 물리계층의 TC와 PMD 기능을 수행하며, IDT사의 IDT77105 디바이스를 사용할 수 있다. 또한 IDT사의 제어 버스 인터페이스인 Utility bus 인터페이스 접속을 위한 logic을 구현한다.In addition, the ATM transmission converging unit 40 performs a TC function of the ATM physical layer for ADSL physical media transmission, and the ATM interface unit 50 supports ATM to support an Asynchronous Transfer Mode Forum (ATM) 25 Mbps subscriber interface. It performs the TC and PMD functions of the physical layer, and can use IDT77105 device of IDT. It also implements logic for accessing the utility bus interface, the control bus interface of IDT.
또한 주제어부(10)의 중앙처리장치(11)와 주변회로의 구성요소는 다음의 표2와 같다.In addition, the components of the central processing unit 11 and the peripheral circuit of the main control unit 10 are shown in Table 2 below.
이에 따라 ADSL 데이터 링크가 초기화되어 상, 하향 데이터 전달 속도가 결정되었을 경우 이를 가입자부의 ATM 데이터 생성부(예를 들어 ATM NIC)에 상향 데이터 전송 속도에 대한 정보를 알려주고, ATM 데이터 생성부에서 ADSL 상향 데이터 전송 속도를 넘지 않도록 데이터를 생성(Shaping)시켜주는 방법이 필요하다.Accordingly, when the ADSL data link is initialized and the uplink and downlink data transmission rates are determined, the ADSL data link is informed to the subscriber's ATM data generation unit (for example, the ATM NIC) of the uplink data transmission rate. There is a need for a method of generating data so as not to exceed an uplink data rate.
그래서 ADSL 데이터 링크 설정은 DSLAM(xDSL Access Multiplexer) 시스템에서 제어하게 되어 있으므로, DSLAM 시스템에서 하향으로 ADSL 모뎀을 거쳐 가입자부에게 결정된 상향 데이터의 전송속도를 알려주어야 한다.Therefore, since the ADSL data link setup is controlled by the DSLAM (xDSL Access Multiplexer) system, the uplink data transmission rate should be informed to the subscriber part through the ADSL modem downward from the DSLAM system.
따라서 DSLAM 시스템은 ADSL 데이터 링크를 초기화한 후 그 전송 속도에 대한 정보를 하향 데이터 ATM Cell의 GFC(General Flow Control) 필드에 삽입하여 보내면 가입자부에서 이 ATM Cell의 GFC 필드를 해석하여 상향 데이터 전송 속도를 인식하여 이 속도에 맞추어 상향 데이터를 생성하여 보내게 된다. GFC 필드는 4비트로 구성되어 있으므로 전송 속도를 16 단위의 속도로 구분할 수 있다.Therefore, the DSLAM system initializes the ADSL data link and inserts information about the transmission rate into the GFC (General Flow Control) field of the downlink data ATM cell, and the subscriber interprets the GFC field of this ATM cell to transmit the uplink data rate. Recognizes and generates upstream data at this speed and sends it. Since the GFC field consists of 4 bits, the transmission rate can be divided into 16 unit speeds.
그리고 링크 초기화시 결정되는 데이터 속도는 32kbps의 정수배로써 결정되고 상향 데이터 전송 속도는 라인의 거리 및 상태에 따라 좌우되지만 일반적으로 최대 640kbps, 최소 32kbps이다.The data rate determined at link initialization is determined as an integer multiple of 32 kbps, and the uplink data rate depends on the distance and condition of the line, but is generally at most 640 kbps and at least 32 kbps.
다음의 표3은 GFC 필드에 상향 데이터 전송 속도를 코드화하는 일례이다.Table 3 below shows an example of encoding an uplink data rate in a GFC field.
도3은 도2에서 ADSL 모뎀제어 장치와 주변장치간의 블록구성도로써, 모뎀제어 동작을 설명하기 위한 도면이다.FIG. 3 is a block diagram illustrating an ADSL modem control apparatus and a peripheral apparatus in FIG. 2, and illustrates a modem control operation.
그래서 DSLAM 가입자 접속 보드의 주제어부(10)가 ADSL 데이터 링크를 초기화한다. 그리고 DSLAM가입자 접속 보드의 주제어부(10)가 ADSL 모뎀(DSLAM 가입자 접속 보드 내)으로부터 설정된 데이터 레이트(각 상향, 하향)를 읽는다.Thus, the main controller 10 of the DSLAM subscriber access board initializes the ADSL data link. The main control unit 10 of the DSLAM subscriber access board reads the data rate (each up and down) set from the ADSL modem (in the DSLAM subscriber access board).
그러면 읽어낸 상향 데이터 속도를 구분하여 그 정보를 GFC 필드의 4비트 값으로 변환하고, 주제어부(10)는 다시 Cell processing & MUX/DEMUX를 제어하여 하향 데이터 셀의 GFC 필드에 삽입한다.Then, the read up data rate is distinguished and the information is converted into a 4-bit value of the GFC field, and the main controller 10 controls Cell processing & MUX / DEMUX again and inserts it into the GFC field of the downlink data cell.
이에 따라 가입자 ADSL 모뎀은 그대로 하향 데이터 셀을 ATM 접속카드로 보내게 된다.The subscriber ADSL modem thus sends the downlink data cell to the ATM access card.
그래서 가입자 ATM 접속카드는 들어오는 하향 데이터 셀의 GFC 필드로부터 설정된 ADSL 상향 데이터 속도 정보를 끄집어 내고, 이에 맞추어 상향 데이터 전송 속도를 조절함으로써, ATM 25Mbps 가입자 인터페이스 속도와 ADSL 데이터 링크 속도간의 차이를 조절할 수 있게 되는 것이다.Thus, the subscriber ATM access card extracts the ADSL uplink data rate information set from the GFC field of the incoming downlink data cell and adjusts the uplink data transmission rate accordingly, thereby controlling the difference between the ATM 25Mbps subscriber interface speed and the ADSL data link speed. Will be.
이처럼 본 발명은 ATM 25Mbps 가입자 인터페이스 속도와 ADSL 데이터 링크 속도간의 차이에 따른 데이터 손실을 없애고 데이터 버퍼의 양을 감소시키게 되는 것이다.As such, the present invention eliminates data loss due to the difference between the ATM 25 Mbps subscriber interface speed and the ADSL data link speed, and reduces the amount of data buffer.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.
이상에서 살펴본 바와 같이, 본 발명에 의한 ADSL 모뎀제어 장치는 ATM 25Mbps 가입자 인터페이스 속도와 ADSL 데이터 링크 속도간의 차이에 따른 데이터 손실을 없애고 데이터 버퍼의 양을 감소시킬 수 있는 효과가 있게 된다.As described above, the ADSL modem control apparatus according to the present invention has the effect of eliminating data loss caused by the difference between the ATM 25Mbps subscriber interface speed and the ADSL data link speed and reducing the amount of data buffer.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035643A KR100267254B1 (en) | 1998-08-31 | 1998-08-31 | Device for controlling modem in adsl |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035643A KR100267254B1 (en) | 1998-08-31 | 1998-08-31 | Device for controlling modem in adsl |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015616A KR20000015616A (en) | 2000-03-15 |
| KR100267254B1 true KR100267254B1 (en) | 2000-10-16 |
Family
ID=19548993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980035643A KR100267254B1 (en) | 1998-08-31 | 1998-08-31 | Device for controlling modem in adsl |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100267254B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425497B1 (en) * | 2001-06-27 | 2004-03-30 | 엘지전자 주식회사 | ADSL modem device |
| KR20030067761A (en) * | 2002-01-15 | 2003-08-19 | 주식회사 비엔테크놀로지 | Data up/down speed control unit using programmable logic device |
-
1998
- 1998-08-31 KR KR1019980035643A patent/KR100267254B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000015616A (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084881A (en) | Multiple mode xDSL interface | |
| US6542465B1 (en) | Method for flow control in asymmetric digital subscriber line devices | |
| US20050281268A1 (en) | Method and apparatus for providing high capacity, long loop broadband ADSL service | |
| EP2232841B1 (en) | Dsl method having variable upload/download bit rate and application-specific dynamic profile switching | |
| CN1716989B (en) | System and method of upstream signal power cutback | |
| JP2000134178A (en) | Data transmission method, system and storage medium read by computer | |
| JP2000138733A (en) | Multidrop asymmetrical digital subscriber loop modem, method/system enabling connection, and computer- readable storage medium | |
| US6560225B1 (en) | Enhanced performance VoDSL | |
| CN100459584C (en) | Multiple service supporting method and network equipment based on XDSL multiple-time-delay access | |
| US7330471B2 (en) | Multi digital subscriber line access multiplexor system | |
| US6707822B1 (en) | Multi-session asymmetric digital subscriber line buffering and scheduling apparatus and method | |
| KR100267254B1 (en) | Device for controlling modem in adsl | |
| WO2005027418A1 (en) | A digital subscriber line access multiplexing apparatus and a method for signal transferring | |
| KR100286229B1 (en) | Atu-r apparatus of adsl modem system | |
| WO2002051102A2 (en) | Method of providing high-speed digital services over a switched telephone network | |
| EP2147529B1 (en) | Method and device for adjusting a transmission mode and system comprising such device | |
| KR20020012447A (en) | Modem and method for adjusting data transmission speed of the same | |
| CA2332705A1 (en) | A system and method for overlaying a dsl access multiplexer onto existing_access systems by reusing test buses | |
| US20030095543A1 (en) | DSL relay method and the apparatus | |
| KR100313571B1 (en) | ADSL modem with POTS splitter | |
| KR100290657B1 (en) | Asymmetric digital subscriber line system capable of providing symmetric/asymmetric type and transmission/reception link management method thereof | |
| KR100374720B1 (en) | Remote dslam system | |
| KR100745614B1 (en) | Modem | |
| KR20010047623A (en) | Packet Switching xDSL System | |
| KR100326521B1 (en) | Logic Conversion Apparatus For xDSL Modem System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030703 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |