KR100266575B1 - 에치디티브이급영상시스템용디버깅장치 - Google Patents

Abstract

본 발명은 대규모 영상시스템의 회로 및 로직 검증수단에 관한 것으로, 종래의 디버깅 장치는 개발하고자 하는 시스템의 규모가 크고 복잡한 경우 이 시스템의 로직 검증 및 회로의 분석은 대단히 어렵게 된다. 로직 분석기나 오실로스코프는 어느 일정한 지점의 순간적인 파형을 포착하여 이를 검토하기에는 용이하지만 에치디티브이등과 같이 규모가 큰 경우에는 순간적인 파형의 포착이 큰 의미를 갖지 못하는 결함을 해결하기 위하여 디버깅을 위해서 대용량의 메모리를 갖는 시스템에 처리단계 중간의 데이터들을 입력시켜 소프트웨어적으로 처리함으로써 정확하게 예리한 에러의 판단을 가능케 할 수 있게 한 것이다,

Description

에치디티브이급 영상 시스템용 디버깅 장치

제1도는 본 발명의 에치디티브이급 영상 시스템용 디버깅 장치의 블록도.

제2a도는 제1도에서 입력변환기의 상세도이고,

b도는 출력변환기의 상세도.

제3도는 제1도에서 입출력 컨넥터의 상세도.

제4도는 제1도에서 입출력제어부의 상세 블록도.

제5도는 하드웨어 및 소프트웨어의 유기적인 관계를 보인 개념도.

제6도는 본 발명의 에치디티브이급 영상 시스템용 디버깅 장치에 대한 흐름도.

* 도면의 주요부분에 대한 부호의 설명

10 : 입출력데이터 변환부 20 : 입출력 컨넥터

30 : 버퍼부 40 : 입출력제어부

50 : 버스버퍼 60 : 실시간 영상 입출력부

70 : 호스트 컴퓨터 80 : 메모리

본 발명은 대규모 영상시스템의 회로 및 로직 검증수단에 관한 것으로, 특히 시스템의 규모가 에치디티브이급 이상인 경우 수행하기에 곤란한 시스템의 로직검증 및 데이터 분석을 위해 체계적인 디버깅 시스템을 구형하는데 적당하도록 한 에치디티브이급 영상 시스템용 디버깅 장치에 관한 것이다.

시스템 디버깅 장치로서 로직 분석기(Logic analyzer)가 있는데, 이는 대체로 소규모 회로의 검증을 위해 사용되는 것으로 이를 위해 회로의 입력단자에 적당한 입력을 가하고 원하는 시점에서의 파형이나 데이터의 값을 예상치와 비교해 본다. 또한 대규모 영상시스템의 동작을 체크하기 위하여 실시간의 영상 입출력장치를 사용하여 입출력된 영상을 비교 검토하여 시스템의 동작을 확인하게 된다.

그러나 이와 같은 종래의 디버깅 장치는 개발하고자 하는 시스템의 규모가 크고 복잡한 경우 이 시스템의 로직 검증 및 회로의 분석은 대단히 어렵게 된다. 로직분석기나 오실로스코프는 어느 일정한 지점의 순간적인 파형을 포착하여 이를 검토하기에는 용이하지만 에치디티브이등과 같이 규모가 큰 경우에는 순간적인 파형의 포착이 큰 의미를 갖지 못한다. 또한 실시간 영상 입출력 장치를 이용하여 시스템의 출력영상을 직접 눈으로 확인하는 수단이 있었으나 이는 전체적으로 로직의 개략적 검증밖에 할 수 없는 문제점이 있었다.

본 발명은 이와 같은 종래의 결함을 해결하기 위하여 실시간 영상 입출력장치를 이용하여 장시간의 영상 뿐만 아니라 파형이나 중간단게의 데이터를 읽어들인 다음 실시간 영상장비와 연결된 마이크로 컴퓨터에 이를 분석 지원하는 프로그램을 이용하여 대규모 영상시스템의 로직 검증 및 회로 분석을 수행할 수 있게 창안 한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.

제1도는 본 발명의 에치디티브이급 영상시스템용 디버깅 장치의 블록도로서 이에 도시한 바와 같이, 입력되는 데이터를 티티엘(TTL)에서 이씨엘(ECL)로, 출력되는 데이터를 이씨엘에서 티티엘로 변환하여 본 시스템의 동작모드인 이씨엘 데이터에 맞도록 변환시키는 입출력데이터 변환부(10)와, 이씨엘 입출력에 맞도록 듀얼핀의 형태로 구성되어 32비트의 데이터 버스 3개의 접지포트, 스타트포트, 클럭포트를 갖으며, 데이터 출력시에는 스타트신호 대신 스톱신호를 출력하는 입출력 컨넥터(20)와, 버퍼부(30)를 통해 상기 입출력 컨넥터(20)와 연결되어 원하는 만큼의 데이터를 입출력할 수 있도록 제어하고, 스타트/스톱 신호를 발생하는 입출력 제어부(40)와, 상기 버퍼부(30)로부터 입출력 제어부(40)로 입력되는 데이터나 그 입출력 제어부(40)로부터 버퍼부(30)로 출력되는 데이터를 소정 레벨로 증폭하여 시스템 버스측으로 전달하는 버스버퍼(50)와, 실시간 영상 입출력 장치 및 버스버퍼(50)로 부터 실시간으로 원하는 만큼의 데이터를 받아들여 이를 저장하는 실시간 영상데이터 입출력부(60)와, 메모리(80)에 저장된 회로분석 및 검증 프로그램을 이용하여 상기 실시간 영상데이터 입출력부(60)로부터 입력되는 데이터를 분석하여 로직 검증 및 회로를 분석하는 호스트 컴퓨터(70)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제2도 내지 제6도를 참조하여 상세히 설명하면 다음과 같다.

영상시스템으로부터 입력되는 티티엘 데이터(Do-Dn)가 제2도의 (a)와 같이 구성된 데이터 변환부(10)의 데이터 변환기(11)에 입력되어 이씨엘 데이터로 변환된후, 다시 제3도와 같이 듀얼핀 형태로 구성된 입력 컨넥터(21) 및 버퍼(31)를 통해 제4도와 같이 구성된 입출력 제어부(40)에 공급된다.

이에 따라 상기 입출력 제어부(40)의 비교부(43)는 입력부(41)를 통해 상기 버퍼(31)의 출력데이터를 입력함에 있어서, 카운터(42)에서 출력되는 클럭신호의 갯수를 카운트하여 그 카운트값과 비교하여 스톱신호를 발생시키는 이외에 특정한 패턴을 그 비교부(43)에 입력하여 입력되는 데이터중에서 동일한 패턴이 있을 때 스타트신호를 발생시킨다.

이렇게 하여 입력되는 데이터는 시스템버스와 연결된 버스버퍼(50)를 통해 실시간 영상 입출력부(60)에 공급되는데, 그 실시간 영상 입출력부(60)는 상기 버스버퍼(50)를 통해 실시간으로 데이터를 입력할 뿐만 아니라 버스버퍼(50)→버퍼(32)→출력컨넥터(22)→출력데이터 변환기(12)를 통해 실시간으로 원하는 만큼의 데이터를 출력하게 된다.

그리고, 상기 실시간 영상 입출력부(60)로 입력된 영상데이터는 영상장비의 주메모리인 램(61)에 저장되고, 이 램(61)으로부터 출력되는 데이터가 DMA 장치를 통해 호스트 컴퓨터(70)에 입력되면 그 호스트 컴퓨터(70)가 메모리(80)로부터 회로분석 및 검증 프로그램을 읽어들여 그 프로그램을 이용해서 입력된 데이터를 분석하게 된다.

한편, 제5도는 제1도에서 이루어지는 분석과정을 개념적으로 도시한 것으로 이를 설명하면 다음과 같다.

만약 하드웨어가 서브시스템A(71) , 서브시스템B(72), 서브시스템C(73)으로 구성되고, 소프트웨어가 서브블록A(81), 서브블록(82), 서브블록C(83)으로 구성되었다면, 입력데이터가 서브시스템A(71)로 입력되어 al의 중간단계의 출력이 나오고, 다시 서브시스템B(72)로 입력되어 b1의 출력이 나오며, 이와 같은 과정을 통해 최종출력 c1이 나오게 된다.

그런데, 영상시스템의 경우, 상기 a1, b1, c1의 형태는 영상 또는 이에 대응하는 데이터이거나 압축된 형태의 데이터이다. 호스트 컴퓨터(70)상에서 소프트 웨어로 이와 같은 하드웨어에 대응하는 시뮬레이션을 수행하였을 경우, 최종출력 c2는 통상적으로 하드웨어의 최종출력 c1에 상응한다.

고선명티브이와 같이 하드웨어가 여러 개의 서브시스템으로 구성되어 있어 각 서브시스템 사이의 데이터가 대용량으로 함께 존재하여야만 회로의 분석이 가능한 경우에는 소프트웨어로 서브시스템A(71)을 시뮬레이션하여 그 결과 a2를 디버깅장치인 서브시스템A(71)로부터 받아들인 결과 a1과 비교하여 그 a1이 데이터 중에서 틀린 부분을 손쉽게 찾아낼 수 있게 된다.

이때, a1의 데이터 중에서 틀린 부분을 찾아내었다 할지라도 그 이유를 찾아내기가 쉽지 않은데, 이를 위하여 하드웨어로부터 받아들인 데이터 a1을 소프트웨어의 서브블록B(82)에 입력시키고 나서 서브블록B(82) 또는 서브블록C(83)의 출력을 원래 출력되어야할 값들과 비교하여 그 원인을 찾아낼 수 있다.

이와 같은 방법으로 서브시스템B(72), 서브시스템C(73)에 대해서도 본 발명의 디버깅 시스템으로 각각의 서브시스템에 대한 오류를 찾아낼 수 있다. 단, 여기서 주목해야 할 점은 서브시스템의 출력의 크기가 보통 수십 MB이상이 되므로 특수한 하드웨어 디버깅 장치 및 대용량의 메모리가 필요하다는 점이다.

한편, 제6도는 상기 호스트 컴퓨터(70)가 메모리(80)에 저장된 회로 분석 및 검증 프로그램을 수행하는 과정을 보인 신호 흐름도로서 이를 설명하면 다음과 같다.

실시간 영상 입출력부(60)의 램(61)으로부터 소프트웨어로 영상압축된 채널 데이터를 읽어들여(S1) 이로부터 테스트하고자 하는 서브블록의 출력 형태에 상응하는 데이터를 생성한 후(S2), 하드웨어로부터 받아들인 호환된 형태의 데이터를 얻기 위해 입력데이터의 포맷을 변환한다.(S3)

이와 함께 하드웨어로부터 테스트하고자 하는 서브블록에 대한 데이터를 읽어들여(S4)소프트웨어 상에서의 호환된 형태의 데이터를 얻기 위해 바이트 정렬 즉, 데이터 포맷을 변환한다(S5).

이후, 상기 제3, 5스텝(S3), (S5)을 통해 소프트웨어에서 받아들인 데이터와 하드웨어에서 받아들인 데이터를 병합하고(S6), 그 병합된 두 경로의 데이터를 각각의 비트 단위로 비교하여(S7) 에러가 없으면 테스트 양호신호(OK)를 출력하고(S8), 에러가 있는 경우 비트 레벨에서의 에러 위치 및 에러 값을 출력한 후(S9), 하드웨어로부터 공급받은 중간단계의 데이터를 소프트웨어로 디코딩하여(S10) 이미지 레벨에서의 에러 위치 및 에러 원인 등을 통보해 줌으로써 서브블록에 대한 디버깅을 가능케한다(S11).

이상에서 상세히 설명한 바와 같이 본 발명은 고선명 티브이와 같이 시스템의 규모가 큰 경우 특히 처리되는 데이터의 압축비가 높아 디버깅을 수행하기가 어려운 점을 감안하여 디버깅을 위해서 대용량의 메모리를 갖는 시스템에 처리단계 중간의 데이터들을 입력시켜 소프트웨어적으로 처리함으로써 정확하고 예리한 에러의 판단을 가능케 할 수 있는 효과가 있다.

Claims (2)

1. 입력되는 데이터를 티티엘(TTL)에서 이씨엘(ECL)로, 출력되는 데이터를 이씨엘에서 티티엘로 변환하여 본 시스템의 동작모드인 이씨엘 데이터에 맞도록 변환시키는 입출력데이터 변환부(10)와, 이씨엘 입출력에 맞도록 듀얼핀의 형태로 구성되어 32비트의 데이터 버스 3개의 접지포트, 스타트포트, 클럭포트를 갖으며, 데이터 출력시에는 스타트신호 대신 스톱신호를 출력하는 입출력 컨넥터(20)와, 버퍼부(30)를 통해 상기 입출력 컨넥터(20)와 연결되어 원하는 만큼의 데이터를 입출력할 수 있도록 제어하고, 스타트/스톱 신호를 발생하는 입출력 제어부(40)와, 상기 버퍼부(30)로부터 입출력 제어부(40)로 입력되는 데이터나 그 입출력 제어부(40)로부터 버퍼부(30)로 출력되는 데이터를 소정 레벨로 증폭하여 시스템 버스측으로 전달하는 버스버퍼(50)와, 실시간 영상 입출력 장치 및 버스버퍼(50)로 부터 실시간으로 원하는 만큼의 데이터를 받아들여 이를 저장하는 실시간 영상데이터 입출력부(60)와, 메모리(80)에 저장된 회로분석 및 검증 프로그램을 이용하여 상기 실시간 영상데이터 입출력부(60)로부터 입력되는 데이터를 분석하여 로직 검증 및 회로를 분석하는 호스트 컴퓨터(70)로 구성한 것을 특징으로 하는 에치디티브이급 영상시스템용 디버깅장치.
2. 제1항에 있어서, 입출력제어부(40)는 버퍼(31)의 출력 데이터를 완충 증폭하여 받아들이는 입력부(41)와, 상기 입력부(41)의 출력데이터를 입력함에 있어서, 카운터(42)에서 출력되는 클럭신호를 갯수를 카운트하여 그 카운트값과 비교하여 스톱 발생시키고, 입력데이타 중에서 동일한 패턴이 있을 때 스타트 신호를 발생시키는 비교부(43)로 구성한 것을 특징으로 하는 에치디티브이급 영상시스템용 디버깅장치.