KR100265114B1 - 오썬티케이션 서브스티튜터 장치 - Google Patents

오썬티케이션 서브스티튜터 장치 Download PDF

Info

Publication number
KR100265114B1
KR100265114B1 KR1019970040267A KR19970040267A KR100265114B1 KR 100265114 B1 KR100265114 B1 KR 100265114B1 KR 1019970040267 A KR1019970040267 A KR 1019970040267A KR 19970040267 A KR19970040267 A KR 19970040267A KR 100265114 B1 KR100265114 B1 KR 100265114B1
Authority
KR
South Korea
Prior art keywords
output
exclusive
outputs
rounds
sub
Prior art date
Application number
KR1019970040267A
Other languages
English (en)
Other versions
KR19990017361A (ko
Inventor
임종상
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970040267A priority Critical patent/KR100265114B1/ko
Publication of KR19990017361A publication Critical patent/KR19990017361A/ko
Application granted granted Critical
Publication of KR100265114B1 publication Critical patent/KR100265114B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 오썬티케이션 서브스티튜터 장치에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제
오썬티케이션 서브스티튜터의 크기를 감소시킨다.
다. 발명의 해결방법의 요지
제1 내지 제5퍼뮤테이티드 콘트롤 코드와 첫번째 내지 여섯번째 라운드에서 각 라운드에 따른 제1내지 제5그룹의 오썬티케이션 키들을 입력받아 제1 내지 제5데이타를 각각 논리조합하고 맵핑하여 출력하는 제1내지 제5오썬티케이션 서브스티튜터 서브부와, 첫번째 내지 여섯번째 라운드에서 상기 제2 내지 제5데이타와 상기 제1 내지 제4오썬티케이션 서브스티튜터 서브부의 출력을 각각 익스클루시브 오아링하여 출력하는 제1 내지 제4익스클루시브 오아부와, 상기 제1 내지 제4익스클루시브 오아부의 출력을 각각 변환하여 출력하는 제1 내지 제4변환회로부와, 상기 제1 내지 제4변환회로부의 출력과 제1 내지 제4익스클루시브 오아부의 출력과 제1 내지 제4초기데이타를 입력받아, 초기에는 제1내지 제4초기데이타를 출력하고 첫번째 내지 두번째 라운드와 다섯번째 내지 여섯번째 라운드에서는 제1내지 제4익스클루시브 오아부의 출력을 출력하고 세번째 내지 네번째 라운드에서는 제1 내지 제4변환회로부의 출력을 출력하는 제1멀티플렉서부와, 상기 제5오썬티케이션 서브스티튜터 서브부의 출력을 변환하여 출력하는 제5변환회로부와, 상기 제5변환회로부의 출력과 제5오썬티케이션 서브스티튜터 서브부의 출력을 입력받아, 첫번째 내지 두번째 라운드와 다섯번째 내지 여섯번째 라운드에서는 제5오썬티케이션 서브스티튜터 서브부의 출력을 출력하고 세번째 내지 네번째 라운드에서는 제5변환회로부의 출력을 출력하는 제2멀티플렉서와, 상기 제2멀티플렉서의 출력과 제1멀티플렉서의 출력중 제1데이타에 대응하는 출력을 익스클루시브 오아링하여 출력하는 제5익스클루시브 오아부와, 상기 제5오썬티케이션 서브스티튜터 서브부의 출력과 제5초기데이타와 제5익스클루시브 오아부의 출력을 입력받아, 초기에 제5초기데이타를 출력하고 첫번째 내지 다섯번째 라운드에서는 제5익스클루시브 오아부의 출력을 출력하고 여섯번째 라운드에서는 제5오썬티케이션 서브스티튜터 서브부의 출력을 출력하는 제3멀티플렉서와, 초기에서부터 여섯번째 라운드까지 제1멀티플렉서의 출력과 제3멀티플렉서의 출력을 래치하여 상기 제1 내지 제5오썬티케이션 서브스티튜터 서브부에 제1 내지 제5데이타로서 제공하는 래치부를 구비하는 것을 특징으로 한다.
라. 발명의 중요한 용도
오썬티케이션 서브스티튜터 장치에 사용된다.

Description

오썬티케이션 서브스티튜터 장치
본 발명은 디지탈 비디오 디스크 롬의 복사방지장치에 관한 것으로, 특히 오썬티케이션 서브스티튜터(Authentication Substitutor) 장치에 관한 것이다.
오썬티케이션 서브스티튜터는 디지탈 비디오 디스크 롬의 적법성 또는 디지탈 비디오 디스크 롬으로부터 데이타를 디코딩하는 앰펙카드의 정품여부를 판단하기 위한 자료를 생성하는 장치이다. 상기 오썬티케이션 서브스티튜터 디지탈 비디오 디스크 롬으로부터의 퍼뮤테이티드 챌린지 데이타(Permutated Challenge Data; 이하 PCD라 함)를 입력받아 논리조합 및 테이블 맵핑 등을 거쳐 리스폰스 데이타(Response Data; 이하 RD라 함)를 생성하며, 상기 리스폰스 데이타로서 디지탈 비디오 디스크 롬의 적법성과 앰펙카드의 정품여부를 판단한다.
종래의 오썬티케이션 서브스티튜터의 구성도를 도시한 도 1을 참조하면, 오썬티케이션 서브스티튜터는 크게 6개의 라운드(R1∼R6)로 구성된다. 제1,제2,제5라운드(R1,R2,R5)는 동일한 형태이고, 제3,제4라운드(R3,R4)도 동일한 형태이다. 그리고, 제6라운드(R1)는 제1라운드(R1)에서 익스클루시브 오아 하나를 제거한 형태이다.
제1라운드(R1)는 5개의 오썬티케이션 서브스티튜터 서브 박스(Authentication Substitutor Sub Box;이하 AS라 함)(AS1∼AS5)와 5개의 익스클루시브 오아(A1∼A5)로 구성된다. 제1AS(AS1)는 PCD(7)∼PCD(0)를 인터미디어트 오썬티케이션 키(Intermediate Authentication Key;이하 IAK라 함)(25,7)∼IAK(25,0)와 오썬티케이션 콘트롤 코드(Authentication Control Code)를 자체 퍼뮤테이션(Permutation)하여 생성된 퍼뮤테이티드 오썬티케이션 콘트롤 코드(Permutated Authentication Control Code;이하 PACC라함)(0)를 입력받아 처리하여 출력한다.
여기서, AS를 상세구성도를 도시한 도 4를 참조하여 상기 AS의 동작을 설명한다. 상기 AS는 제1논리조합부(62)와 프리맵핑부(64)와 제2논리조합부(66)와 포스트 맵핑부(68)로 구성된다. 상기 제1논리조합부(62)는 입력데이타와 IAK를 논리조합하여 출력하고, 상기 제1논리조합부(62)의 출력은 프리맵핑부(64)에 입력된다. 상기 프리맵핑부(64)는 상기 제1논리조합부(62)의 출력을 비선형적인 맵핑규칙에 따라 맵핑하여 출력한다. 상기 프리맵핑부(62)의 출력은 제2논리조합부(66)에 입력된다. 상기 제2논리조합부(66)는 상기 프리맵핑부(62)의 출력과 PACC를 입력받아 논리조합하여 출력한다. 상기 제2논리조합부(66)의 출력은 포스트 맵핑부(68)부에 입력된다. 상기 포스트 맵핑부(68)는 상기 제2논리조합부(66)의 출력을 비선형적인 맵핑규칙에 따라 맵핑하여 출력한다. 상기와 같은 AS의 논리조합이나 맵핑에 관련된 규격은 카피 프로텍션(Copy Protection)과 관련된 디지탈 비디오 디스크용 콘텐트 스크램블 시스템(Content Scramble System) 규격에 의하여 정의된다.
제2AS(AS2)는 PCD(15)∼PCD(8)과 IAK(26,7)∼IAK(26,0)와 PACC(1)를 입력받아 처리하여 출력한다. 제3AS(AS3)는 PCD(23)∼PCD(16)과 IAK(27,7)∼IAK(27,0)와 PACC(2)를 입력받아 처리하여 출력한다. 제4AS(AS4)는 PCD(31)∼PCD(24)과 IAK(28,7)∼IAK(28,0)와 PACC(3)를 입력받아 처리하여 출력한다. 제5AS(AS5)는 PCD(39)∼PCD(32)과 IAK(29,7)∼IAK(29,0)와 PACC(4)를 입력받아 처리하여 출력한다. 제1익스클루시브 오아(A1)는 상기 제1AS(AS1)의 출력과 PCD(15)∼PCD(8)를 익스클루시브 오아링하여 출력한다. 제2익스클루시브 오아(A2)는 상기 제2AS(AS2)의 출력과 PCD(23)∼PCD(16)를 익스클루시브 오아링하여 출력한다. 제3익스클루시브 오아(A3)는 상기 제3AS(AS3)의 출력과 PCD(31)∼PCD(24)를 익스클루시브 오아링하여 출력한다. 제4익스클루시브 오아(A4)는 상기 제4AS(AS4)의 출력과 PCD(39)∼PCD(32)를 익스클루시브 오아링하여 출력한다. 제5익스클루시브 오아(A5)는 상기 제5AS(AS5)의 출력과 제1익스클루시브 오아(A1)의 출력을 익스클루시브 오아링하여 출력한다.
제2라운드(R2)는 5개의 AS(AS6∼AS10)와 5개의 익스클루시브 오아(A6∼A10)로 구성된다. 제6AS(AS6)는 제1익스클루시브 오아(A1)의 출력과 IAK(20,7)∼IAK(20,0)와 PACC(0)를 입력받아 처리하여 출력한다. 제7AS(AS7)는 제2익스클루시브 오아(A2)의 출력과 IAK(21,7)∼IAK(21,0)와 PACC(1)를 입력받아 처리한다. 제8AS(AS8)는 제3익스클루시브 오아(A3)의 출력과 IAK(22,7)∼IAK(22,0)와 PACC(2)를 입력받아 처리한다. 제9AS(AS9)는 제4익스클루시브 오아(A4)의 출력과 IAK(23,7)∼IAK(23,0)와 PACC(3)를 입력받아 처리한다. 제10AS(AS10)는 제5익스클루시브 오아(A5)의 출력과 IAK(24,7)∼IAK(24,0)와 PACC(4)를 입력받아 처리한다. 제6익스클루시브 오아(A6)는 상기 제6AS(AS6)의 출력과 제2익스클루시브 오아(A2)의 출력을 익스클루시브 오아링하여 출력한다. 제7익스클루시브 오아(A7)는 상기 제7AS(AS7)의 출력과 제3익스클루시브 오아(A3)의 출력을 익스클루시브 오아링하여 출력한다. 제8익스클루시브 오아(A8)는 상기 제8AS(AS8)의 출력과 제4익스클루시브 오아(A4)의 출력을 익스클루시브 오아링하여 출력한다. 제9익스클루시브 오아(A9)는 상기 제9AS(AS9)의 출력과 제5익스클루시브 오아(A5)의 출력을 익스클루시브 오아링하여 출력한다. 제10익스클루시브 오아(A10)는 상기 제10AS(AS10)의 출력과 제6익스클루시브 오아(A6)의 출력을 익스클루시브 오아링하여 출력한다.
제3라운드(R3)는 5개의 AS(AS11∼AS15)와 5개의 익스클루시브 오아(A11∼A15)와 5개의 T회로(T1∼T5)로 구성된다. 제11AS(AS11)는 제6익스클루시브 오아(A6)의 출력과 IAK(15,7)∼IAK(15,0)와 PACC(0)를 입력받아 처리하여 출력한다. 제12AS(AS12)는 제7익스클루시브 오아(A7)의 출력과 IAK(16,7)∼IAK(16,0)와 PACC(1)를 입력받아 처리한다. 제13AS(AS13)는 제8익스클루시브 오아(A8)의 출력과 IAK(17,7)∼IAK(17,0)와 PACC(2)를 입력받아 처리한다. 제14AS(AS14)는 제9익스클루시브 오아(A9)의 출력과 IAK(18,7)∼IAK(18,0)와 PACC(3)를 입력받아 처리한다. 제15AS(AS15)는 제10익스클루시브 오아(A10)의 출력과 IAK(19,7)∼IAK(19,0)와 PACC(4)를 입력받아 처리한다. 제11익스클루시브 오아(A11)는 상기 제11AS(AS11)의 출력과 제7익스클루시브 오아(A7)의 출력을 익스클루시브 오아링하여 출력한다. 제12익스클루시브 오아(A12)는 상기 제12AS(AS12)의 출력과 제8익스클루시브 오아(A8)의 출력을 익스클루시브 오아링하여 출력한다. 제13익스클루시브 오아(A13)는 상기 제13AS(AS13)의 출력과 제9익스클루시브 오아(A9)의 출력을 익스클루시브 오아링하여 출력한다. 제14익스클루시브 오아(A14)는 상기 제14AS(AS14)의 출력과 제10익스클루시브 오아(A10)의 출력을 익스클루시브 오아링하여 출력한다. 제15익스클루시브 오아(A15)는 제5T회로(T5)의 출력과 제1T회로(T1)의 출력을 가산하여 출력한다. 제1T회로(T1)는 제11익스클루시브 오아(A11)의 출력을 다시 조합하여 출력하는 변환회로이며, 이하 거론되는 T회로들 역시 입력된 데이타를 비트조합하여 출력하는 일종의 단방향 변환을 수행하는 변환회로이다. 제2T회로(T2)는 제12익스클루시브 오아(A12)의 출력을 변환하여 출력한다. 제3T회로(T3)는 제13익스클루시브 오아(A13)의 출력을 변환하여 출력한다. 제4T회로(T4)는 제14익스클루시브 오아(A14)의 출력을 변환하여 출력한다. 제5T회로(T5)는 제15AS(AS15)의 출력을 변환하여 출력한다.
제4라운드(R4)는 5개의 AS(AS16∼AS20)와 5개의 익스클루시브 오아(A16∼A20)와 5개의 T회로(T6∼T10)로 구성된다. 제16AS(AS16)는 제1T회로(T1)의 출력과 IAK(10,7)∼IAK(10,0)와 PACC(0)를 입력받아 처리하여 출력한다. 제17AS(AS17)는 제2T회로(T2)의 출력과 IAK(11,7)∼IAK(11,0)와 PACC(1)를 입력받아 처리하여 출력한다. 제18AS(AS18)는 제3T회로(T3)의 출력과 IAK(12,7)∼IAK(12,0)와 PACC(2)를 입력받아 처리하여 출력한다. 제19AS(AS19)는 제4T회로(T4)의 출력과 IAK(13,7)∼IAK(13,0)와 PACC(3)를 입력받아 처리하여 출력한다. 제20AS(AS20)는 제15익스클루시브 오아(A15)의 출력과 IAK(14,7)∼IAK(14,0)와 PACC(4)를 입력받아 처리하여 출력한다. 제16익스클루시브 오아(A16)는 상기 제16AS(AS16)의 출력과 제2T회로(T2)를 익스클루시브 오아링하여 출력한다. 제17익스클루시브 오아(A17)는 상기 제17AS(AS17)의 출력과 제3T회로(T3)를 익스클루시브 오아링하여 출력한다. 제18익스클루시브 오아(A18)는 상기 제18AS(AS18)의 출력과 제4T회로(T4)를 익스클루시브 오아링하여 출력한다. 제19익스클루시브 오아(A19)는 상기 제19AS(AS19)의 출력과 제15익스클루시브 오아(A15)의 출력을 익스클루시브 오아링하여 출력한다. 제20익스클루시브 오아(A20)는 제10T회로(T10)의 출력과 제6T회로(6T)의 출력을 익스클루시브 오아링하여 출력한다. 제6T회로(T6)는 제16익스클루시브 오아(A16)의 출력을 변환하여 출력한다. 제7T(T7)는 제18익스클루시브 오아(A18)의 출력을 변환하여 출력한다. 제18T회로(T18)는 제18익스클루시브 오아(A18)의 출력을 변환하여 출력한다. 제19T회로(T19)는 제19익스클루시브 오아(A19)의 출력을 변환하여 출력한다. 제10T회로(T10)는 제20AS(AS20)의 출력을 변환하여 출력한다.
제5라운드(R5)는 5개의 AS(AS21∼AS25)와 5개의 익스클루시브 오아(A21∼A25)로 구성된다. 제21AS(AS21)는 제6T회로(T6)의 출력과 IAK(5,7)∼IAK(5,0)와 PACC(0)를 입력받아 처리하여 출력한다. 제22AS(AS22)는 제7T회로(T7)의 출력과 IAK(6,7)∼IAK(6,0)와 PACC(1)를 입력받아 처리하여 출력한다. 제23AS(AS23)는 제8T회로(T8)의 출력과 IAK(7,7)∼IAK(7,0)와 PACC(2)를 입력받아 처리하여 출력한다. 제24AS(AS24)는 제19T회로(T19)의 출력과 IAK(8,7)∼IAK(8,0)와 PACC(3)를 입력받아 처리하여 출력한다. 제25AS(AS25)는 제20익스클루시브 오아(A20)의 출력과 IAK(9,7)∼IAK(9,0)와 PACC(4)를 입력받아 처리하여 출력한다. 제21익스클루시브 오아(A21)는 상기 제21AS(AS21)의 출력과 제7T회로(T7)를 익스클루시브 오아링하여 출력한다. 제22익스클루시브 오아(A22)는 상기 제22AS(AS22)의 출력과 제8T회로(T8)를 익스클루시브 오아링하여 출력한다. 제23익스클루시브 오아(A23)는 상기 제23AS(AS23)의 출력과 제9T회로(T9)를 익스클루시브 오아링하여 출력한다. 제24익스클루시브 오아(A24)는 상기 제24AS(AS24)의 출력과 제20익스클루시브 오아(A20)의 출력을 익스클루시브 오아링하여 출력한다. 제25익스클루시브 오아(A25)는 제25AS(AS25)의 출력과 제21익스클루시브 오아(A21)의 출력을 익스클루시브 오아링하여 출력한다.
제6라운드(R6)는 5개의 AS(AS26∼AS30)와 4개의 익스클루시브 오아(A26∼A29)로 구성된다. 제26AS(AS26)는 제21익스클루시브 오아(A21)의 출력과 IAK(0,7)∼IAK(0,0)와 PACC(0)를 입력받아 처리하여 출력한다. 제27AS(AS27)는 제22익스클루시브 오아(A22)의 출력과 IAK(1,7)∼IAK(1,0)와 PACC(1)를 입력받아 처리하여 출력한다. 제28AS(AS28)는 제23익스클루시브 오아(A23)의 출력과 IAK(2,7)∼IAK(2,0)와 PACC(2)를 입력받아 처리하여 출력한다. 제29AS(AS26)는 제24익스클루시브 오아(A24)의 출력과 IAK(3,7)∼IAK(3,0)와 PACC(3)을 입력받아 처리하여 출력한다. 제30AS(AS30)는 제21익스클루시브 오아(A25)의 출력과 IAK(4,7)∼IAK(4,0)와 PACC(4)을 입력받아 처리하여 출력한다. 제26익스클루시브 오아(A26)는 제26AS(AS26)의 출력과 제22익스클루시브 오아(A22)의 출력을 입력받아 익스클루시브 오아링하여 출력한다. 제27익스클루시브 오아(A27)는 제27AS(AS27)의 출력과 제23익스클루시브 오아(A23)의 출력을 입력받아 익스클루시브 오아링하여 출력한다. 제28익스클루시브 오아(A28)는 제28AS(AS28)의 출력과 제24익스클루시브 오아(A24)의 출력을 입력받아 익스클루시브 오아링하여 출력한다. 제29익스클루시브 오아(A29)는 제29AS(AS29)의 출력과 제25익스클루시브 오아(A25)의 출력을 입력받아 익스클루시브 오아링하여 출력한다. 상기 제30AS(AS30)의 출력과 제26내지 제29익스클루시브 오아(A26∼A29)의 출력이 30비트의 RD이다.
상기와 같이 종래의 오썬티케이션 서브스티튜터는 유사한 형태의 라운드를 다수 구비하므로 크기가 컸다.
상술한 바와 같이 종래 오썬티케이션 서브스티튜터는 유사한 형태의 여섯개의 라운드로 구성됨에 따라 크기가 커서 제품의 원가를 상승시키는 요인이 되는 곤란한 점이 있었다.
따라서 본 발명의 목적은 오썬티케이션 서브스티튜터의 크기를 감소시킨 오썬티케이션 서브스티튜터 장치를 제공함에 있다.
도 1은 종래의 오썬티케이션 서브스티튜터 장치의 구성도,
도 2는 본 발명의 바람직한 실시예에 따른 오썬티케이션 서브스티튜터 장치의 구성도,
도 3은 도 2의 멀티플렉서의 동작상태도,
도 4는 도 1의 제1AS의 상세구성도.
상술한 목적을 달성하기 위한 본 발명은 제1 내지 제5퍼뮤테이티드 콘트롤 코드와 첫번째 내지 여섯번째 라운드에서 각 라운드에 따른 제1내지 제5그룹의 오썬티케이션 키들을 입력받아 제1 내지 제5데이타를 각각 논리조합하고 맵핑하여 출력하는 제1내지 제5오썬티케이션 서브스티튜터 서브부와, 첫번째 내지 여섯번째 라운드에서 상기 제2 내지 제5데이타와 상기 제1 내지 제4오썬티케이션 서브스티튜터 서브부의 출력을 각각 익스클루시브 오아링하여 출력하는 제1 내지 제4익스클루시브 오아부와, 상기 제1 내지 제4익스클루시브 오아부의 출력을 각각 변환하여 출력하는 제1 내지 제4변환회로부와, 상기 제1 내지 제4변환회로부의 출력과 제1 내지 제4익스클루시브 오아부의 출력과 제1 내지 제4초기데이타를 입력받아, 초기에는 제1내지 제4초기데이타를 출력하고 첫번째 내지 두번째 라운드와 다섯번째 내지 여섯번째 라운드에서는 제1내지 제4익스클루시브 오아부의 출력을 출력하고 세번째 내지 네번째 라운드에서는 제1 내지 제4변환회로부의 출력을 출력하는 제1멀티플렉서부와, 상기 제5오썬티케이션 서브스티튜터 서브부의 출력을 변환하여 출력하는 제5변환회로부와, 상기 제5변환회로부의 출력과 제5오썬티케이션 서브스티튜터 서브부의 출력을 입력받아, 첫번째 내지 두번째 라운드와 다섯번째 내지 여섯번째 라운드에서는 제5오썬티케이션 서브스티튜터 서브부의 출력을 출력하고 세번째 내지 네번째 라운드에서는 제5변환회로부의 출력을 출력하는 제2멀티플렉서와, 상기 제2멀티플렉서의 출력과 제1멀티플렉서의 출력중 제1데이타에 대응하는 출력을 익스클루시브 오아링하여 출력하는 제5익스클루시브 오아부와, 상기 제5오썬티케이션 서브스티튜터 서브부의 출력과 제5초기데이타와 제5익스클루시브 오아부의 출력을 입력받아, 초기에 제5초기데이타를 출력하고 첫번째 내지 다섯번째 라운드에서는 제5익스클루시브 오아부의 출력을 출력하고 여섯번째 라운드에서는 제5오썬티케이션 서브스티튜터 서브부의 출력을 출력하는 제3멀티플렉서와, 초기에서부터 여섯번째 라운드까지 제1멀티플렉서의 출력과 제3멀티플렉서의 출력을 래치하여 상기 제1 내지 제5오썬티케이션 서브스티튜터 서브부에 제1 내지 제5데이타로서 제공하는 래치부를 구비하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명의 바람직한 실시예에 따른 오썬티케이션 서브스티튜터의 구성도를 도시한 도 2와 각 선택신호의 타이밍도를 도시한 도 3을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
상기 오썬티케이션 서브스티튜터는 제1∼제5AS(10∼18)와, 제1∼제5익스클루시브 오아(20∼28)와 제1∼제5T회로(30∼38)와, 제1∼제6멀티플렉서(40∼50)와, 제1∼제5래치(52∼60)로 구성된다.
상기 제1∼제5AS(10∼18)은 제어부(도시하지 않았음)의 제어에 따른 IAK를 제공받는다. 상기 제어부가 제1∼제5AS(10∼18)에 라운드 순서에 따라 제공하는 IAK를 나타낸 것이 표 1이다.
구분 제1라운드 제2라운드 제3라운드
제1AS IAK(25,7)∼IAK(25,0) IAK(20,7)∼IAK(20,0) IAK(15,7)∼IAK(15,0)
제2AS IAK(26,7)∼IAK(26,0) IAK(21,7)∼IAK(21,0) IAK(16,7)∼IAK(16,0)
제3AS IAK(27,7)∼IAK(27,0) IAK(22,7)∼IAK(22,0) IAK(17,7)∼IAK(17,0)
제4AS IAK(28,7)∼IAK(28,0) IAK(23,7)∼IAK(23,0) IAK(18,7)∼IAK(18,0)
제5AS IAK(29,7)∼IAK(29,0) IAK(24,7)∼IAK(24,0) IAK(19,7)∼IAK(19,0)
구분 제4라운드 제5라운드 제6라운드
제1AS IAK(10,7)∼IAK(10,0) IAK(5,7)∼IAK(5,0) IAK(0,7)∼IAK(0,0)
제2AS IAK(11,7)∼IAK(11,0) IAK(6,7)∼IAK(6,0) IAK(1,7)∼IAK(1,0)
제3AS IAK(12,7)∼IAK(12,0) IAK(7,7)∼IAK(7,0) IAK(2,7)∼IAK(2,0)
제4AS IAK(13,7)∼IAK(13,0) IAK(8,7)∼IAK(8,0) IAK(3,7)∼IAK(3,0)
제5AS IAK(14,7)∼IAK(14,0) IAK(9,7)∼IAK(9,0) IAK(4,7)∼IAK(4,0)
상기와 같이 제1∼제5AS(10∼18)는 각 라운드 순서에 대응하는 IAK가 입력된다. 그리고 상기 제1∼제5AS(10∼18)은 각각 PACC(0)∼PACC(4)를 입력받는다.
그리고, 선택신호 A,B,C의 선택상태를 나타낸 도 3을 참조하여 제1 내지 제6멀티플렉서(40 내지 50)의 선택상태를 설명한다. 선택신호 A에 따라 제6멀티플렉서(50)는 첫번째 라운드 및 두번째 라운드에서 A입력단자로 입력되는 신호를 출력한다. 그리고, 세번째 라운드 및 네번째 라운드에서 B입력단자로 입력되는 신호를 출력한다. 그리고, 다섯번째 및 여섯번째 라운드에서 A입력단자로 입력되는 신호를 출력한다. 선택신호 B에 따라 제1 내지 제4멀티플렉서(40 내지 46)는 초기에 B입력단자로 입력되는 신호를 출력한다. 그리고, 첫번째 라운드 및 두번째 라운드에서 A입력단자로 입력되는 신호를 출력한다. 그리고, 세번째 라운드 및 네번째 라운드에서 C입력단자로 입력되는 신호를 출력한다. 그리고, 다섯번째 및 여섯번째 라운드에서 A입력단자로 입력되는 신호를 출력한다. 선택신호 C에 따라 제5멀티플렉서(48)는 초기에 B입력단자로 입력되는 신호를 출력한다. 그리고 첫번째 라운드 및 다섯번째 라운드에서 C입력단자로 입력되는 신호를 출력한다. 그리고 여섯번째 라운드에서 A입력단자로 입력되는 신호를 출력한다.
상기와 같은 오썬티케이션 서브스티튜터의 동작을 설명한다.
PCD는 제1PCD인 PCD(7) 내지 PCD(0)과 제2PCD인 PCD(15) 내지 PCD(8)과 제3PCD인 PCD(23) 내지 PCD(16)과 제4PCD인 PCD(31) 내지 PCD(24)과 제5PCD인 PCD(39) 내지 PCD(32)로 구성된다.
상기 초기구간에서 제1 내지 제5PCD는 각각 제1 내지 제5멀티플렉서(40 내지 48)의 B입력단자에 입력된다. 상기 제1∼제4멀티플렉서(42∼46)는 선택신호 B에 따라 초기구간에서 B입력단자의 입력되는 신호를 출력하므로, 제1∼제4멀티플렉서(42∼46)는 상기 제1내지 제5PCD를 출력한다. 상기 제1 내지 제5PCD는 각각 제1래치 내지 제5래치(52 내지 60)에 입력되어 래치된다.
상기 제1 내지 제5PCD가 래치된 상태에서 첫번째 라운드가 시작된다. 상기 첫번째 라운드에서 상기 래치된 제1내지 제5PCD는 제1 내지 제5AS(10 내지 18)에 입력되어 PCD 및 PACC와 논리조합되고 맵핑되어 출력된다. 상기 제1AS(10)의 출력과 제2PCD는 제1익스클루시브 오아(20)에 입력되어 익스클루시브 오아링되어 출력된다. 그리고, 제2AS(12)의 출력과 제3PCD는 제2익스클루시브 오아(22)에 입력되어 익스클루시브 오아링되어 출력된다. 그리고, 제3AS(14)의 출력과 제4PCD는 제3익스클루시브 오아(24)에 입력되어 익스클루시브 오아링되어 출력된다. 그리고, 제4AS(16)의 출력과 제5PCD는 제4익스클루시브 오아(26)에 입력되어 익스클루시브 오아링되어 출력된다. 상기 제1익스클루시브 오아(20)의 출력은 제1멀티플렉서(40)의 A입력단자에 입력되어 제1래치(52)에 래치된다. 상기 제2익스클루시브 오아(22)의 출력은 제2멀티플렉서(42)의 A입력단자에 입력되어 제2래치(54)에 래치된다. 상기 제3익스클루시브 오아(24)의 출력은 제3멀티플렉서(44)의 A입력단자에 입력되어 제3래치(56)에 래치된다. 상기 제4익스클루시브 오아(26)의 출력은 제4멀티플렉서(46)의 A입력단자에 입력되어 제4래치(58)에 래치된다. 그리고, 제5AS(18)의 출력은 제6멀티플렉서(50)를 통하여 제5익스클루시브 오아(28)에 입력된다. 상기 제5익스클루시브 오아(28)는 상기 제6멀티플렉서(50)의 출력과 제1멀티플렉서(40)의 출력 즉, 제1익스클루시브 오아(20)의 출력을 제공받아 익스클루시브 오아링하여 출력한다. 상기 제5익스클루시브 오아(28)의 출력은 제5멀티플렉서(48)를 통하여 제5래치(60)에 래치된다. 상기 제1내지 제5래치(52 내지 60)에 래치된 데이타를 각각 제11탬프 내지 제15탬프라 한다. 상기 제11탬프 내지 제15탬프가 첫번째 라운드에서의 출력이다.
상기 제11탬프 내지 제15탬프는 다시 첫번째 라운드와 동일한 두번째 라운드 과정을 거치며, 두번째 라운드에서의 출력이 제21탬프 내지 제25탬프이다.
상기 제21탬프 내지 제25탬프는 다시 제1 내지 제5AS(10 내지 18)에 입력되어 PCD 및 PACC와 논리조합되어 맵핑되어 출력된다. 상기 제1 내지 제4AS(10 내지 16)의 출력과 제22탬프 내지 제25탬프는 제1내지 제4익스클루시브 오아(20 내지 26)에 입력되어 익스클루시브 오아링되어 출력되며, 상기 출력은 각기 제1 내지 제4T회로(30 내지 36)에 입력되어 처리된다. 상기 제1 내지 제4T회로(30 내지 36)의 출력은 각각 제1 내지 제4멀티플렉서(40 내지 46)를 통하여 제1 내지 제4래치(52 내지 58)에 래치된다. 그리고 제5AS(18)의 출력은 제5T회로(38)에 입력되어 변환된 후에 제6멀티플렉서(50)를 통하여 제5익스클루시브 오아(28)에 입력된다. 상기 제5익스클루시브 오아(28)는 제1멀티플렉서(40)의 출력 즉, 제1T회로(30)의 출력을 제공받아 익스클루시브 오아링하여 출력한다. 상기 출력은 제5멀티플렉서를 통하여 제5래치(60)에 래치된다. 상기 제1내지 제5래치(52 내지 60)에 래치된 데이타를 각각 제31탬프 내지 제35탬프라 하고, 제31탬프 내지 제35탬프가 세번째 라운드에서의 출력이다.
상기 제31탬프 내지 제35탬프는 다시 세번째 라운드와 동일한 네번째 라운드과정을 거치며, 네번째 라운드에서의 출력이 제41탬프 내지 제45탬프이다.
상기 제41탬프 내지 제45탬프는 다시 첫번째 라운드와 동일한 다섯번째 라운드 과정을 거치며, 다섯번째 라운드에서의 출력이 제51탬프 내지 제55탬프이다. 상기 제51탬프 내지 제55탬프는 제1 내지 제5AS(10 내지 18)에 입력되어 PCD 및 PACC와 조합되고 맵핑되어 출력된다. 상기 제1 내지 제4AS(10 내지 16)의 출력과 제52탬프 내지 제55탬프는 제1 내지 제4익스클루시브 오아(20 내지 26)에 입력되어 익스클루시브 오아링되어 출력된다. 상기 제1 내지 제4익스클루시브 오아(20 내지 26)의 출력은 제1 내지 제4멀티플렉서(40 내지 46)를 통하여 제1 내지 제4래치(52 내지 58)에 래치된다. 그리고, 제5AS(18)의 출력은 제5멀티플렉서(48)를 통하여 제5래치(60)에 래치된다. 상기 제1 내지 제5래치(52 내지 60)의 출력을 RD라하며 이는 최종 출력데이타이다.
상술한 바와 같이 본 발명은 오썬티케이션 서브스티튜터를 하나의 라운드의 출력과 입력을 멀티플렉서를 사용하여 적절히 조정함으로서 종래 6개의 라운드로 구성되었던 오썬티케이션 서브시트튜터를 하나의 라운드로 구성하여 그 크기를 감소시켰다.
상술한 바와 같이 본 발명은 오썬티케이션 서브스티튜터의 크기를 감소시키는 이점이 있다.

Claims (1)

  1. 오썬티케이션 서브스티튜터 장치에 있어서,
    제1 내지 제5퍼뮤테이티드 콘트롤 코드와 첫번째 내지 여섯번째 라운드에서 각 라운드에 따른 제1내지 제5그룹의 오썬티케이션 키들을 입력받아 제1 내지 제5데이타를 각각 논리조합하고 맵핑하여 출력하는 제1내지 제5오썬티케이션 서브스티튜터 서브부와,
    첫번째 내지 여섯번째 라운드에서 상기 제2 내지 제5데이타와 상기 제1 내지 제4오썬티케이션 서브스티튜터 서브부의 출력을 각각 익스클루시브 오아링하여 출력하는 제1 내지 제4익스클루시브 오아부와,
    상기 제1 내지 제4익스클루시브 오아부의 출력을 각각 변환하여 출력하는 제1 내지 제4변환회로부와,
    상기 제1 내지 제4변환회로부의 출력과 제1 내지 제4익스클루시브 오아부의 출력과 제1 내지 제4초기데이타를 입력받아, 초기에는 제1내지 제4초기데이타를 출력하고 첫번째 내지 두번째 라운드와 다섯번째 내지 여섯번째 라운드에서는 제1내지 제4익스클루시브 오아부의 출력을 출력하고 세번째 내지 네번째 라운드에서는 제1 내지 제4변환회로부의 출력을 출력하는 제1멀티플렉서부와,
    상기 제5오썬티케이션 서브스티튜터 서브부의 출력을 변환하여 출력하는 제5변환회로부와,
    상기 제5변환회로부의 출력과 제5오썬티케이션 서브스티튜터 서브부의 출력을 입력받아, 첫번째 내지 두번째 라운드와 다섯번째 내지 여섯번째 라운드에서는 제5오썬티케이션 서브스티튜터 서브부의 출력을 출력하고 세번째 내지 네번째 라운드에서는 제5변환회로부의 출력을 출력하는 제2멀티플렉서와,
    상기 제2멀티플렉서의 출력과 제1멀티플렉서의 출력중 제1데이타에 대응하는 출력을 익스클루시브 오아링하여 출력하는 제5익스클루시브 오아부와,
    상기 제5오썬티케이션 서브스티튜터 서브부의 출력과 제5초기데이타와 제5익스클루시브 오아부의 출력을 입력받아, 초기에 제5초기데이타를 출력하고 첫번째 내지 다섯번째 라운드에서는 제5익스클루시브 오아부의 출력을 출력하고 여섯번째 라운드에서는 제5오썬티케이션 서브스티튜터 서브부의 출력을 출력하는 제3멀티플렉서와,
    초기에서부터 여섯번째 라운드까지 제1멀티플렉서의 출력과 제3멀티플렉서의 출력을 래치하여 상기 제1 내지 제5오썬티케이션 서브스티튜터 서브부에 제1 내지 제5데이타로서 제공하는 래치부를 구비하는 것을 특징으로 하는 오썬티케이션 서브스티튜터 장치.
KR1019970040267A 1997-08-22 1997-08-22 오썬티케이션 서브스티튜터 장치 KR100265114B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970040267A KR100265114B1 (ko) 1997-08-22 1997-08-22 오썬티케이션 서브스티튜터 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040267A KR100265114B1 (ko) 1997-08-22 1997-08-22 오썬티케이션 서브스티튜터 장치

Publications (2)

Publication Number Publication Date
KR19990017361A KR19990017361A (ko) 1999-03-15
KR100265114B1 true KR100265114B1 (ko) 2000-10-02

Family

ID=19518222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040267A KR100265114B1 (ko) 1997-08-22 1997-08-22 오썬티케이션 서브스티튜터 장치

Country Status (1)

Country Link
KR (1) KR100265114B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007000687T5 (de) 2006-03-20 2009-01-29 Dasan Co., Ltd. Heizeinrichtung, die abgelassene Motorwärme verwendet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007000687T5 (de) 2006-03-20 2009-01-29 Dasan Co., Ltd. Heizeinrichtung, die abgelassene Motorwärme verwendet

Also Published As

Publication number Publication date
KR19990017361A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
US6072873A (en) Digital video broadcasting
US4860353A (en) Dynamic feedback arrangement scrambling technique keystream generator
TW369776B (en) A trellis encoder circuit for encoding a digital data stream
CA2019821A1 (en) Signal conversion circuit
JP2801251B2 (ja) 自己特徴付けアナログ・デジタル変換装置
KR100265114B1 (ko) 오썬티케이션 서브스티튜터 장치
JPS60140982A (ja) デジタル符号語を検出する方法および装置
AU597554B2 (en) Pseudo-noise sequence generator
CA2012808C (en) Digital word-serial multiplier circuitry
EP0478126B1 (en) Microprocessor to external device serial bus communication system
EP0547459B1 (en) Partial word to full word parallel data shifter
US4543559A (en) Generator of encoding or decoding 8-bit bytes which can be used in a video system
JPS60150374A (ja) 会議ブリツジ回路構成
US5412657A (en) Variable resolution time slot interchange circuit
KR100239631B1 (ko) 디지틀 승산기
EP0470793A2 (en) Digital signal orthogonal transformer apparatus
JP2748795B2 (ja) 不確定データ送出防止回路
JPS58140793A (ja) 電子楽器の演奏情報検出方式
US3631231A (en) Serial adder-subtracter subassembly
KR0149732B1 (ko) 마이크로컴퓨터의 파형 합성 회로
JPH025127A (ja) 一桁ｂｃｄコード累積加算回路
JPS58144260A (ja) ２の補数乗算器
JP2861533B2 (ja) ディジタルデータの装置内伝送システム
SU1451709A1 (ru) Устройство дл сопр жени внешних устройств с магистралью ЭВМ
KR900008741Y1 (ko) 비트 쉬프트회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080529

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee