KR100261863B1 - 최장길이 시퀀스 발생기의 상태 예측 방법 - Google Patents

최장길이 시퀀스 발생기의 상태 예측 방법 Download PDF

Info

Publication number
KR100261863B1
KR100261863B1 KR1019980012662A KR19980012662A KR100261863B1 KR 100261863 B1 KR100261863 B1 KR 100261863B1 KR 1019980012662 A KR1019980012662 A KR 1019980012662A KR 19980012662 A KR19980012662 A KR 19980012662A KR 100261863 B1 KR100261863 B1 KR 100261863B1
Authority
KR
South Korea
Prior art keywords
sequence generator
state
length sequence
longest
mod
Prior art date
Application number
KR1019980012662A
Other languages
English (en)
Other versions
KR19990079843A (ko
Inventor
노준철
김용호
이성식
Original Assignee
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사 filed Critical 이계철
Priority to KR1019980012662A priority Critical patent/KR100261863B1/ko
Publication of KR19990079843A publication Critical patent/KR19990079843A/ko
Application granted granted Critical
Publication of KR100261863B1 publication Critical patent/KR100261863B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • H04J13/0025—M-sequences

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 최장길이 시퀀스 발생기의 상태 예측 방법에 관한 것임.
2. 발명이 해결하고자하는 기술적 과제
본 발명은 이동통신 시스템의 기지국내에서 최장길이 시퀀스 발생기의 현재상태를 입력받아 최장길이 시퀀스 발생기의 미래 또는 과거 상태를 신속하게 예측할 수 있는 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은, k(2n-2) mod (2n-1) 및 -k mod (2n-1)을 십진수 변수(d)에 할당하는 제 1 단계; 상기 십진수 변수(d)를 이진수(bj)로 변환하여, 상기 최장길이 시퀀스 발생기의 상태를 나타내는 다항식 R(X)에를 계산한 값을 저장하는 제 2 단계; 및 비트 인덱스 변수(i)에 따라, 상기 상태 계산기는 R(x)A(x) mod G(x)를 계산하여 상기 다항식 R(x)에 할당하는 제 3 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 코드분할다중접속 이동통신 시스템의 기지국내에서 최장길이 시퀀스 발생기의 미래 또는 과거 상태를 예측하는데 이용됨.

Description

최장길이 시퀀스 발생기의 상태 예측 방법
본 발명은 코드분할다중접속 이동통신 시스템의 기지국내에서 최장길이 시퀀스 발생기의 상태를 예측하는 방법에 관한 것으로서, 특히 최장길이 시퀀스 발생기로부터 출력되는 현재상태를 이용하여 최장길이 시퀀스 발생기의 미래 또는 과거 상태를 예측할 수 있는 최장길이 시퀀스 발생기의 상태 예측 방법에 관한 것이다.
코드분할다중접속 방식을 사용하는 이동통신시스템과 같이 최장길이 시퀀스(maximal-length sequence)를 사용하는 시스템에서는, 최장길이 시퀀스 발생기의 미래 또는 과거의 상태를 계산해야 할 경우가 발생한다. 현재 상용화되어 운용중인 코드분할다중접속 방식의 디지털 셀룰러 시스템과 개인휴대통신시스템의 예를 들면, 기지국은 기지국의 롱 코드 발생기의 미래 상태를 동기 채널(Sync channel) 메시지에 포함하여 순방향 채널을 통해 이동국에 전송하고, 이동국은 상기 롱 코드 발생기의 상태를 이동국의 롱 코드 발생기의 상태 값으로 인가하여 기지국과 동기가 이루어져 동작하는 롱 코드발생기를 확보한다.
그러나, 상기와 같은 종래의 경우에는, 최장길이 시퀀스 발생기의 미래 또는 과거 상태를 예측하는 데 상당히 많은 시간이 소요되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 코드분할다중접속 이동통신 시스템의 기지국내에서 최장길이 시퀀스 발생기로부터 현재상태를 입력받아 특정 수식을 이용하여, 최장길이 시퀀스 발생기의 미래 또는 과거 상태를 신속하게 예측할 수 있는 최장길이 시퀀스 발생기의 상태 예측 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명이 적용되는 코드분할다중접속 이동통신 시스템의 기지국내의 동기 채널 메시지 발생 장치의 구성도.
도 2는 도 1의 최장길이 시퀀스 발생기의 구성도.
도 3은 본 발명에 따른 최장길이 시퀀스 발생기의 미래 또는 과거 상태를 예측하는 과정을 나타내는 일실시예 흐름도.
* 도면의 주요 부분에 대한 부호의 설명 *
110: 최장길이 시퀀스 발생기 120: 미래 및 과거 상태 계산기
130: 동기 채널 메시지 발생기
이와 같은 목적을 달성하기 위한 본 발명은, 최장길이 시퀀스의 상태 계산기에 적용되는 최장길이 시퀀스 발생기의 상태를 예측하는 방법에 있어서, 상기 최장길이 시퀀스 발생기에 입력되는 클럭수(k)에 따라, 상기 상태 계산기는 k(2n-2) mod (2n-1) 및 -k mod (2n-1)을 십진수 변수(d)에 할당하는 제 1 단계; 상기 상태 계산기는, 상기 십진수 변수(d)를 이진수(bj)로 변환하여, 상기 최장길이 시퀀스 발생기의 상태를 나타내는 다항식 R(X)에를 계산한 값을 저장하는 제 2 단계; 및 비트 인덱스 변수(i)에 따라, 상기 상태 계산기는 R(x)A(x) mod G(x)[단, A(x)는 상기 최장길이 시퀀스 발생기의 기준상태를 나타내는 다항식, G(x)는 상기 최장길이 시퀀스 발생기의 궤환 연결상태를 나타내는 생성 다항식]를 계산하여 계산값을 상기 다항식 R(x)에 할당하는 제 3 단계를 포함한다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 바람직한 일실시예를 설명한다.
도 1은 본 발명이 적용되는 코드분할다중접속 이동통신 시스템의 기지국내의 동기 채널 메시지 발생 장치의 구성도이다.
도 1을 참조하면, 본 발명이 적용되는 코드분할다중접속 이동통신 시스템의 기지국내의 동기 채널 메시지 발생 장치는, 최장길이 시퀀스 발생기(110)와, 미래 및 과거 상태 계산기(120)와, 동기 채널 메시지 발생기(130)를 구비한다.
최장길이 시퀀스 발생기(110)의 현재상태가 출력되면, 미래 및 과거 상태 계산기(120)는 최장길이 시퀀스 발생기(110)로부터 현재상태를 입력받아 특정 클럭 이후의 최장길이 시퀀스 발생기(110)의 미래 또는 과거 상태를 계산하여, 계산된 최장길이 시퀀스 발생기(110)의 상태를 동기 채널 메시지 발생기(130)로 출력한다. 이어서, 동기 채널 메시지 발생기(130)는 계산된 최장길이 시퀀스 발생기(110)의 미래상태 또는 과거상태와 외부로부터 다른 메시지를 입력받아 동기 채널 메시지를 구성하여 출력한다.
도 2는 도 1의 최장길이 시퀀스 발생기의 구성도이다.
도 2에 도시한 바와 같이, 도 1의 최장길이 시퀀스 발생기는, 다수의 쉬프트 레지스터(201 내지 20N)와, 다수의 쉬프트 레지스터(201 내지 20N)의 출력값을 미리 지정된 계수와 각각 곱하기 위한 다수의 곱셈기(211 내지 21N)와, 다수의 쉬프트 레지스터(202 내지 20N)의 출력값과 다수의 곱셈기(211 내지 21(N-1))의 출력값을 각각 더하기 위한 다수의 덧셈기(221 내지 22(N-1))와, 외부로부터 입력된 n비트의 시퀀스 마스크 신호(단, 시퀀스 마스크 신호는 0 또는 1이다.)와 다수의 쉬프트 레지스터(201 내지 20N)의 출력값을 각각 논리곱하기 위한 다수의 논리곱게이트(231 내지 23N)와, 다수의 논리곱게이트(231 내지 23N)의 출력값들을 모두 더한 다음 더한값을 2로 나눈 나머지값인 시퀀스를 출력하는 시퀀스 출력부(240)를 구비한다.
여기서, 다수의 쉬프트 레지스터(201 내지 20N)에 저장된 값들을 각각 a0, a1,···,an-3, an-2, an-1이라 가정하고, 다수의 곱셈기(211 내지 21N)에 미리 지정된 계수는 각각 g1, g2,···,gn-2, gn-1, gn이라 가정한다. 이때, g1, g2,···,gn-2, gn-1, gn은 각각 0 또는 1의 값을 갖는다.
상기한 바와 같은 구조를 갖는 도 1의 최장길이 시퀀스 발생기의 동작을 설명하면 다음과 같다.
다수의 쉬프트 레지스터(201 내지 20N)는 외부로부터 입력되는 클럭에 따라, 버스(250)에 실린 시퀀스 발생기 상태 신호를 쉬프트 레지스터의 상태로 저장하거나, 쉬프트 레지스터의 상태를 버스(250)로 전달하기도 한다. 그리고, 다수의 곱셈기(211 내지 21(N-1))는 쉬프트 레지스터(201)의 출력값과 미리 지정된 계수들을 곱하여 다수의 덧셈기(221 내지 22(N-1))로 출력하고, 이어 다수의 덧셈기(221 내지 22(N-1))는 각각 다수의 곱셈기(211 내지 21(N-1))의 출력값과 다수의 쉬프트 레지스터(202 내지 20N)의 출력값을 더하여 다수의 쉬프트 레지스터(201 내지 20(N-1))로 출력하고, 또한 다수의 쉬프트 레지스터(201 내지 20(N-1))는 각각 다수의 덧셈기(221 내지 22(N-1))의 출력값을 쉬프트 레지스트하여 다수의 논리곱게이트(231 내지 23(N-1))와 다수의 덧셈기(221 내지 22(N-2))로 출력한다. 이때, 곱셈기(21N)는 쉬프트 레지스터(201)의 출력값에 계수(gn)를 곱하여 쉬프트 레지스터(20N)로 출력하고, 쉬프트 레지스터(20N)는 곱셈기(21N)의 출력값을 쉬프트 레지스트하여 덧셈기(22(N-1))와 논리곱게이트(23N)로 출력한다.
이어서, 다수의 논리곱게이트(231 내지 23N)는 버스(260)에 실린 n비트의 시퀀스 마스크 신호와 다수의 쉬프트 레지스터(201 내지 20N)의 출력값을 논리곱하여 시퀀스 출력부(240)로 출력한다. 이와 같이 다수의 논리곱게이트(231 내지 23N)로부터 논리곱한 값들이 출력되면, 시퀀스 출력부(240)는 다수의 논리곱게이트(231 내지 23N)의 출력값을 모두 합한 다음 합한 값을 2로 나누어 얻은 시퀀스를 출력한다.
각 쉬프트 레지스터는 외부로부터 클럭에 의해 동작하며 클럭엣지(clock edge)에서 입력값을 입력받아, 이 값을 다음 한 클럭 주기동안의 출력값으로 유지한다. 따라서, 현재 클럭에서 쉬프트 레지스터(20N)를 통해 쉬프트 레지스트된 값(an-1)은 이전 클럭에서 쉬프트 레지스터(201)를 통해 쉬프트 레지스트된 값(a0)과 곱셈기(21N)의 계수(gn)를 곱한값이 되며, 현재 클럭에서 쉬프트 레지스트된 값(ai)은 이전 클럭에서 쉬프트 레지스트된 값(a0)과 곱셈 계수(gi+1)를 곱셈한 값, 이 곱셈 값과 이전 클럭에서 쉬프트 레지스트된 값(ai+1)과의 덧셈 값이 된다. 여기서, i = 0, 1, ...., n-2 이다. 최장길이 시퀀스 발생기는 각 쉬프트 레지스터 값과 각 쉬프트 레지스터에 해당되는 시퀀스 마스크를 논리곱한 후, 시퀀스 출력부(240)를 통해 시퀀스를 출력한다.
최장길이 시퀀스 발생기(110)의 궤환 연결 상태와 최장길이 시퀀스 발생기(110)의 상태를 GF(2)상의 다항식으로 모델링하면, 최장길이 시퀀스 발생기(110)의 미래 또는 과거의 상태는 상기의 다항식에 대한 연산으로 표현이 가능하다. 최장길이 시퀀스 발생기(110)의 궤환 연결 상태를 다음과 같이 GF(2)상의 다항식 G(x)로 표현하기로 하며, 이를 생성다항식(generating polynomial)이라 한다.
또한, 기준시점에서의 최장길이 시퀀스 발생기(110)의 쉬프트 레지스터의 값, 즉 최장길이 시퀀스 발생기(110)의 기준상태(reference state)를 다음과 같이 GF(2)상의 다항식 A(x)로 표현하기로 한다.
상기 [수학식 1]과 [수학식 2]에서 gj와 aj는 GF(2)={0,1}의 원소이다.
최장길이 시퀀스 발생기(110)의 상태가 A(x)인 시점을 기준으로 k(예를 들어, 하이상태의 클럭수)클럭 이후의 최장길이 시퀀스 발생기의 상태 R(x)는 다음과 같이 상기한 두 다항식의 연산으로 표현될 수 있다. 편의상 k=-k'(k'＞0) 이면 R(x) 는 k' 클럭 이전의 최장길이 시퀀스 발생기의 상태를 나타낸다.
여기서, 곱셈과 나눗셈 연산은 GF(2) 상의 다항식 사이의 연산이며, C(x) mod G(x)는 다항식 C(x)를 G(x)로 나눌 때의 나머지를 나타낸다.
한편, 상기 내용에서 GF(2)상의 다항식에 대한 곱셈 및 나머지 연산과 상기 다항식에 대한 연산을 수행하는 하드웨어의 구조는 참고문헌 [1] R. L. Peterson, R. E. Ziemer and D. E. Borth, Iniroduction to Spread Spectrum Communications, Chap. 3., Prentice-Hal, Inc., 1995. [2] A. VanLuy, "Shift-register connections for delayed versions of m-sequences," Electronics Letters, Oct. 1978. [3] W.W.Peterson and E. W. Weldon, Jr, Error-Correcting Codes 2nd Ed, Chap. 7, The MIT Press, 1972. 등에 기재되어 있다.
도 3은 본 발명에 따른 최장길이 시퀀스 발생기의 미래 또는 과거 상태를 예측하는 과정을 나타내는 것으로서, 상기 [수학식 3]을 빠르게 수행할 수 있는 방법을 설명하기 위한 것이다. 주어진 최장길이 시퀀스 발생기의 생성다항식 G(x)와 최장길이 시퀀스 발생기의 기준상태 A(x)에 대해 k이후의 최장길이 시퀀스 발생기(110)의 상태를 계산하고자 한다.
도 3에 도시한 바와 같이, k가 0보다 큰지를 판단하여(301), k가 0보다 크다고 판단되면, k(2n-2) mod (2n-1)을 십진수 변수(d)에 할당하고(302), 상기 판단 과정(301)에서 k가 작다고 판단되면, -k mod (2n-1)을 십진수 변수(d)에 할당한다(303). 여기서, x mod y는 x를 y로 나눌 때의 나머지이다.
십진수 변수(d)를 다음의 수식에 의해 이진수 [b0b1b2... bs]로 변환한다(304).
상기 [수학식 3]은 상기의 과정과 GF(2n)의 성질에 의해 다음과 같이 나타낼 수 있다.
상기 [수학식 3]의 xd는 상기 [수학식 4]에 의해 다음과 같이 나타낼 수 있다.
다음은, 상기 [수학식 6]을 이용하여 xdmod G(x)를 계산하는 과정을 설명한다.
상기 [수학식 6]에서와 같이 상기 식 5에서 생성된 이진수의 차수(s)를 변수(i)에 할당하고, 다항식 R(x)를 1로 초기화한다(305). 또한,를 계산하여 다항식 R(x)에 할당하고(306), 상기 변수(i)가 0인지를 판단하여(307), 0이 아니라고 판단되면, 변수(i) 값을 1만큼 감소킨(308) 다음, 상기 과정(306)을 다시 수행한다. 상기 판단 과정(307)에서 상기 변수(i) 값이 0이라고 판단되면, R(x)는 xdmod G(x)가 되므로 R(x)A(x) mod G(x)를 계산하여 R(x)에 할당한다(309). 즉, 상기 과정(309)에서 계산된 GF(2)상의 다항식 R(x)는 상기 [수학식 5]의 [xdmod G(x)]A(x)} mod G(x)]로 본 발명에서 구하고자 하는 최장길이 시퀀스 발생기의 미래 또는 과거의 상태가 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명의 최장길이 시퀀스 발생기의 상태 예측 방법은, 최장길이 시퀀스 발생기로부터 현재상태를 입력받아 특정 수학식을 이용해 계산하여, 최장길이 시퀀스 발생기의 미래 또는 과거 상태를 신속하게 예측할 수 있도록 하므로써, 이동통신 시스템 등에 유용하게 이용될 수 있다.

Claims (4)

  1. 최장길이 시퀀스의 상태 계산기에 적용되는 최장길이 시퀀스 발생기의 상태를 예측하는 방법에 있어서,
    상기 최장길이 시퀀스 발생기에 입력되는 클럭수(k)에 따라, 상기 상태 계산기는 k(2n-2) mod (2n-1) 및 -k mod (2n-1)을 십진수 변수(d)에 할당하는 제 1 단계;
    상기 상태 계산기는, 상기 십진수 변수(d)를 이진수(bj)로 변환하여, 상기 최장길이 시퀀스 발생기의 상태를 나타내는 다항식 R(X)에를 계산한 값을 저장하는 제 2 단계; 및
    비트 인덱스 변수(i)에 따라, 상기 상태 계산기는 R(x)A(x) mod G(x)[단, A(x)는 상기 최장길이 시퀀스 발생기의 기준상태를 나타내는 다항식, G(x)는 상기 최장길이 시퀀스 발생기의 궤환 연결상태를 나타내는 생성 다항식]를 계산하여 계산값을 상기 다항식 R(x)에 할당하는 제 3 단계
    를 포함하여 이루어진 최장길이 시퀀스 발생기의 상태 예측 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계는,
    상기 최장길이 시퀀스 발생기에 입력되는 클럭수(k)가 0보다 큰지를 판단하는 제 4 단계;
    상기 제 4 단계에서 상기 클럭수(k)가 0보다 크다고 판단되면, 상기 상태 계산기는 상기 k(2n-2) mod (2n-1)을 상기 십진수 변수(d)에 할당하는 제 5 단계; 및
    상기 제 4 단계에서 상기 클럭수(k)가 0보다 작다고 판단되면, 상기 -k mod (2n-1)을 상기 십진수 변수(d)에 할당하는 제 6 단계
    를 포함하여 이루어진 최장길이 시퀀스 발생기의 상태 예측 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단계는,
    상기 미래 및 과거 상태 계산기는, 상기 십진수 변수(d)를 이진수(bj)로 변환하는 제 7 단계;
    상기 이진수(bj)의 차수(s)를 상기 비트 인덱스 변수(i)에 할당하고, 상기 다항식 R(x)를 1로 초기화하는 제 8 단계; 및
    상기 상태 계산기는, 상기 최장길이 시퀀스 발생기의 상태를 나타내는 다항식 R(X)에 상기를 계산한 값을 저장하는 제 9 단계
    를 포함하여 이루어진 최장길이 시퀀스 발생기의 상태 예측 방법.
  4. 제 3 항에 있어서,
    상기 제 3 단계는,
    상기 비트 인덱스 변수(i)가 0인지를 판단하는 제 10 단계;
    상기 제 10 단계에서 상기 비트 인덱스 변수(i)가 0이라고 판단되면, 상기 상태 계산기는 상기 R(x)A(x) mod G(x)를 계산한 값을 상기 다항식 R(x)에 할당하는 제 11 단계; 및
    상기 제 10 단계에서 상기 비트 인덱스 변수(i)가 0이 아니라고 판단되면, 상기 상태 계산기는 상기 비트 인덱스 변수(i)에서 1을 뺀 다음, 상기 제 9 단계로 넘어가는 제 12 단계
    를 포함하여 이루어진 최장길이 시퀀스 발생기의 상태 예측 방법.
KR1019980012662A 1998-04-09 1998-04-09 최장길이 시퀀스 발생기의 상태 예측 방법 KR100261863B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980012662A KR100261863B1 (ko) 1998-04-09 1998-04-09 최장길이 시퀀스 발생기의 상태 예측 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980012662A KR100261863B1 (ko) 1998-04-09 1998-04-09 최장길이 시퀀스 발생기의 상태 예측 방법

Publications (2)

Publication Number Publication Date
KR19990079843A KR19990079843A (ko) 1999-11-05
KR100261863B1 true KR100261863B1 (ko) 2000-07-15

Family

ID=19536049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012662A KR100261863B1 (ko) 1998-04-09 1998-04-09 최장길이 시퀀스 발생기의 상태 예측 방법

Country Status (1)

Country Link
KR (1) KR100261863B1 (ko)

Also Published As

Publication number Publication date
KR19990079843A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
JP3884115B2 (ja) デジタルマッチドフィルタ
Wang et al. A high-speed residue-to-binary converter for three-moduli (2/sup k/, 2/sup k/-1, 2/sup k-1/-1) RNS and a scheme for its VLSI implementation
US6237014B1 (en) Correlator method and apparatus
US6141669A (en) Pseudorandom binary sequence block shifter
KR100280025B1 (ko) 피엔 부호 발생 장치 및 이동 무선 통신 시스템
KR100591761B1 (ko) 몽고메리 모듈러 곱셈기 및 캐리 저장 가산을 이용한몽고메리 모듈러 곱셈 방법
JP2004326112A (ja) マルチプルモジュラス選択器、累算器、モンゴメリー掛け算器、マルチプルモジュラス発生方法、部分掛け発生方法、累算方法、掛け算方法、モジュラス選択器、およびブースレコーダ
JPH0818550A (ja) 符号系列発生器
KR100261863B1 (ko) 최장길이 시퀀스 발생기의 상태 예측 방법
KR100324312B1 (ko) 레머알고리즘을이용한난수발생기
KR100327856B1 (ko) M계열을 임의로 쉬프트하는 회로 및 방법
RU2348965C1 (ru) Вычислительное устройство
US7003544B1 (en) Method and apparatus for generating a squared value for a signed binary number
Song et al. Optimum primitive polynomials for low-area low-power finite field semi-systolic multipliers
KR101318992B1 (ko) 모듈로 ｎ 연산방법 및 그 장치
JPH11317676A (ja) 有限フィ―ルドでの任意要素の逆数具現回路
JP3029963B2 (ja) バースト波形発生装置
Pitchika et al. Fast Base Extension using Single Redundant Modulus in a Residue Number System
KR100858559B1 (ko) 잉여 이진수의 덧셈 방법, 잉여 이진수의 곱셈 방법, 잉여이진수 덧셈기 및 잉여 이진수 곱셈기
KR100504458B1 (ko) 이원부호의위상오프셋산출방법
JP2003060617A (ja) コード発生器
JP2699358B2 (ja) デコーダ回路
JP3805262B2 (ja) Ｐｎ符号発生方法及びｐｎ符号発生装置
EP0561411A2 (en) Adding multiplier
KR20090077334A (ko) 무선 통신 시스템에서 이단 방식을 이용하여 효율적으로ｏｖｓｆ 코드를 생성하는 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110407

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee