KR100261626B1 - 박막형 광로조절장치의 구동기판 - Google Patents

박막형 광로조절장치의 구동기판 Download PDF

Info

Publication number
KR100261626B1
KR100261626B1 KR1019970081700A KR19970081700A KR100261626B1 KR 100261626 B1 KR100261626 B1 KR 100261626B1 KR 1019970081700 A KR1019970081700 A KR 1019970081700A KR 19970081700 A KR19970081700 A KR 19970081700A KR 100261626 B1 KR100261626 B1 KR 100261626B1
Authority
KR
South Korea
Prior art keywords
gate
interlayer insulating
insulating layer
mos transistor
common
Prior art date
Application number
KR1019970081700A
Other languages
English (en)
Other versions
KR19990061441A (ko
Inventor
박상욱
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970081700A priority Critical patent/KR100261626B1/ko
Publication of KR19990061441A publication Critical patent/KR19990061441A/ko
Application granted granted Critical
Publication of KR100261626B1 publication Critical patent/KR100261626B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

본 발명은 단위 화소에 2개의 MOS 트랜지스터가 형성된 박막형 광로조절장치의 구동기판에 관한 것으로, 단위 화소에 공통 소오스 라인과 공통 드레인 패드를 공유하며, 별도의 게이트 라인과 별도의 게이트 폴리가 각각 형성된 2개의 MOS 트랜지스터를 형성하여 소정의 MOS 트랜지스터가 손상되어도 이와 동일한 화상신호와 게이트 구동신호가 전달되는 동일 화소의 다른 MOS 트랜지스터를 통하여 박막형 광로조절장치를 정상적으로 동작시켜 스크린에 결상되는 화상에 포인트 결함 또는 라인 결함이 발생하는 것을 방지하여 고품질의 화상을 획득할 수 있다.

Description

박막형 광로조절장치의 구동기판
본 발명은 박막형 광로조절장치의 구동기판에 관한 것으로서, 특히 단위 화소에 공통 소오스 라인과 공통 드레인 패드을 공유하며, 별도의 게이트 라인과 별도의 게이트 폴리을 갖는 2개의 MOS 트랜지스터가 형성된 박막형 광로조절장치의 구동기판에 관한 것이다.
일반적으로, 광학 에너지(optical energy)를 스크린상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상표시장치와 투사형 화상표시장치로 구분된다. 직시형 화상표시장치로는 CRT(Cathod Ray Tube)등이 있으며, 투사형 화상표시장치로는 액정표시장치(Liquid Crystal Display:이하 'LCD'라 칭함), DMD(Deformable Mirror Device), 또는 AMA등이 있다.
상술한 CRT장치는 평균 100ft-L(백색 표시) 이상인 휘도, 30 : 1 이상인 콘트라스트비, 1만시간 이상의 수명등이 보증된 우수한 표시장치이다. 그러나, CRT는 중량 및 용적이 크고 높은 기계적인 강도를 유지하기 때문에 화면을 완전한 평면으로 하기가 곤란하여 주변부가 왜곡되는 문제점이 있었다. 또한, CRT는 전자빔으로 형광체를 여기해서 발광시키므로 화상을 만들기 위해 고전압을 필요로 하는 문제점이 있었다.
따라서, 상술한 CRT의 문제점을 해결하기 위해 LCD가 개발되었다. 이러한 LCD의 장점을 CRT와 비교하여 설명하면 다음과 같다. LCD는 저전압에서 동작하며, 소비 전력이 작고, 변형없는 화상을 제공한다.
그러나, 상술한 장점들에도 불구하고 LCD는 광속의 편광으로 인하여 1∼2％의 낮은 광효율을 가지며, 그 내부의 액정물질의 응답속도가 느린 문제점이 있었다.
이에 따라, 상술바와 같은 LCD의 문제점들을 해결하기 위하여 DMD, 또는 AMA등의 장치가 개발되었다. 현재, DMD가 약 5% 정도의 광효율을 가지는 것에 비하여 AMA는 10% 이상의 광효율을 얻을 수 있다. 또한, AMA는 입사되는 광속의 극성에 의해 영향을 받지 않을 뿐만아니라 광속의 극성에 영향을 끼치지 않는다.
통상적으로, AMA 내부에 형성된 각각의 액츄에이터들은 인가되는 화상 신호 및 바이어스 전압에 의하여 발생되는 전계에 따라 변형을 일으킨다. 이 액츄에이터가 변형을 일으킬 때, 액츄에이터의 상부에 장착된 각각의 거울들은 전계의 크기에 비례하여 경사지게 된다.
따라서, 이 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시킬 수 있게 된다. 이 각각의 거울들을 구동하는 액츄에이터의 구성재료로서 PZT(Pb(Zr, Ti)O3), 또는 PLZT((Pb, La)(Zr, Ti)O3)등의 압전 세라믹이 이용된다. 또한, 이 액츄에이터의 구성 재료로 PMN(Pb(Mg, Nb)O3)등의 전왜 세라믹을 이용할 수 있다.
상술한 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 현재 AMA는 박막형 광로조절장치가 주종을 이루는 추세이다.
도 1은 종래 박막형 광로조절장치의 구동기판에 대한 평면도이다.
도 1을 참조하면, 절연기판(10)의 상부에는 M×N(M, N은 정수)개의 MOS(Metal Oxide Semiconductor) 트랜지스터(40)들이 형성되며, MOS 트랜지스터(40)는 게이트 전극(40a), 소오스 영역(40b)과 드레인 영역(40c)을 구비한다.
게이트 전극(40b)은 게이트 폴리(80)의 일부가 신장되어 형성된다. 게이트 폴리(80)는 게이트 라인(90)에 의해 도면상에서 행방향으로 연결된다. 그리고, 외부의 게이트 구동신호는 게이트 라인(90)과 게이트 폴리(80)를 통하여 게이트 전극(40a)에 전달된다.
소오스 영역(40b)은 소오스 라인(60)과 연결되어 있으며, 소오스 라인(60)은 도면상에서 열방향으로 형성된다. 따라서, 외부의 화상 신호는 소오스 라인(60)을 통하여 소오스 영역(40b)에 전달된다.
드레인 영역(40c)은 드레인 패드(70)와 연결되어 있으며, 드레인 패드(70)는 박막형 광로조절장치의 하부전극(도시되지 않음)에 연결된다.
이와 같이, 외부의 화상신호는 소오스 라인(60)을 통하여 소오스 영역(40b)에 전달되고, 게이트 구동신호는 게이트 라인(90)과 게이트 폴리(80)를 통하여 게이트 전극(40a)에 전달된다.
그리고, 소오스 라인(60)을 통하여 소오스 영역(40b)에 도달한 화상신호는 게이트 전극(40a)에 도달한 게이트 구동신호에 의해 드레인 영역(40c)에 전달된다. 따라서, 드레인 영역(40c)에 도달한 화상신호는 드레인 패드(70)를 통하여 하부전극에 전달된다.
도 2는 도 1에 도시한 장치를 A-A' 선으로 자른 단면도이다.
도 2를 참조하면, 절연기판(10)의 상부에는 필드 산화층(20)이 형성된다. 필드 산화층(20)은 절연기판(10)의 활성영역(110)을 한정한다. 활성영역(110)은 후술하는 MOS 트랜지스터(40)가 형성되며, 필드 산화층(20)이 형성되지 않는다.
MOS 트랜지스터(40)는 필드 산화층(20)에 의해 한정된 활성영역(30)에 형성되며, 게이트 전극(40a), 소오스 영역(40b) 및 드레인 영역(40c)을 포함한다. 그리고, 게이트 전극(40a)의 하부에는 게이트 산화층(30)이 형성되어, 게이트 전극(40a)과 소오스 영역(40b) 또는 게이트 전극(40a)과 드레인 영역(40c)이 전기적으로 연결되는 것을 방지한다.
소오스 라인(60)은 필드 산화층(20)의 일측 상부에 형성된 층간 절연층(50)에서 소오스 영역(40b)까지 신장되어 형성되며, 드레인 패드(40c)는 필드 산화층(20)의 타측 상부에 형성된 층간 절연층(50)에서 드레인 영역(40d)까지 신장되어 형성된다. 이때, 소오스 라인(60)과 드레인 패드(70)는 서로 전기적으로 연결되지 않도록 형성된다. 또한, 층간 절연층(50)은 소오스 라인(60) 또는 드레인 패드(70)가 게이트 전극(40a)과 서로 전기적으로 연결되지 않도록 형성된다.
그런데, 종래 박막형 광로조절장치의 구동기판은 단위 화소에 MOS 트랜지스터가 1개 형성되기 때문에 소정의 MOS 트랜지스터가 동작하지 않으면 그 상부에 형성된 박막형 광로조절장치가 정상적으로 동작하지 않아 스크린에 결상되는 화상에 포인트 결함(point defect) 또는 라인 결함(line defect)이 발생하는 문제점이 있었다.
본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 단위 화소에 공통 소오스 라인과 공통 드레인 패드를 공유하되, 제 2 게이트 라인이 제 1 게이트 라인에서 신장되어 공통 드레인 패드의 상부에 형성된 2개의 MOS 트랜지스터를 형성하여 스크린에 결상되는 화상에 포인트 결함 또는 라인 결함이 발생하는 것을 방지할 수 있는 박막형 광로조절장치의 구동기판을 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 달성하기 위하여 본 발명은, 절연기판의 제 1 활성영역과 제 2 활성영역을 한정하는 필드 산화층과; 제 1 활성영역의 상부에 형성된 제 1 게이트 전극, 제 1 소오스 영역과 제 1 드레인 영역을 포함하는 제 1 MOS 트랜지스터와; 제 2 활성영역의 상부에 형성된 제 2 게이트 전극, 제 2 소오스 영역과 제 2 드레인 영역을 포함하는 제 2 MOS 트랜지스터와; 제 1 게이트 전극으로 사용되도록 일측이 신장된 제 1 게이트 폴리와; 제 1 게이트 폴리와 소정 거리 이격된 위치에 제 2 게이트 전극으로 사용되도록 일측이 신장된 제 2 게이트 폴리와; 절연기판의 상부 전표면에 형성되며, 제 1 및 제 2 소오스 영역의 일부, 제 1 및 제 2 드레인 영역의 일부 및 제 1 및 2 게이트 폴리의 일부를 노출시키면서 형성된 층간 절연층과; 층간 절연층에 의해 일부가 노출된 제 1 및 제 2 소오스 영역의 상부에 형성된 공통 소오스 라인과; 층간 절연층에 의해 일부가 노출된 제 1 및 제 2 드레인 영역의 형성된 공통 드레인 패드와; 층간 절연층, 공통 소오스 라인 및 공통 드레인 패드의 상부에 형성되며 제 2 게이트 폴리의 일부를 노출시키면서 형성된 금속 층간 절연층과; 층간 절연층에 의해 일부가 노출된 제 1 게이트 폴리와 일측이 접촉하며 제 1 게이트 폴리를 도면상의 행방향으로 연결하는 제 1 게이트 라인과; 층간 절연층과 금속 층간 절연층에 의해 일부가 노출된 제 2 게이트 폴리와 일측이 접촉하며 제 2 게이트 폴리를 도면상의 행방향으로 연결하는 제 2 게이트 라인을 구비한다.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
도 1은 종래 박막형 광로조절장치의 구동기판에 대한 평면도,
도 2는 도 1에 도시한 장치를 A-A' 선으로 자른 단면도,
도 3은 본 발명에 따른 박막형 광로조절장치의 구동기판에 대한 평면도,
도 4a는 도 3에 도시한 장치를 B-B' 선으로 자른 단면도,
도 4b는 도 3에 도시한 장치를 C-C' 선으로 자른 단면도,
도 4c는 도 3에 도시한 장치를 D-D'선으로 자른 단면도,
도 4d는 도 3에 도시한 장치를 E-E' 선으로 자른 단면도.
＜도면의 주요 부분에 대한 부호의 설명＞
510 : 절연기판 520 : 필드 산화층
530 : 제 1 활성영역 540 : 제 2 활성영역
550 : 게이트 산화층 560 : 제 1 MOS 트랜지스터
570 : 제 2 MOS 트랜지스터 580 : 층간 절연층
590 : 공통 소오스 라인 600 : 공통 드레인 패드
610 : 제 1 게이트 폴리 620 : 제 2 게이트 폴리
630 : 제 1 게이트 라인 640 : 제 2 게이트 라인
650 : 금속 층간 절연층 660 : 배전홀
도 3은 본 발명에 따른 박막형 광로조절장치의 구동기판에 대한 평면도이다.
도 3을 참조하면, 절연기판(510)의 상부에는 M×N(M, N은 정수)개의 제 1 MOS(Metal Oxide Semiconductor) 트랜지스터(560)와 이와 동수의 제 2 MOS 트랜지스터(570)가 제 2 게이트 라인(640)을 중심으로 도면상의 열방향으로 소정 거리 이격되어 평행하게 형성되며, 제 1 MOS 트랜지스터(560)와 제 2 MOS 트랜지스터(570)는 공통 소오스 라인(570)과 공통 드레인 패드(580)를 공유한다.
그리고, 제 1 MOS 트랜지스터(560)는 제 1 게이트 전극(560a), 제 1 소오스 영역(560b)과 제 1 드레인 영역(560c)을 포함한다. 또한, 제 2 MOS 트랜지스터(570)는 제 2 게이트 전극(570a), 제 2 소오스 영역(570b)과 제 2 드레인 영역(570c)을 포함한다.
공통 소오스 라인(590)은 제 1 소오스 영역(560b)과 제 2 소오스 영역(570b)의 상부에 형성되어, 제 1 소오스 영역(560b)과 제 2 소오스 영역(570b)에 동일한 화상신호를 전달한다. 따라서, 제 1 MOS 트랜지스터(560)와 제 2 MOS 트랜지스터(570)는 외부로부터 동일한 화상신호가 전달된다.
공통 드레인 패드(600)는 제 1 드레인 영역(560c)과 제 2 드레인 영역(570c)의 상부에 형성되며, 공통 드레인 패드(600)의 소정 부분에는 후속하는 공정에서 배전홀(660)이 형성된다.
제 1 및 제 2 게이트 전극(560a)(570a)은 제 1 및 제 2 게이트 폴리(610)(620)의 일부가 각각 신장되어 형성되며, 제 1 및 제 2 게이트 폴리(610)(620)는 제 1 및 제 2 게이트 라인(630)(640)에 의해 도면상의 행방향으로 연결된다.
그리고, 제 2 게이트 라인(640)은 제 1 게이트 라인(630)과 일측이 접촉하며, 공통 소오스 라인(590)과 공통 드레인 패드(600)의 상부에 도 4d에 도시된 금속 층간 절연층(650)을 개재하여 형성된다. 그러므로, 제 2 게이트 라인(640)은 제 1 게이트 라인(630)과 동일한 게이트 구동신호가 전달된다.
또한, 제 1 및 제 2 게이트 라인(630)(640)은 외부의 동일한 게이트 구동신호를 제 1 및 제 2 게이트 폴리(610)(620)에 각각 제공한다.
따라서, 제 1 MOS 트랜지스터(560)와 제 2 MOS 트랜지스터(570)에는 제 1 및 제 2 게이트 라인(630)(640), 제 1 및 제 2 게이트 폴리(610)(620)와 제 1 및 제 2 게이트 전극(560a)(570a)을 통하여 동일한 게이트 구동신호가 전달된다.
이와 같이, 외부의 화상신호는 공통 소오스 라인(590)을 통하여 제 1 및 제 2 소오스 영역(560a)(570a)들에 전달되어 제 1 및 제 2 게이트 라인(630)(640)과 제 1 및 제 2 게이트 폴리(610)(620)를 통하여 제 1 및 제 2 게이트 전극(560a)(570a)에 전달된 동일 게이트 구동신호에 의해 제 1 드레인 영역(560c)과 제 2 드레인 영역(570c)에 전달된다. 그리고, 화상신호는 제 1 드레인 영역(560c)과 제 2 드레인 영역(570c)을 통하여 공통 드레인 패드(600)에 전달되며, 공통 드레인 패드(600)에 전달된 화상신호는 박막형 광로조절장치의 하부전극에 전달된다.
그런데, 공통 소오스 라인(590)과 공통 드레인 패드(600)는 동일 층으로 형성되지만, 제 2 게이트 라인(640)은 도 4d에 도시된 금속 층간 절연층(650)의 상부에 형성되므로 공통 소오스 라인(590)과 공통 드레인 패드(600)는 제 2 게이트 라인(640)과 단차를 가지므로, 이러한 단차를 제거하기 위하여 더미(dummy) 폴리층(도시되지 않음)을 공통 소오스 라인(590)과 공통 드레인 패드(600)의 하부에 형성한다.
도 4a는 도 3에 도시한 장치를 B-B' 선으로 자른 단면도이고, 도 4b는 도 3에 도시한 장치를 C-C'선으로 자른 단면도이고, 도 4c는 도 3에 도시한 장치를 D-D'선으로 자른 단면도이고, 도 4d는 도 3에 도시한 장치를 E-E' 선으로 자른 단면도이다.
도 4a와 도 4b를 참조하면, 절연기판(510)의 상부에는 필드 산화층(520)이 형성된다. 필드 산화층(520)은 절연기판(510)의 제 1 및 제 2 활성영역(530)(540)을 한정한다.
제 1 및 제 2 활성영역(530)(540)은 후술하는 제 1 및 제 2 MOS 트랜지스터(560)(570)가 각각 형성되며, 필드 산화층(520)이 형성되지 않는다.
제 1 MOS 트랜지스터(560)는 제 1 게이트 전극(560a), 제 1 소오스 영역(550b)과 제 1 드레인 영역(550c)을 포함하고, 제 2 MOS 트랜지스터(570)는 제 2 게이트 전극(570a), 제 2 소오스 영역(570b)과 제 2 드레인 영역(570c)을 포함한다.
층간 절연층(580)은 절연기판(510)의 전표면에 형성되며, 제 1 및 제 2 소오스 영역(560b)(570b)의 일부, 제 1 및 제 2 드레인 영역(560c)(570c)의 일부, 도 4c에 도시된 제 1 게이트 폴리(610)의 일부와 도 4d에 도시된 제 2 게이트 폴리(620)의 일부를 노출시키면서 형성된다.
공통 소오스 라인(590)은 층간 절연층(580)에 의해 일부가 노출된 제 1 및 제 2 소오스 영역(560b)(570b)과 일측이 접촉하며 형성되며, 공통 드레인 패드(600)도 층간 절연층(580)에 의해 일부가 노출된 제 1 및 제 2 드레인 영역(560c)(570c)의 일측과 접촉하며 형성된다.
제 1 및 제 2 게이트 전극(560a)(570a)의 하부에는 게이트 산화층(550)이 형성되어 제 1 및 제 2 게이트 전극(560a)(570a)과 제 1 및 제 2 소오스 영역(560b)(570b) 또는 제 1 및 제 2 게이트 전극(560a)(570a)과 제 1 및 제 2 드레인 영역(560c)(570c)이 전기적으로 연결되지 않도록 한다.
그리고, 층간 절연층(580), 공통 소오스 라인(590) 및 공통 드레인 패드(600)의 상부에는 금속 층간 절연층(650)이 형성되며, 금속 층간 절연층(650)의 일측 상부에는 제 2 게이트 라인(640)이 형성된다.
도 4c를 참조하면, 절연기판(510)의 상부에는 필드 산화층(520)이 형성되며, 필드 산화층(520)의 상부의 소정 부분에는 제 1 게이트 폴리(610)가 형성된다. 제 1 게이트 폴리(610)의 상부에는 층간 절연층(580)이 형성되는데, 제 1 게이트 폴리(580)의 일부를 노출시키면서 형성된다.
층간 절연층(580)에 일부가 노출된 제 1 게이트 폴리(610)의 상부에는 제 1 게이트 라인(630)이 형성된다. 따라서, 제 1 게이트 폴리(610)는 제 1 게이트 라인(630)에 의해 도면상의 행방향으로 연결된다.
그리고, 제 1 게이트 라인(630)이 형성되지 않은 층간 절연층(580)의 상부에는 공통 소오스 라인(590)이 형성된다. 따라서, 공통 소오스 라인(590)과 제 1 게이트 폴리(610)는 층간 절연층(580)에 의해 절연되어 서로 전기적으로 연결되지 않는다. 다음, 층간 절연층(580), 공통 소오스 라인(590) 및 제 1 게이트 라인(630)의 상부에는 금속 층간 절연층(650)이 형성된다. 이때, 금속 층간 절연층(650)중 그 하부에 제 1 게이트 라인(630)이 형성된 부분의 일부는 제거되어 제 1 게이트 라인(630)의 일부가 노출된다.
금속 층간 절연층(650)에 의해 일부가 노출된 제 1 게이트 라인(630)의 상부에는 제 2 게이트 라인(640)이 형성된다. 따라서, 제 1 게이트 라인(630)의 일부와 제 2 게이트 라인(640)은 서로 전기적으로 연결된다.
도 4d를 참조하면, 절연기판(510)의 상부에는 필드 산화층(520)과 제 2 게이트 폴리(620)가 형성된다. 절연기판(510), 필드 산화층(520) 및 제 2 게이트 폴리(620)의 상부에는 층간 절연층(580)이 형성된다. 이때, 층간 절연층(580)은 제 2 게이트 폴리(620)의 일부를 노출시키면서 형성된다.
다음, 층간 절연층(580)의 상부에는 공통 드레인 패드(600)가 형성되며, 층간 절연층(580)과 공통 드레인 패드(600)의 상부에는 금속 층간 절연층(650)이 형성된다. 이때, 금속 층간 절연층(650)도 층간 절연층(580)과 동일하게 제 2 게이트 폴리(620)의 일부를 노출시키면서 형성된다.
그리고, 층간 절연층(580)과 금속 층간 절연층(650)에 의해 일부가 노출된 제 2 게이트 폴리(620)와 일측이 접촉하며 금속 층간 절연층(650)의 상부에 제 2 게이트 라인(640)이 형성된다. 따라서, 제 2 게이트 라인(640)과 공통 드레인 패드(600)는 금속 층간 절연층(650)을 개재하므로 서로 전기적으로 연결되지 않는다.
이와 같이, 본 발명은 단위 화소에 공통 소오스 라인(590)과 공통 드레인 패드(600)를 공유하며, 제 2 게이트 라인(640)이 공통 드레인 패드(600)와 금속 층간 절연층을 개재하여 형성된 2개의 MOS 트랜지스터들, 예를 들어 제 1 및 제 2 MOS 트랜지스터(560)(570)들을 형성하여 소정의 MOS 트랜지스터, 예를 들어 제 1 MOS 트랜지스터(560)가 손상되어 동작하지 않을 경우 이와 동일한 화상신호와 게이트 구동신호가 전달되는 동일 화소의 제 2 MOS 트랜지스터(600)를 통하여 박막형 광로조절장치를 정상적으로 동작시킨다.
상술한 바와 같이, 본 발명에 따른 박막형 광로조절장치의 구동기판은 단위 화소에 공통 소오스 라인과 공통 드레인 패드를 공유하며, 별도의 게이트 라인과 별도의 게이트 폴리가 각각 형성된 2개의 MOS 트랜지스터를 형성하여 소정의 MOS 트랜지스터가 손상되어도 이와 동일한 화상신호와 게이트 구동신호가 전달되는 동일 화소의 다른 MOS 트랜지스터를 통하여 박막형 광로조절장치를 정상적으로 동작시켜 스크린에 결상되는 화상에 포인트 결함 또는 라인 결함이 발생하는 것을 방지하여 고품질의 화상을 획득할 수 있는 효과가 있다.
상술한 바와 같이, 본 발명을 도면을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 절연기판(510)의 제 1 활성영역(530)과 제 2 활성영역(540)을 한정하는 필드 산화층(520)과;
    상기 제 1 활성영역(530)의 상부에 형성된 제 1 게이트 전극(560a), 제 1 소오스 영역(560b)과 제 1 드레인 영역(560c)을 포함하는 제 1 MOS 트랜지스터(560)와;
    상기 제 2 활성영역(530)의 상부에 형성된 제 2 게이트 전극(570a), 제 2 소오스 영역(570b)과 제 2 드레인 영역(570c)을 포함하는 제 2 MOS 트랜지스터(570)와;
    상기 제 1 게이트 전극(560a)으로 사용되도록 일측이 신장된 제 1 게이트 폴리(610)와;
    상기 제 1 게이트 폴리(610)와 소정 거리 이격된 위치에 상기 제 2 게이트 전극(570a)으로 사용되도록 일측이 신장된 제 2 게이트 폴리(620)와;
    상기 절연기판(510)의 상부 전표면에 형성되며, 상기 제 1 및 제 2 소오스 영역(560b)(570b)의 일부, 상기 제 1 및 제 2 드레인 영역(560c)(570c)의 일부 및 상기 제 1 및 2 게이트 폴리(610)(620)의 일부를 노출시키면서 형성된 층간 절연층(580)과;
    상기 층간 절연층(580)에 의해 일부가 노출된 상기 제 1 및 제 2 소오스 영역(560b)(570b)의 상부에 형성된 공통 소오스 라인(590)과;
    상기 층간 절연층(580)에 의해 일부가 노출된 상기 제 1 및 제 2 드레인 영역(560c)(570c)의 형성된 공통 드레인 패드(600)와;
    상기 층간 절연층(580), 상기 공통 소오스 라인(590) 및 상기 공통 드레인 패드(600)의 상부에 형성되며 상기 제 2 게이트 폴리(620)의 일부를 노출시키면서 형성된 금속 층간 절연층(650)과;
    상기 층간 절연층(580)에 의해 일부가 노출된 상기 제 1 게이트 폴리(610)와 일측이 접촉하며 상기 제 1 게이트 폴리(610)를 도면상의 행방향으로 연결하는 제 1 게이트 라인(630)과;
    상기 층간 절연층(580)과 상기 금속 층간 절연층(650)에 의해 일부가 노출된 상기 제 2 게이트 폴리(620)와 일측이 접촉하며 상기 제 2 게이트 폴리(620)를 도면상의 행방향으로 연결하는 제 2 게이트 라인(640)을 구비하는 박막형 광로조절장치의 구동기판.
  2. 제 1 항에 있어서, 상기 제 1 MOS 트랜지스터(560)와 상기 제 2 MOS 트랜지스터(570)는 상기 제 2 게이트 라인(640)을 중심으로 대향하는 위치에 소정 거리 이격되어 형성되는 것을 특징으로 하는 박막형 광로조절장치의 구동기판.
  3. 제 1 항에 있어서, 상기 제 1 게이트 전극(560a)과 상기 제 2 게이트 전극(570a)에는 동일한 게이트 구동신호가 전달되는 것을 특징으로 하는 박막형 광로조절장치의 구동기판.
KR1019970081700A 1997-12-31 1997-12-31 박막형 광로조절장치의 구동기판 KR100261626B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081700A KR100261626B1 (ko) 1997-12-31 1997-12-31 박막형 광로조절장치의 구동기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081700A KR100261626B1 (ko) 1997-12-31 1997-12-31 박막형 광로조절장치의 구동기판

Publications (2)

Publication Number Publication Date
KR19990061441A KR19990061441A (ko) 1999-07-26
KR100261626B1 true KR100261626B1 (ko) 2000-07-15

Family

ID=19530618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081700A KR100261626B1 (ko) 1997-12-31 1997-12-31 박막형 광로조절장치의 구동기판

Country Status (1)

Country Link
KR (1) KR100261626B1 (ko)

Also Published As

Publication number Publication date
KR19990061441A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US6836302B2 (en) Active matrix substrate, electro-optical device and electronic equipment
KR100261626B1 (ko) 박막형 광로조절장치의 구동기판
KR100261627B1 (ko) 박막형 광로조절장치의 구동기판
KR100261628B1 (ko) 박막형 광로조절장치의 구동기판
KR100267468B1 (ko) 박막형광로조절장치의구동기판
KR100258116B1 (ko) 보조 게이트 라인을 갖는 박막형 광로조절장치
KR19990061417A (ko) 박막형 광로조절장치의 구동기판
KR19990061426A (ko) 박막형 광로조절장치의 구동기판
KR19990061419A (ko) 박막형 광로조절장치의 구동기판
KR19990061423A (ko) 박막형 광로조절장치의 구동기판
KR100259713B1 (ko) 박막형 광로조절장치의 구동기판
KR100262738B1 (ko) 박막형 광로조절장치의 구동기판
KR19990061427A (ko) 박막형 광로조절장치의 구동기판
KR19990061418A (ko) 박막형 광로조절장치의 구동기판 제조방법
KR19990061424A (ko) 박막형 광로조절장치의 구동기판
KR100267466B1 (ko) 박막형광로조절장치와그제조방법
KR100259712B1 (ko) 박막형 광로조절장치의 구동용 집적회로 장착방법
KR19990056490A (ko) 박막형 광로 조절 장치의 테스트 패턴
KR100273899B1 (ko) 박막형광로조절장치와그제조방법
KR19990056489A (ko) 박막형 광로 조절 장치의 테스트 패턴 그룹
KR100258114B1 (ko) 박막형 광로조절장치 모듈의 esd 보호회로
KR19990042773A (ko) 박막형 광로조절장치
KR100262740B1 (ko) 박막형 광로 조절 장치의 구동 회로
KR100273900B1 (ko) 박막형광로조절장치와그제조방법
KR19990061428A (ko) 박막형 광로조절장치의 구동기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee