KR100257599B1 - 박막형 광로 조절 장치의 제조 방법 - Google Patents

박막형 광로 조절 장치의 제조 방법 Download PDF

Info

Publication number
KR100257599B1
KR100257599B1 KR1019970064740A KR19970064740A KR100257599B1 KR 100257599 B1 KR100257599 B1 KR 100257599B1 KR 1019970064740 A KR1019970064740 A KR 1019970064740A KR 19970064740 A KR19970064740 A KR 19970064740A KR 100257599 B1 KR100257599 B1 KR 100257599B1
Authority
KR
South Korea
Prior art keywords
layer
sacrificial layer
thin film
lower electrode
active matrix
Prior art date
Application number
KR1019970064740A
Other languages
English (en)
Other versions
KR19990043698A (ko
Inventor
최영준
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970064740A priority Critical patent/KR100257599B1/ko
Publication of KR19990043698A publication Critical patent/KR19990043698A/ko
Application granted granted Critical
Publication of KR100257599B1 publication Critical patent/KR100257599B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/904—Micromirror

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스의 상부에 희생층을 형성한 후, 희생층을 화학 기계적 연마(CMP) 방법으로 평탄화한다. 불화 암모늄(NH4F)과 플루오르화 수소(HF)가 약 100:1의 비율로 혼합된 산화물 완충 식각제(BOE)를 사용하거나 또는 약 100:1 비율의 묽은 플루오르화 수소 수용액을 이용하여 희생층의 표면을 약 500∼1000Å 정도의 두께를 식각한다. 희생층의 상부에 지지층, 하부 전극, 변형층 및 상부 전극을 포함하는 액츄에이터를 형성한 후, 희생층을 제거한다. 평탄화된 희생층의 표면을 소정의 두께로 한번 더 식각함으로써, 슬러리 잔류물도 함께 완전히 제거할 수 있게 되어 희생층 표면의 평탄화율을 향상시킬 수 있다.

Description

박막형 광로 조절 장치의 제조 방법
본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치의 제조 방법에 관한 것으로, 보다 상세하게는 희생층을 평탄화한 후 잔류하는 슬러리(slurry)를 완전히 제거하여 희생층의 평탄화율을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 이러한 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD와 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트가 향상되어 밝고 선명한 화상을 얻을 수 있다.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 액츄에이터를 구성할 수도 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법을 이용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일에 대한민국 특허청에 특허 출원한 특허 출원 제96-42197호(발명의 명칭：멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.
도 1a 및 도 1b는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 제조 방법을 설명하기 위한 단면도들이다.
먼저, 상기 박막형 광로 조절 장치의 구조를 살펴보면 다음과 같다.
상기 박막형 광로 조절 장치는 액티브 매트릭스(1) 및 액츄에이터(60)를 포함한다. 그 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 MOS 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1)는, 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층의 상부에 적층된 식각 방지층(15)을 포함한다.
액츄에이터(60)는 식각 방지층(15) 중에서 그 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 수평하게 적층된 멤브레인(30), 멤브레인의 상부에 적층된 하부 전극(35), 하부 전극의 상부에 적층된 변형층(40), 변형층의 상부에 적층된 상부 전극(45), 그리고 변형층(40)의 일측으로부터 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 드레인 패드(5)까지 수직하게 형성된 비어 홀(50)의 내부에 하부 전극(35)과 드레인 패드(5)가 서로 연결되도록 형성된 비어 컨택(55)을 포함한다.
상부 전극(45)의 일부에는 스트라이프(46)가 형성된다. 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 상부 전극(45) 중 변형층(40)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 광원으로부터 입사되는 빛이 난반사 되는 것을 방지한다.
이하, 상기 박막형 광로 조절 장치의 제조 방법을 설명한다.
도 1a를 참조하면, n형으로 도핑된 실리콘 웨이퍼로 이루어지며 M×N(M, N은 정수) 개의 P-MOS 트랜지스터가 내장되고 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1) 상에 인 실리케이트 유리(PSG)를 사용하여 보호층(10)을 형성한다. 보호층(10)은 화학 기상 증착(CVD) 방법을 이용하여 1．0㎛ 정도의 두께를 갖도록 형성한다. 보호층(10)은 후속 공정 동안 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.
보호층(10) 상에는 질화물로 이루어진 식각 방지층(15)이 형성된다. 식각 방지층(15)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 갖도록 형성한다. 식각 방지층(15)은 후속하는 식각 공정 동안 보호층(10) 및 액티브 매트릭스(1)가 식각되어 손상을 입는 것을 방지한다.
식각 방지층(15) 상에는 희생층(20)이 형성된다. 희생층(20)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1．0∼3．0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(20)은 MOS 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(20) 중 그 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 식각 방지층(15)의 일부를 노출시킴으로써 액츄에이터(60)의 지지부를 만든다.
노출된 식각 방지층(15)의 상부 및 희생층(20)의 상부에는 멤브레인(30)이 적층된다. 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께로 증착하여 형성한다.
하부 전극(35)은 멤브레인(30)의 상부에 적층된다. 하부 전극(35)은 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링하여 0．1∼1．0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 사진 식각 공정을 통해 하부 전극(35)을 각각의 화소별로 분리시킴으로써 각 화소들에 독자적인 제1 신호(화상 신호)가 인가되도록 한다(Iso-Cut 공정). 하부 전극(35)에는 외부로부터 액티브 매트릭스(1)에 내장된 트랜지스터를 통하여 제1 신호가 인가된다.
하부 전극(35)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 구성된 변형층(40)이 적층된다. 변형층(40)은 졸-겔(sol-gel)법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛ 두께를 가지도록 형성한다. 바람직하게는, 변형층(40)은 PZT를 졸-겔법을 사용하여 0．4㎛ 정도의 두께를 갖도록 형성한다. 그리고, 변형층(40)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 변형층(40)은 상부 전극(45)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(35)에 제1 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.
상부 전극(45)은 변형층(40)의 상부에 적층된다. 상부 전극(45)은 알루미늄(Al), 은(Ag), 또는 백금(Pt) 등의 금속을 스퍼터링하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상부 전극(45)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 상부 전극(45)은 전기 전도성 및 반사성을 동시에 가지므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
도 1b를 참조하면, 상부 전극(45)의 상부로부터 순차적으로 상부 전극(45), 변형층(40), 그리고 하부 전극(35)을 소정의 화소 형상으로 패터닝한다. 이 때, 상부 전극(45)의 일부에는 상부 전극(45)의 작동을 균일하게 하여 광원으로부터 입사되는 빛의 난반사를 방지하는 스트라이프(46)가 형성된다.
이어서, 변형층(40)의 일측으로부터 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15), 및 보호층(10)을 차례로 식각하여 비어 홀(50)을 형성한다. 따라서, 비어 홀(50)은 변형층(40)의 일측으로부터 드레인 패드(5)까지 형성된다. 계속하여, 텅스텐(W), 알루미늄(Al), 또는 티타늄(Ti) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법을 이용하여 증착시켜 비어 컨택(55)을 형성한다. 비어 컨택(55)은 드레인 패드(5)와 하부 전극(35)을 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 그리고, 멤브레인(30)을 소정의 화소 형상으로 패터닝한다.
이어서, 희생층(20)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 희생층(20)의 위치에 에어 갭(25)을 형성한 후, 세정 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.
상술한 박막형 광로 조절 장치에 있어서, 제1 신호는 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5)와 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 동시에, 상부 전극(45)에는 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 적층되어 있는 변형층(40)이 변형을 일으킨다. 변형층(40)은 발생한 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(40)을 포함하는 액츄에이터(60)는 소정의 각도를 가지고 상방으로 휘어진다. 따라서, 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상부 전극(45)에 의해 소정의 각도로 반사된 후, 스크린에 투영되어 화상을 맺는다.
상술한 박막형 광로 조절 장치의 제조 방법에 의하면, 화학 기계적 연마(CMP) 공정으로 희생층을 평탄화시킨다. 이를 보다 상세하게 설명하면, 단차를 갖고 있는 액티브 매트릭스의 상부에 식각 방지층을 형성한 후, 그 상부에 희생층을 충분한 두께로 증착한다. 계속하여, 실리카를 함유하는 슬러리를 사용하여 희생층의 표면을 원하는 두께만 남도록 연마한 후, 탈이온수(deionized water)에 담근다. 이어서, 스크러버(scrubber)를 사용하여 희생층의 표면에 탈이온수를 분사한 후, 브러쉬를 사용하여 웨이퍼 표면을 세정한다.
그러나, 상술한 방법에 의하면 CMP 공정을 실시한 후 일부의 슬러리가 희생층의 표면에 잔류하는 경우가 있다. 특히, 이러한 슬러리에 폴리셔(polisher)로서 포함되는 실리카 미세 입자는 그 크기가 약 1000∼1500Å 정도로 광학 현미경으로도 확인이 불가능하다. 따라서, 슬러리에 포함된 미세한 실리카 입자로 인하여 후속 공정에서 평탄하여야 할 희생층에 국부적인 단차가 발생하며 이들이 파티클(particle)로서 작용하게 되어 소자에 치명적인 영향을 준다. 더욱이, 이러한 실리카 입자들이 집중적으로 한 부위에 분포하는 경우 클러스터(cluster) 형태를 이루게 되어 희생층의 요철이 거울로서 작용하는 상부 전극의 표면에 나타남으로써 상부 전극의 표면이 불규칙하게 되거나 그 수평도가 떨어지는 문제점이 있다.
따라서, 본 발명의 목적은 희생층의 표면을 화학 기계적 연마 방법으로 평탄화한 후 이를 세정하는 공정 중에 희생층의 표면을 일부 식각하여 제거함으로써, 희생층 표면의 슬러리 잔류물을 동시에 제거하여 희생층의 평탄화율을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는데 있다.
도 1a 및 도 1b는 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 3은 도 2에 도시한 장치를 A­A′선으로 자른 단면도이다.
도 4a 도 4e는 도 3에 도시한 장치의 제조 공정도이다
<도면의 주요 부분에 대한 부호의 설명>
100 : 액티브 매트릭스 105 : 제1 금속층
110 : 제1 보호층 115 : 제2 금속층
120 : 제2 보호층 125 : 식각 방지층
130 : 희생층 135 : 지지층
140 : 하부 전극 145 : 변형층
150 : 상부 전극 155 : 비어 홀
160 : 비어 컨택 165 : 거울
170 : 에어 갭 200 : 액츄에이터
상술한 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하는 액티브 매트릭스를 제공하는 단계; 액티브 매트릭스의 상부에 희생층을 형성하는 단계; 희생층을 화학 기계적 연마(CMP) 방법으로 평탄화시키는 단계; 평탄화된 희생층의 표면으로부터 500 내지 1000Å 두께를 식각하는 단계; 희생층의 상부에 지지층, 하부 전극, 변형층 및 상부 전극을 포함하는 액츄에이터를 형성하는 단계; 그리고 희생층을 제거하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 액티브 매트릭스의 상부에 희생층을 형성한 후, 희생층의 표면을 화학 기계적 연마(CMP) 방법으로 연마하여 평탄화시킨다. 이어서, 불화 암모늄(NH4F)과 플루오르화 수소(HF)가 약 100:1의 비율로 혼합된 산화물 완충 식각제(Buffered Oxide Etchant : BOE)를 사용하거나 또는 약 100:1 비율의 묽은 플루오르화 수소 수용액을 이용하여 희생층의 표면을 약 500∼1000Å 정도의 두께를 식각한다. 이 공정에서, 희생층의 표면에 남아있는 슬러리 잔류물이 함께 제거된다. 따라서, 슬러리 잔류물에 의하여 평탄화된 희생층의 표면에 국부적인 단차가 발생하거나 파티클이 형성되는 문제점을 해결할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 3은 도 2에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100), 액츄에이터(200), 그리고 거울(165)을 포함한다.
M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장된 액티브 매트릭스(100)는, MOS 트랜지스터의 소오스 및 드레인으로부터 연장되는 제1 금속층(105), 제1 금속층(105)의 상부에 형성된 제1 보호층(110), 제1 보호층(110)의 상부에 형성된 제2 금속층(115), 그리고 제2 금속층(115)의 상부에 형성된 제2 보호층(120)을 포함한다. 바람직하게는, 제2 보호층(120)의 상부에는 식각 방지층(125)이 형성될 수 있다. 제1 금속층(105)은 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하며, 제2 금속층(115)은 티타늄(Ti)층 및 질화티타늄(TiN)층으로 이루어진다.
도 3을 참조하면, 액츄에이터(200)는, 식각 방지층(125) 중 아래에 제1 금속층(105)의 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(170)을 개재하여 액티브 매트릭스(100)의 하부에 수평하게 형성된 지지층(135), 지지층(135)의 상부에 형성된 하부 전극(140), 하부 전극(140)의 상부에 형성된 변형층(145), 변형층(145)의 상부에 형성된 상부 전극(150), 그리고 변형층(145)의 일측으로부터 변형층(145), 하부 전극(140), 지지층(135), 제2 보호층(120) 및 제1 보호층(110)을 통하여 제1 금속층(105)의 드레인 패드까지 수직하게 형성된 비어 홀(155)의 내부에 하부 전극(140)과 드레인 패드가 연결되도록 형성된 비어 컨택(160)을 포함한다. 지지층(135)은 선행 출원에 기재된 박막형 광로 조절 장치 중 멤브레인의 기능을 수행한다.
지지층(135)은 양측 지지부로부터 평행하게 형성된 2개의 사각형 형상의 암(arm)들의 사이에 사각형 형상의 평판이 동일 평면상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는다. 지지층(135)의 사각형 형상의 평판의 상부에는 거울(165)이 형성된다. 따라서, 거울(165)은 사각형의 평판의 형상을 갖는다.
이하, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 4a 내지 도 4e는 본 발명에 따른 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다.
도 4a를 참조하면, n형으로 도핑된 실리콘(Si) 웨이퍼인 액티브 매트릭스(100)를 준비한 후, 통상의 소자 분리 공정, 예를 들면, 실리콘 부분 산화법(LOCOS)을 이용하여 액티브 매트릭스(100)에 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막을 형성한다. 이어서, 액티브 영역의 상부에 불순물이 도핑된 폴리 실리콘과 같은 도전 물질로 이루어진 게이트를 형성한 후, 이온 주입 공정으로 p+소오스 및 드레인을 형성함으로써, M×N(M, N은 정수) 개의 MOS 트랜지스터를 형성한다.
MOS 트랜지스터가 형성된 결과물의 상부에 산화물로 이루어진 절연막을 형성한 후, 사진 식각 공정으로 상기 소오스 및 드레인의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐(W)과 같은 금속으로 이루어진 제1 금속층(105)을 7000∼8000Å 정도의 두께를 가지도록 증착한 후, 제1 금속층(105)을 사진 식각 공정으로 패터닝한다. 상기와 같이 패터닝된 제1 금속층(105)은 MOS 트랜지스터의 드레인으로부터 액츄에이터(200)의 지지부의 일측까지 연장되는 드레인 패드를 포함한다.
제1 금속층(105)의 상부에는 제1 보호층(110)이 형성된다. 제1 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 8000Å 정도의 두께를 가지도록 형성한다. 제1 보호층(110)은 후속하는 공정 동안 MOS 트랜지스터가 내장된 액티브 매트릭스(100)가 손상을 입게 되는 것을 방지한다.
제1 보호층(110)의 상부에는 제2 금속층(115)이 형성된다. 제2 금속층(115)을 형성하기 위하여, 먼저 티타늄(Ti)을 스퍼터링하여 티타늄층을 형성한다. 이어서, 티타늄층의 상부에 질화티타늄을 물리 기상 증착(PVD) 방법을 사용하여 적층하여 질화티타늄층을 형성한다. 제2 금속층(115)은 2000∼3000Å 정도의 두께를 가지도록 형성한다. 제2 금속층(115)은 광원으로부터 입사되는 광이 거울(165)뿐만 아니라, 거울(165)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광 누설 전류가 흐르게 되는 것을 방지한다. 이어서, 제2 금속층(115) 중 후속 공정에서 비어 컨택(160)이 형성될 부분을 사진 식각 공정을 통해 식각하여 제2 금속층(115)에 개구부를 형성한다.
제2 금속층(115)의 상부에는 제2 보호층(120)이 형성된다. 제2 보호층(120)은 인 실리케이트 유리(PSG)를 사용하여 2000Å 정도의 두께를 갖도록 형성한다. 제2 보호층(120) 역시 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(100)와 액티브 매트릭스(100) 상에 형성된 상기 결과물들이 손상을 입게 되는 것을 방지한다.
제2 보호층(120)의 상부에는 식각 방지층(125)이 형성된다. 식각 방지층(125)은 액티브 매트릭스(100) 및 제2 보호층(120)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 식각 방지층(125)은 실리콘 나이트라이드(Si3N4)를 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 1000∼2000Å 정도의 두께를 가지도록 형성한다.
식각 방지층(125)의 상부에는 희생층(130)이 적층된다. 희생층(130)은 트랜지스터가 내장된 액티브 매트릭스(100)의 표면을 평탄화시키며 후속 공정에서 에어 갭(170)을 형성하기 위하여 제공되는 것으로, 인 실리케이트 유리(PSG)를 사용하여 대기압 화학 기상 증착(APCVD) 방법으로 증착하여 형성한다. 희생층(130)은 인(P)의 농도가 높은, 바람직하게는 12중량% 정도의 인을 함유하는 인 실리케이트 유리(PSG)를 사용하여 2．0∼3．3㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(130)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 화학 기계적 연마(CMP) 방법을 이용하여 희생층(130)의 표면을 연마함으로써 평탄화시킨다. 즉, 폴리셔로서 작용하는 실리카를 함유하는 슬러리를 사용하여 희생층의 표면을 연마하여 희생층(130)이 1．0∼1．5㎛ 정도의 두께가 되도록 평탄화시킨 후 탈이온수(deionized water)에 침적시킨다.
도 4b를 참조하면, 상기한 바와 같이 평탄화된 희생층(130)의 전면을 소정의 두께만큼 식각한다. 상술한 CMP 공정에서 사용된 슬러리 잔류물이 희생층(130)의 표면에 남아있을 수 있으므로, 희생층(130)의 표면으로부터 500∼1000Å 정도의 두께를 더 식각하여 슬러리 잔류물을 함께 제거한다. 희생층(130)은 불화 암모늄과 플루오르화 수소가 혼합된 산화물 완충 식각제(BOE)를 사용하여 습식 식각한다. 일반적으로 12중량% 정도의 인을 함유하는 인 실리케이트 유리(PSG)를 사용하여 형성한 희생층(130)은 불화 암모늄:플루오르화 수소의 비율이 약 20:1인 BOE를 사용하는 경우 ∼5000Å/분의 식각율로 식각된다. 따라서, 희생층(130)의 표면으로부터 500∼1000Å 정도의 두께를 식각하여야 하므로, 희생층(130)을 100:1의 BOE에 침적시켜 그 표면을 식각한다. 바람직하게는 희생층(130)을 100:1의 BOE 용액에 약 30초 동안 침적시켜 식각한다.
또한, 희생층(130)은 묽은 플루오르화 수소 수용액을 이용하여 그 표면을 식각할 수 있다. 이 경우, 12중량% 정도의 인을 함유하는 인 실리케이트 유리(PSG)를 사용하여 형성한 희생층(130)은 7:1 비율의 묽은 플루오르화 수소 수용액을 사용하는 경우 ∼7000Å/분의 식각율로 식각된다. 따라서, 희생층(130)의 표면으로부터 500∼1000Å 정도의 두께를 식각하여야 하므로, 희생층(130)을 100:1의 묽은 플루오르화 수소 수용액에 침적시켜 그 표면을 식각한다. 바람직하게는 희생층(130)을 100:1의 묽은 플루오르화 수소 수용액에 약 30초 동안 침적시켜 식각한다. 계속하여, 스크러버(scrubber)를 사용하여 탈이온수를 분사한 후, 브러쉬를 사용하여 희생층(130)의 표면을 세정하고 건조한다. 이어서, 희생층(130) 중 아래에 제2 금속층(115)의 개구부가 형성된 부분을 식각하여 식각 방지층(125)의 일부를 노출시킴으로써, 액츄에이터(200)의 지지부인 앵커(anchor)가 형성될 위치를 만든다.
도 4c를 참조하면, 노출된 식각 방지층(125) 및 희생층(130)의 상부에 제1층(134)을 형성한다. 제1층(134)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 제1층(134)은 후에 지지층(135)으로 패터닝된다.
제1층(134)의 상부에는 전기 전도성이 우수한 금속인 백금, 탄탈륨, 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 사용하여 하부 전극층을 형성한다. 하부 전극층은 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 하부 전극층을 각각의 화소별로 분리시킴으로써 각 화소들에 독립적인 제1 신호가 인가되도록 한다(Iso­Cut 공정). 하부 전극층은 후에 하부 전극(140)으로 패터닝된다. 하부 전극(140)에는 액티브 매트릭스(100)에 내장된 트랜지스터로부터 전달된 제1 신호가 인가된다.
하부 전극층의 상부에는 PZT, 또는 PLZT로 구성된 제2층이 형성된다. 제2층은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다. 그리고, 제2층을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 제2층은 후에 변형층(145)으로 패터닝된다. 변형층(145)은 상부 전극(150)에 제2 신호가 인가되고 하부 전극(140)에 제1 신호가 인가되어 상부 전극(150)과 하부 전극(140) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.
제2층의 상부에는 상부 전극층이 적층된다. 상부 전극층은 백금, 알루미늄, 또는 은 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다.
상부 전극층의 상부에 제1 포토 레지스트(도시되지 않음)를 스핀 코팅(spin coating) 방법으로 도포한 후, 상부 전극층이 도 2에 도시한 바와 같이 거울상의‘ㄷ’자의 형상을 가지도록 패터닝하여 상부 전극(150)을 형성한다. 상부 전극(150)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 이어서, 제1 포토 레지스트를 제거한 후, 패터닝된 상부 전극(150) 및 제2층의 상부에 제2 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 제2층이 상부 전극(150) 보다 약간 넓은 거울상의‘ㄷ’자의 형상을 갖도록 패터닝하여 변형층(145)을 형성한다(도 2 참조).
상부 전극(150), 변형층(145) 및 하부 전극층의 상부에 제3 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 하부 전극층을 변형층(145) 보다 약간 넓은 거울상의‘ㄷ’자의 형상을 갖도록 패터닝하여 하부 전극(140)을 형성한다.
도 4d를 참조하면, 변형층(145) 중 아래에 제2 금속층(115)의 개구부가 형성되어 있는 부분으로부터 변형층(145), 하부 전극(140), 제1층(134), 제2 보호층(120), 그리고 제1 보호층(110)을 차례로 식각하여 변형층(145)의 일측으로부터 제1 금속층(105)의 드레인 패드까지 비어 홀(155)을 형성한 후, 비어 홀(155)의 내부에 텅스텐(W), 백금, 알루미늄, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 제1 금속층(105)의 드레인 패드와 하부 전극(140)이 연결되도록 비어 컨택(160)을 형성한다. 그러므로, 비어 컨택(160)은 비어 홀(155) 내에서 하부 전극(140)으로부터 드레인 패드의 상부까지 형성된다. 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 제1 금속층(105)의 드레인 패드 및 비어 컨택(160)을 통하여 하부 전극(140)에 인가된다.
계속하여, 패터닝된 하부 전극(140) 및 비어 홀(155)의 상부에 제4 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 제1층(134)의 양측 지지부로부터 연장된 부분은 하부 전극(140) 보다 약간 넓은 사각형의 형상을 가지며, 이와 일체로 형성된 제1층(134)의 중앙부는 사각형의 평판의 형상을 갖도록 패터닝하여 지지층(135)을 형성한다. 즉, 도 2에 도시한 바와 같이 지지층(135)은 양측 지지부로부터 사각형 형상의 암들이 연장되고, 이러한 암들 사이에 보다 넓은 면적을 갖는 사각형 형상의 평판이 동일 평면상에서 상기 암들과 일체로 형성된 형상을 가진다. 그리고, 제4 포토 레지스트를 제거한다. 상기와 같이 지지층(135)이 패터닝된 결과, 희생층(130)의 일부가 노출된다.
노출된 희생층(130)의 상부 및 지지층(135)의 상부에 제5 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 지지층(135)의 중앙부인 사각형 형상의 평판이 노출되도록 패터닝한다. 그리고, 사각형 형상의 노출된 지지층(135)의 중앙부의 상부에 은, 백금, 또는 알루미늄 등의 반사성을 갖는 금속을 0．3∼2．0㎛ 정도의 두께로 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 증착시킨다. 계속하여, 증착된 금속이 사각형 형상의 노출된 지지층(135)의 중앙부와 동일한 형상을 갖도록 증착된 금속을 패터닝하여 거울(165)을 형성한 후, 제5 포토 레지스트를 제거한다.
도 4e를 참조하면, 희생층(130)을 플루오르화 수소를 사용하여 식각하여 희생층(130)의 위치에 에어 갭(170)을 형성한 후, 세정 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부 전극(150)에는 외부로부터 공통 전극선을 통하여 제2 신호가 인가된다. 동시에 하부 전극(140)에는 외부로부터 액티브 매트릭스(100)에 내장된 트랜지스터, 제1 금속층(105)의 드레인 패드 및 비어 컨택(160)을 통하여 제1 신호가 인가되어, 상부 전극(150)과 하부 전극(140) 사이에 전위차에 따른 전기장이 발생한다. 이러한 전기장에 의하여 상부 전극(150)과 하부 전극(140) 사이에 형성된 변형층(145)이 변형을 일으킨다. 변형층(145)은 전기장에 대하여 직교하는 방향으로 수축하며, 따라서, 변형층(145) 및 지지층(135)을 포함하는 액츄에이터(200)는 소정의 각도를 가지고 휘어진다. 광원으로부터 입사되는 광을 반사하는 거울(165)은 지지층(135)의 중앙부의 상부에 형성되어 있으므로 액츄에이터(200)와 같은 각도로 휘어진다. 이에 따라, 거울(165)은 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 투영되어 화상을 맺게 된다.
상술한 바와 같이 본 발명에 의하면, 액티브 매트릭스의 상부에 충분한 두께의 희생층을 형성한 후, 희생층의 표면을 화학 기계적 연마(CMP) 방법으로 연마하여 그 표면을 평탄화한다. 이와 같이, 화학 기계적 연마(CMP) 방법으로 연마하는 경우, 희생층의 표면에 슬러리 잔류물이 남을 수 있다. 따라서, 희생층의 표면을 불화 암모늄과 플루오르화 수소가 약 100:1의 비율로 혼합된 산화물 완충 식각제(BOE)를 사용하거나 또는 약 100:1 비율의 묽은 플루오르화 수소 수용액을 이용하여 희생층의 표면을 약 500∼1000Å 정도의 두께를 식각한다. 평탄화된 희생층의 표면을 한번 더 식각함으로써, 슬러리 잔류물도 함께 완전히 제거할 수 있게 되어 희생층 표면의 평탄화율을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하는 액티브 매트릭스를 제공하는 단계;
    상기 액티브 매트릭스의 상부에 희생층을 형성하는 단계;
    상기 희생층을 화학 기계적 연마(CMP) 방법으로 평탄화시키는 단계;
    상기 평탄화된 희생층의 표면으로부터 500 내지 1000Å 두께를 식각하는 단계;
    상기 희생층의 상부에 지지층, 하부 전극, 변형층 및 상부 전극을 포함하는 액츄에이터를 형성하는 단계; 그리고
    상기 희생층을 제거하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.
  2. 제1항에 있어서, 상기 희생층의 표면을 식각하는 단계는 불화 암모늄(NH4F)과 플루오르화 수소(HF)가 100:1의 비율로 혼합된 산화물 완충 식각제(BOE)에 침적시켜 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  3. 제2항에 있어서, 상기 희생층의 표면을 식각하는 단계는 상기 산화물 완충 식각제에 20초 내지 30초 동안 침적시켜 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  4. 제1항에 있어서, 상기 희생층의 표면을 식각하는 단계는 7:1 비율의 묽은 플루오르화 수소 수용액을 사용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  5. 제1항에 있어서, 상기 희생층의 표면을 식각하는 단계는 스크러버(scrubber)를 사용하여 탈이온수를 분사하는 단계 및 브러쉬를 사용하여 희생층의 표면을 세정하고 건조하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
KR1019970064740A 1997-11-29 1997-11-29 박막형 광로 조절 장치의 제조 방법 KR100257599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970064740A KR100257599B1 (ko) 1997-11-29 1997-11-29 박막형 광로 조절 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970064740A KR100257599B1 (ko) 1997-11-29 1997-11-29 박막형 광로 조절 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990043698A KR19990043698A (ko) 1999-06-15
KR100257599B1 true KR100257599B1 (ko) 2000-06-01

Family

ID=19526075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970064740A KR100257599B1 (ko) 1997-11-29 1997-11-29 박막형 광로 조절 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100257599B1 (ko)

Also Published As

Publication number Publication date
KR19990043698A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR19990004774A (ko) 박막형 광로 조절 장치의 제조 방법
KR100257599B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257603B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100257605B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256796B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100271002B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256874B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256793B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256791B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256873B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257606B1 (ko) 변위 측정 부재를 장착한 박막형 광로 조절 장치 및 그 제조 방법
KR19990035317A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035326A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990043714A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990055235A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990043711A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990039329A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990034638A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990058703A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990084637A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035320A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035325A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990058708A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035323A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035327A (ko) 박막형 광로 조절 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee