KR100255170B1 - Method of manufacturing field oxide of semiconductor device - Google Patents

Method of manufacturing field oxide of semiconductor device Download PDF

Info

Publication number
KR100255170B1
KR100255170B1 KR1019970026327A KR19970026327A KR100255170B1 KR 100255170 B1 KR100255170 B1 KR 100255170B1 KR 1019970026327 A KR1019970026327 A KR 1019970026327A KR 19970026327 A KR19970026327 A KR 19970026327A KR 100255170 B1 KR100255170 B1 KR 100255170B1
Authority
KR
South Korea
Prior art keywords
oxide film
oxide layer
pad
sacrificial oxide
forming
Prior art date
Application number
KR1019970026327A
Other languages
Korean (ko)
Other versions
KR19990002656A (en
Inventor
김우진
공영택
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970026327A priority Critical patent/KR100255170B1/en
Publication of KR19990002656A publication Critical patent/KR19990002656A/en
Application granted granted Critical
Publication of KR100255170B1 publication Critical patent/KR100255170B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: A method for forming a field oxide layer of a semiconductor device is provided to prevent a loss of a field oxide layer by using the remaining sacrificial oxide layer as a barrier oxide layer. CONSTITUTION: A pad chemical oxide layer and a pad nitride layer are formed on a silicon substrate(1). The pad nitride layer and the pad chemical oxide layer are patterned by using a photoresist pattern. The photoresist pattern is removed. The exposed silicon substrate(1) is oxidized and a field oxide layer(5) is formed thereon. The pad chemical oxide layer and the pad nitride layer are stripped. A sacrificial oxide layer is formed on an upper face of the whole structure. A barrier oxide layer(7) is formed by stripping a part of the sacrificial oxide layer. Ions are implanted into the remaining sacrificial oxide layer in order to control threshold voltage.

Description

반도체 소자의 필드 산화막 형성 방법Field oxide film formation method of a semiconductor device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a field oxide film of a semiconductor device.

일반적으로, 로코스(LOCal Oxidation of Silicon ;LOCOS) 방식에 의해 필드 산화막을 제조한 후에는 필드 산화막 형성시 손상된 실리콘 기판을 회복시키기 위한 희생 산화막을 두껍게 형성하는 방식으로 게이트 전극의 특성을 개선한다. 그러나 희생 산화막의 두께를 두껍게 형성하는 경우에는 필드 문턱전압 등의 조절을 위해서 불순물을 주입하는 공정을 실시하는데 어려운 문제점이 있다. 이러한 문제점을 해결하기 위해 종래에는 일차 희생산화막 형성 후 이차 희생산화막을 형성하여 불순물 주입시 베리어(barrier) 산화막으로 사용하는 방식을 사용하였다. 그러나 이 방법은 2회에 걸친 실리콘 기판의 세정에 의하여 필드 산화막이 손실되고 공정 단계가 증가하는 문제점이 있다.In general, after the field oxide film is manufactured by the LOCal (LOCal Oxidation of Silicon; LOCOS) method, the gate electrode is improved by forming a sacrificial oxide film thickly to recover the damaged silicon substrate when the field oxide film is formed. However, in the case where the thickness of the sacrificial oxide film is formed to be thick, it is difficult to perform a process of injecting impurities to control the field threshold voltage. In order to solve this problem, conventionally, a method of forming a secondary sacrificial oxide film after forming a primary sacrificial oxide film and using it as a barrier oxide film during impurity injection is used. However, this method has a problem that the field oxide film is lost and the process step is increased by two times of cleaning the silicon substrate.

따라서, 본 발명은 로코스 방식에 의해 필드 산화막을 형성한 후 희생 산화막을 두껍게 형성하고, 희생 산화막의 일부를 제거한 후 잔류하는 희생 산화막을 베리어 산화막으로 사용하므로써, 필드 산화막의 손실을 방지할 수 있고 공정 수를 절감시켜 경제적인 효과를 증대시킬 수 있는 반도체 소자의 필드 산화막 형성 방법을 제공하는데 그 목적이 있다.Therefore, the present invention can prevent the loss of the field oxide film by forming the sacrificial oxide film thickly after forming the field oxide film by the LOCOS method and using the remaining sacrificial oxide film as the barrier oxide film after removing a part of the sacrificial oxide film. It is an object of the present invention to provide a method for forming a field oxide film of a semiconductor device capable of increasing the economic effect by reducing the number of processes.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 필드 산화막 형성 방법은 실리콘 기판 상에 패드 케미칼 산화막 및 패드 질화막을 순차적으로 형성하고 감광막 패턴을 이용하여 상기 패드 질화막 및 패드 케미칼 산화막을 패터닝하는 단계; 상기 감광막 패턴을 제거하고 노출된 실리콘 기판을 산화시키는 단계; 상기 패드 질화막 및 패드 케미칼 산화막 패턴을 제거하는 단계; 상기 실리콘 기판을 포함하는 전체구조 상에 희생 산화막을 형성하는 단계; 상기 희생 산화막의 일부를 제거하여 베리어 산화막을 형성하는 단계; 및 상기 잔류하는 희생 산화막에 문턱전압 조절을 위한 이온 주입을 실시하는 단계로 이루어 지는 것을 특징으로 한다.In the method of forming a field oxide film of a semiconductor device according to the present invention for achieving the above object, a step of sequentially forming a pad chemical oxide film and a pad nitride film on a silicon substrate and patterning the pad nitride film and the pad chemical oxide film using a photosensitive film pattern ; Removing the photoresist pattern and oxidizing the exposed silicon substrate; Removing the pad nitride film and the pad chemical oxide pattern; Forming a sacrificial oxide film on the entire structure including the silicon substrate; Removing a portion of the sacrificial oxide film to form a barrier oxide film; And ion implanting the threshold voltage in the remaining sacrificial oxide film.

제1(a)도 내지 (e)도는 본 발명에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1 (a) to (e) are cross-sectional views of devices sequentially shown to explain a method of forming a field oxide film of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 실리콘 기판 2 : 패드 케미칼 산화막1: silicon substrate 2: pad chemical oxide film

3 : 패드 질화막 4 : 감광막패턴3: pad nitride film 4: photosensitive film pattern

5 : 필드 산화막 6 : 희생산화막5: field oxide film 6: sacrificial oxide film

7 : 베리어 산화막7: barrier oxide

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1(a)도 내지 제1(e)도는 본 발명에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (e) are cross-sectional views of devices sequentially shown to explain a method of forming a field oxide film of a semiconductor device according to the present invention.

제1(a)도에 도시된 바와 같이, 실리콘 기판(1)을 세정한 후 실리콘 기판(1) 상부에 매우 얇은 패드 케미칼 산화막(2) 및 패드 질화막(3)을 형성한다. 여기에서, 패드 케미칼 산화막(2)은 실리콘 기판(1) 상부에 존재하는 자연 산화막을 제거하기 위하여 희석된 불산 용액으로 전처리를 한 후, 암모니아수(NH4OH)와 과산화수소(H2O2)가 혼합된 용액으로 마지막 처리를 하여 혼합용액 중의 과산화수소에 의하여 성장된다. 이때 암모니아와 과산화수소의 혼합용액으로 세정하는 과정에서 실리콘 기판의 표면이 암모니아수에 의해 식각되어 거칠어지는 것을 방지하기 위하여 혼합 용액의 온도는 40℃ 이하가 되도록하며, 혼합용액의 암모니아 : 과산화수소 : 초순수의 혼합 비율은 1 : 4 : 20 내지 1 : 10 : 100 사이의 비율이 되도록 한다. 이와 같은 방법에 의해 성장되는 패드 케미칼 산화막(2)의 두께는 4∼10Å이다. 또한, 패드 질화막(3)은 650℃∼800℃의 온도에서 800∼1400Å의 두께로 형성한다.As shown in FIG. 1 (a), after cleaning the silicon substrate 1, a very thin pad chemical oxide film 2 and a pad nitride film 3 are formed on the silicon substrate 1. Here, the pad chemical oxide film 2 is pretreated with a diluted hydrofluoric acid solution to remove the native oxide film on the silicon substrate 1, and then ammonia water (NH 4 OH) and hydrogen peroxide (H 2 O 2 ) are added thereto. The final treatment with the mixed solution is then grown by hydrogen peroxide in the mixed solution. At this time, in order to prevent the surface of the silicon substrate from being etched and roughened by ammonia water in the process of cleaning with a mixed solution of ammonia and hydrogen peroxide, the temperature of the mixed solution is 40 ° C. or less. The ratio is made to be a ratio between 1: 4: 20 and 1 :: 10: 10. The thickness of the pad chemical oxide film 2 grown by such a method is 4-10 kPa. The pad nitride film 3 is formed to a thickness of 800 to 1400 Pa at a temperature of 650 ° C to 800 ° C.

이후, 필드 산화막이 형성될 부분에 감광막 패턴(4)을 형성하고, 감광막 패턴(4)을 마스크로 이용한 건식식각 공정으로 패드 질화막(3) 및 패드 케미칼 산화막(2)을 순차적으로 제거하여 실리콘 기판(1)을 노출시킨다.Thereafter, the photoresist pattern 4 is formed on the portion where the field oxide film is to be formed, and the pad nitride layer 3 and the pad chemical oxide layer 2 are sequentially removed by a dry etching process using the photoresist pattern 4 as a mask. Expose (1).

제1(b)도에 도시된 바와 같이, 감광막 패턴(4)을 제거한 후 노출된 실리콘 기판(1)을 산화시켜 필드 산화막(5)을 형성한다. 여기에서, 필드 산화막(5)은 930∼1000℃의 온도 범위에서 H2O와 O2를 이용하여 습식 산화공정에 의해 2500∼3500Å의 두께로 형성된다.As shown in FIG. 1 (b), after the photoresist pattern 4 is removed, the exposed silicon substrate 1 is oxidized to form the field oxide film 5. Here, the field oxide film 5 by using a H 2 O and O 2 at a temperature of 930~1000 ℃ is formed to a thickness of 2500~3500Å by a wet oxidation process.

제1(c)도에 도시된 바와 같이, 잔류하는 패드 질화막(3) 및 패드 케미칼 산화막(2)을 순차적으로 제거한다.As shown in FIG. 1 (c), the remaining pad nitride film 3 and the pad chemical oxide film 2 are sequentially removed.

제1(d)도에 도시된 바와 같이, 필드 산화막(5) 형성 후 노출된 실리콘 기판(1)의 특성을 개선하기 위하여 희생 산화막(6)을 형성한다. 희생 산화막(6)은 습식 또는 건식 산화 공정에 의해 형성되는데, 예를 들어, 암모니아수와 과산화수소가 혼합된 케미칼 용액으로 전처리를 한 후 희석된 불산으로 마지막 처리를 수행하므로써 형성된다. 여기에서 희석 불산의 농도는 불산 대 초순수의 비율이 1 : 50 내지 1 : 300이 되도록 한다. 이와 같은 케미칼 용액을 이용하여 실리콘기판(1) 위의 자연 산화막 또는 패드 케미칼 산화막(2)이 완전히 제거될 시간동안 산화처리를 하며, 필드 산화막(5)의 손실이 최소가 되도록 30∼50Å 정도의 타켓으로 산화시킨다. 또한, 산화 온도는 750∼900℃가 되도록 하며, 이와 같은 방법에 의해 형성되는 희생 산화막(6)의 두께는 300∼700Å이 되도록 한다.As shown in FIG. 1 (d), the sacrificial oxide film 6 is formed to improve the characteristics of the exposed silicon substrate 1 after the field oxide film 5 is formed. The sacrificial oxide film 6 is formed by a wet or dry oxidation process, for example, by pretreatment with a chemical solution in which ammonia water and hydrogen peroxide are mixed, followed by final treatment with diluted hydrofluoric acid. Here the concentration of dilute hydrofluoric acid is such that the ratio of hydrofluoric acid to ultrapure water is from 1:50 to 1: 300. This chemical solution is used to oxidize during the time that the natural oxide film or pad chemical oxide film 2 on the silicon substrate 1 is completely removed, and the loss of the field oxide film 5 is about 30 to 50Å. Oxidize to target. In addition, the oxidation temperature is set to 750 to 900 占 폚, and the thickness of the sacrificial oxide film 6 formed by this method is set to 300 to 700 kPa.

제1(e)도에 도시된 바와 같이, 희생 산화막(6)의 일부를 습식 세정 처리하면, 이후에 잔류하는 희생 산화막은 후속 문턱전압 조절용 불순물 주입 공정시 베리어 산화막(7)의 역할을 하게 된다.As shown in FIG. 1 (e), when a part of the sacrificial oxide film 6 is wet-cleaned, the remaining sacrificial oxide film serves as the barrier oxide film 7 during the impurity implantation process for subsequent threshold voltage control. .

희생 산화막(6)의 일부를 제거하기 위한 습식 세정 공정은 다음과 같다. 희석된 불산 또는 완충 산화 식각액(Buffered Oxide Etchant ; 이하 ‘BOE’라 함)을 이용하여 타겟에치를 실시한다. 이때 웨이퍼상의 균일성을 향상시키기 위하여 희석불산 또는 BOE의 농도를 묽게하는데 예를 들어, 불산대 초순수의 비율이 1대 100∼500의 농도 비율이 되도록하고, BOE의 경우 불산 대 암모늄 폴라로이드(NH4F)의 비율이 1대 100∼500이 되도록 한다. 또한 세정 온도는 10∼25℃가 되도록 한다. 이에 따라 잔류하는 희생 산화막, 즉 베리어 산화막(7)의 두께는 80 내지 150Å이 되도록 한다. 이후 필드 문턱 전압의 조절을 위한 불순물을 주입 공정을 실시한다.The wet cleaning process for removing a part of the sacrificial oxide film 6 is as follows. Target etching is performed using diluted hydrofluoric acid or buffered oxide etchant (hereinafter referred to as 'BOE'). At this time, to dilute the concentration of the diluted hydrofluoric acid or BOE order to improve the uniformity of the wafer, for example, in the case, and a BOE ratio of the hydrofluoric acid so that the concentration of ultra-pure water ratio of 1: 100 to 500 Polaroid hydrofluoric acid for ammonium (NH 4 The ratio of F) is set to 100 to 500. In addition, the washing temperature is set to 10 to 25 ° C. Accordingly, the thickness of the remaining sacrificial oxide film, that is, the barrier oxide film 7 is 80 to 150 kPa. Thereafter, an impurity implantation process is performed to control the field threshold voltage.

상술한 바와 같이 본 발명에 의하면 두껍게 성장된 희생 산화막의 일부를 제거하고 잔류하는 희생 산화막을 문턱전압 조절용 불순물 주입 공정시의 베리어 산화막으로 사용하므로써, 게이트 전극의 특성을 개선시킬 수 있다. 또한, 불순물 주입 공정시 베리어 산화막으로 이차 희생산화막 성장 과정을 별도로 실시하지 않음으로 필드 산화막의 손실을 방지할 수 있으며 공정수를 절감할 수 있는 탁월한 효과가 있다.As described above, according to the present invention, a part of the thickly grown sacrificial oxide film is removed, and the remaining sacrificial oxide film is used as a barrier oxide film during the impurity implantation step for adjusting the threshold voltage, thereby improving the characteristics of the gate electrode. In addition, since the secondary sacrificial oxide growth process is not performed separately as the barrier oxide during the impurity implantation process, the loss of the field oxide may be prevented and the number of processes may be reduced.

Claims (8)

실리콘 기판 상에 패드 케미칼 산화막 및 패드 질화막을 순차적으로 형성하고 감광막 패턴을 이용하여 상기 패드 질화막 및 패드 케미칼 산화막을 패터닝하는 단계; 상기 감광막 패턴을 제거하고 노출된 실리콘 기판을 산화시키는 단계; 상기 패드 질화막 및 패드 케미칼 산화막 패턴을 제거하는 단계; 상기 실리콘 기판을 포함하는 전체구조 상에 희생 산화막을 형성하는 단계; 상기 희생 산화막의 일부를 제거하여 베리어 산화막을 형성하는 단계; 및 상기 잔류하는 희생 산화막에 문턱전압 조절을 위한 이온 주입을 실시하는 단계로 이루어 지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.Sequentially forming a pad chemical oxide film and a pad nitride film on a silicon substrate and patterning the pad nitride film and the pad chemical oxide film using a photosensitive film pattern; Removing the photoresist pattern and oxidizing the exposed silicon substrate; Removing the pad nitride film and the pad chemical oxide pattern; Forming a sacrificial oxide film on the entire structure including the silicon substrate; Removing a portion of the sacrificial oxide film to form a barrier oxide film; And ion implanting the threshold voltage into the remaining sacrificial oxide film. 제1항에 있어서, 상기 희생산화막은 750 내지 900℃의 온도 범위에서 습식 또는 건식 산화 공정을 이용하여 300 내지 700Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.The method of claim 1, wherein the sacrificial oxide film is formed to a thickness of 300 to 700 Pa using a wet or dry oxidation process in a temperature range of 750 to 900 ° C. 7. 제1항에 있어서, 상기 베리어 산화막은 희석 불산을 이용한 습식 세정 공정으로 상기 희생 산화막의 일부를 제거하여 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.The method of claim 1, wherein the barrier oxide film is formed by removing a portion of the sacrificial oxide film by a wet cleaning process using dilute hydrofluoric acid. 제3항에 있어서, 상기 희석 불산의 농도는 불산 : 초순수의 비율이 1 ; 50 내지 1 : 300이 되도록 하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.The method of claim 3, wherein the concentration of dilute hydrofluoric acid is hydrofluoric acid: ultrapure water ratio of 1; A method of forming a field oxide film of a semiconductor device, characterized in that 50 to 1: 300. 제1항에 있어서, 상기 희생 산화막은 완충 산화 식각액을 이용한 습식 세정으로 제거하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.The method of claim 1, wherein the sacrificial oxide film is removed by wet cleaning using a buffered oxidation etchant. 제5항에 있어서, 상기 완충 산화 식각액의 농도는 불산 : 암모늄 폴라로이드의 비율이 1 : 100 내지 1 : 500이 되도록 하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.The method of claim 5, wherein the buffer oxidation etchant has a concentration of hydrofluoric acid: ammonium polaroid of 1: 100 to 1: 500. 7. 제3항 또는 6항에 있어서, 상기 희생 산화막의 습식 세정은 10 내지 25℃의 온도 범위에서 실시하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.The method of forming a field oxide film of a semiconductor device according to claim 3 or 6, wherein the wet cleaning of the sacrificial oxide film is performed at a temperature in a range of 10 to 25 ° C. 제1항에 있어서, 상기 베리어 산화막은 80 내지 150Å의 두께가 되도록 하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.The method of forming a field oxide film of a semiconductor device according to claim 1, wherein the barrier oxide film has a thickness of 80 to 150 GPa.
KR1019970026327A 1997-06-20 1997-06-20 Method of manufacturing field oxide of semiconductor device KR100255170B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026327A KR100255170B1 (en) 1997-06-20 1997-06-20 Method of manufacturing field oxide of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026327A KR100255170B1 (en) 1997-06-20 1997-06-20 Method of manufacturing field oxide of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990002656A KR19990002656A (en) 1999-01-15
KR100255170B1 true KR100255170B1 (en) 2000-05-01

Family

ID=19510558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026327A KR100255170B1 (en) 1997-06-20 1997-06-20 Method of manufacturing field oxide of semiconductor device

Country Status (1)

Country Link
KR (1) KR100255170B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960043048A (en) * 1995-05-04 1996-12-21 김주용 Method of forming channel junction region of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960043048A (en) * 1995-05-04 1996-12-21 김주용 Method of forming channel junction region of semiconductor device

Also Published As

Publication number Publication date
KR19990002656A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
JP3621321B2 (en) Semiconductor device and manufacturing method thereof
KR100399352B1 (en) Method of forming semiconductor device using selective epitaxial growth
US5563098A (en) Buried contact oxide etch with poly mask procedure
KR100255170B1 (en) Method of manufacturing field oxide of semiconductor device
KR100293453B1 (en) How to Form Dual Gate Oxide
KR20040075373A (en) Method for forming a gate electrode in semiconductor device
KR100567530B1 (en) Method of forming a oxide layer in a semiconductor device
JP2002164537A (en) Semiconductor device and its manufacturing method
JP2663946B2 (en) Method for manufacturing semiconductor device
KR19990011636A (en) Device Separation Method of Semiconductor Device
KR100418301B1 (en) Method for forming field oxide layer of semiconductor device
KR20020010779A (en) Method of forming gate-oxide in semicondcutor device
KR100215871B1 (en) Method for fabricating semiconductor device
KR0131717B1 (en) Method for forming the elements isolation on the semiconductor device
KR100256228B1 (en) Method for forming isolation film of semiconductor device
KR100257063B1 (en) Method of etching insulation film of semiconductor device
KR930008540B1 (en) Isolating method in semiconductor devices
KR100324339B1 (en) Fabricating method of semiconductor device
KR19990031358A (en) Device isolation method of semiconductor device
KR0140732B1 (en) Method of isolation the elements on the semiconductor device
KR100444315B1 (en) Method for manufacturing isolation layer with improved uniformity with active region of semiconductor device
KR20000067164A (en) Semiconductor device and method for manufacturing the same
KR0179023B1 (en) Method for isolating mos devices
KR100838483B1 (en) Method for etching a gate in semiconductor device
KR20000050587A (en) Method for forming gate oxide layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee