KR100255004B1 - Frequency mixer - Google Patents

Frequency mixer Download PDF

Info

Publication number
KR100255004B1
KR100255004B1 KR1019970055150A KR19970055150A KR100255004B1 KR 100255004 B1 KR100255004 B1 KR 100255004B1 KR 1019970055150 A KR1019970055150 A KR 1019970055150A KR 19970055150 A KR19970055150 A KR 19970055150A KR 100255004 B1 KR100255004 B1 KR 100255004B1
Authority
KR
South Korea
Prior art keywords
output signal
signal
inverted output
inverted
input
Prior art date
Application number
KR1019970055150A
Other languages
Korean (ko)
Other versions
KR19990033744A (en
Inventor
김동원
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970055150A priority Critical patent/KR100255004B1/en
Publication of KR19990033744A publication Critical patent/KR19990033744A/en
Application granted granted Critical
Publication of KR100255004B1 publication Critical patent/KR100255004B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Abstract

PURPOSE: A frequency mixer is provided to form an intermediate frequency signal in a low supply voltage and control a size of a feedback signal and a total gain by using mutual-conductance. CONSTITUTION: A non-inversion input signal and an inversion input signal are inputted into a non-inversion input terminal and an inversion input terminal of a differential amplifier(DA), respectively. A non-inversion output signal and an inversion output signal of the differential amplifier(DA) are inputted into the first and the second trans-conductors(Gm1,Gm2). The first trans-conductor(Gm1) feeds back the inversion output signal and the non-inversion output signal of the differential amplifier(DA) to each input terminal of the differential amplifier(DA). The second trans-conductor(Gm2) receives the inversion output signal and the non-inversion output signal of the differential amplifier(DA) and outputs the inversion output signal or the non-inversion output signal by control operations of four NMOS transistors(Q9-Q12). The four NMOS transistors(Q9-Q12) are controlled by a local oscillation signal.

Description

주파수 혼합기Frequency mixer

본 발명은 주파수 혼합기에 관한 것으로, 특히 비교적 높은 주파수의 반송파 신호에 전달하고자 하는 주파수의 신호를 혼합하여 중간주파수의 신호를 만들어 내는 주파수 혼합기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency mixer, and more particularly, to a frequency mixer that mixes a signal of a frequency to be delivered to a carrier signal of a relatively high frequency to produce an intermediate frequency signal.

일반적으로 주파수 혼합기는 수신 신호 또는 입력 신호와 국부 발진 신호를 혼합하여 중간 주파수의 신호를 만들어 내는 장치이다. 특히 무선 송수신 장치 등에서 미약한 신호를 먼 거리까지 안전하게 송신하기 위한 목적으로 많이 사용된다. 송신하고자 하는 신호파를 상대적으로 주파수가 높고 일정한 진폭을 갖는 반송파 신호에 혼합하게 되면 반송파 신호의 피크 전압 레벨에 신호파가 실리게 되고, 주파수는 반송파 신호의 주파수를 그대로 유지하는 중간주파 신호가 만들어진다. 이 중간주파 신호를 공중파 형태로 송신하면 수신측에서는 혼합과정의 역순으로 신호파를 분리하여 증폭하는 것이다.In general, a frequency mixer is a device that generates an intermediate frequency signal by mixing a received signal or an input signal with a local oscillation signal. In particular, the radio transceiver is widely used for the purpose of safely transmitting a weak signal to a long distance. When a signal wave to be transmitted is mixed with a carrier signal having a relatively high frequency and a constant amplitude, the signal wave is loaded at the peak voltage level of the carrier signal, and an intermediate frequency signal is generated which maintains the frequency of the carrier signal as it is. . When the intermediate frequency signal is transmitted in the form of airwaves, the receiving side separates and amplifies the signal waves in the reverse order of the mixing process.

이와 같은 종래의 주파수 혼합기를 도 1에 나타내었다. 도 1에 나타낸 주파수 혼합기는 일종의 곱셈기로서, 출력 신호(Vout)는 입력신호(Vin)와 반송파 신호(즉, 국부 발진신호 VLO)를 곱한 것과 같다. 즉, 반송파 신호(VLO)의 피크 전압 레벨에 입력신호(Vin)가 실리게 되고, 주파수는 반송파 신호(VOL)의 주파수를 그대로 유지하는 출력신호(Vout)를 얻게된다.Such a conventional frequency mixer is shown in FIG. The frequency mixer shown in FIG. 1 is a kind of multiplier, and the output signal V out is equal to the product of the input signal V in and the carrier signal (ie, the local oscillation signal V LO ). That is, the input signal V in is loaded at the peak voltage level of the carrier signal V LO , and the output signal V out is obtained in which the frequency maintains the frequency of the carrier signal V OL .

이와 같은 주파수 혼합의 원리를 도 1을 참조하여 설명하면 다음과 같다.The principle of such frequency mixing is described with reference to FIG. 1 as follows.

도 1의 주파수 혼합기에는 모두 세 개의 차동 증폭기가 포함되어 있다. 먼저 두 개의 트랜지스터(Q1)(Q2)로 이루어진 차동 증폭기는 입력신호(Vin)의 차에 비례하는 출력(각 트랜지스터의 콜렉터 전류의 차 IC1-IC2)을 발생시킨다. 즉, 입력신호(Vin)의 값이 (+)방향과 (-)방향으로 스윙함에 따라 각 트랜지스터의 콜렉터 전류(IC1)(IC2)의 크기도 함께 스윙하는 것이다.The frequency mixer of Figure 1 includes all three differential amplifiers. First, a differential amplifier consisting of two transistors Q1 and Q2 generates an output (the difference I C1 -I C2 of the collector current of each transistor) proportional to the difference of the input signal V in . That is, as the value of the input signal V in swings in the (+) direction and the (-) direction, the magnitude of the collector current I C1 (I C2 ) of each transistor is also swinged together.

그러나 트랜지스터(Q1)의 콜렉터 전류(IC1)는 트랜지스터(Q3)(Q4)로 구성된 또 다른 차동 증폭기의 출력 전류이고, 트랜지스터(Q2)의 콜렉터 전류(IC2)도 트랜지스터(Q5)(Q6)로 구성된 또 다른 차동 증폭기의 출력 전류이다. 트랜지스터(Q3)(Q4)로 구성된 차동 증폭기와 트랜지스터(Q5)(Q6)로 구성된 차동 증폭기는 모두 국부 발진신호(VOL)의 차에 비례하는 출력을 발생시킨다.However, the collector current I C1 of transistor Q1 is the output current of another differential amplifier consisting of transistors Q3 and Q4, and the collector current I C2 of transistor Q2 is also transistor Q5 and Q6. Is the output current of another differential amplifier. Both the differential amplifier composed of transistors Q3 and Q4 and the differential amplifier composed of transistors Q5 and Q6 produce an output proportional to the difference of the local oscillation signal V OL .

즉, 트랜지스터(Q3)(Q4)로 구성된 차동 증폭기와 트랜지스터(Q5)(Q6)로 구성된 또 다른 차동 증폭기 역시 국부 발진신호(VLO)가 스윙함에 따라 각각의 출력(IC3-IC5)(IC4-IC6) 역시 스윙하게 되는데, 이때 스윙 방향은 서로 반대방향이다. 결과적으로 두 개의 트랜지스터(Q3)(Q4)는 상보 동작하는 스위치로 대신할 수 있으며, 또 다른 두 개의 트랜지스터(Q5)(Q6) 역시 상보 동작하는 스위치로 대신할 수 있다. 이같은 스위치의 개념으로 볼 때 두 개의 트랜지스터(Q3)(Q6)는 동시에 온·오프 되며, 또 다른 두 개의 트랜지스터(Q4)(Q5) 역시 동시에 온·오프됨을 알 수 있다.That is, a differential amplifier composed of transistors Q3 and Q4 and another differential amplifier composed of transistors Q5 and Q6 also have their respective outputs I C3 -I C5 as the local oscillation signal V LO swings. I C4 -I C6 ) will also swing, with the swings in opposite directions. As a result, two transistors Q3 and Q4 may be replaced by a switch that is complementary, and another two transistors Q5 and Q6 may be replaced by a switch that is complementary. In the concept of such a switch, it can be seen that two transistors Q3 and Q6 are simultaneously turned on and off, and another two transistors Q4 and Q5 are simultaneously turned on and off.

저항(RL1)을 흐르는 전류(IL1)는 곧 트랜지스터(Q3)의 콜렉터 전류(IC3)와 트랜지스터(Q5)의 콜렉터 전류(IC5)의 합과 같다. 또한 저항(RL2)을 흐르는 전류(IL2) 역시 트랜지스터(Q4)의 콜렉터 전류(IC4)와 트랜지스터(Q6)의 콜렉터 전류(IC6)의 합과 같다.The current I L1 flowing through the resistor R L1 is equal to the sum of the collector current I C3 of the transistor Q3 and the collector current I C5 of the transistor Q5. In addition, the current I L2 flowing through the resistor R L2 is also equal to the sum of the collector current I C4 of the transistor Q4 and the collector current I C6 of the transistor Q6.

따라서 차동 증폭기(Q1과 Q2로 구성된)의 동작이 또 다른 두 개의 차동 증폭기(Q3와 Q4, Q5와 Q6으로 구성된)의 동작에 따라 좌우되는 것이며, 이는 곧 출력신호(Vout)가 국부 발진신호(VLO)의 전압 레벨에 입력신호(Vin)의 파형이 실리게 됨을 의미하는 것이다. 이와 같은 차동 증폭기 타입의 주파수 혼합기는 매우 일반적인 것으로, 그 출력신호(Vout)는 'Vout= RL/RE·Vin·VLO'와 같이 표현할 수 있다.Therefore, the operation of the differential amplifier (consisting of Q1 and Q2) depends on the operation of another two differential amplifiers (consisting of Q3 and Q4, Q5 and Q6), which means that the output signal V out is the local oscillation signal. This means that the waveform of the input signal V in is loaded on the voltage level of (V LO ). The frequency mixer of such a differential amplifier type is very common and its output signal (V out ) can be expressed as 'V out = R L / R E · V in · V LO '.

그러나 이와 같은 종래의 주파수 혼합기는 국부 발진신호를 통하여 입력신호를 스위칭 제어함으로써 주파수의 혼합을 구현하는 것으로서, 동작 특성 가운데 선형성이 극히 떨어지고, 또 낮은 공급전압 범위에서는 사용할 수 없는 문제가 있다.However, such a conventional frequency mixer implements a mixture of frequencies by switching the input signal through a local oscillation signal, which has a problem in that linearity is extremely inferior in operating characteristics and cannot be used in a low supply voltage range.

따라서 본 발명은 상호 콘덕턴스를 통하여 선형성을 향상시킴과 동시에 낮은 공급전압 범위에서도 사용할 수 있으며, 피드백 신호의 크기와 전체이득을 제어할 수 있는 주파수 혼합기를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a frequency mixer that can improve linearity through mutual conductance and can be used in a low supply voltage range, and which can control the magnitude and overall gain of a feedback signal.

도 1은 종래의 주파수 혼합기를 나타낸 회로도.1 is a circuit diagram showing a conventional frequency mixer.

도 2는 본 발명에 따른 주파수 혼합기를 나타낸 회로도.2 is a circuit diagram showing a frequency mixer according to the present invention.

도 3은 도 2에 나타낸 주파수 혼합기의 시모스 트랜스콘덕터를 나타낸 회로도.3 is a circuit diagram showing a CMOS transconductor of the frequency mixer shown in FIG.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

Q1∼Q6 : 바이폴라 트랜지스터 Q7∼Q12 : 엔모스 트랜지스터Q1-Q6: Bipolar transistor Q7-Q12: NMOS transistor

Q13∼Q15 : 피모스 트랜지스터 Gm1, Gm2: 트랜스콘덕터Q13 to Q15: PMOS transistor G m1 , G m2 : Transconductor

R1∼R4 : 저항 VLO: 반송 주파수R1 to R4: Resistance V LO : Carrier frequency

Vinp: 비반전 입력신호 Vinn: 반전 입력신호V inp : Non-inverting input signal V inn : Inverting input signal

Voutp', Voutp", Vout: 비반전 출력신호V outp ', V outp ", V out : Non-inverted output signal

Voutn', Voutn", Voutn: 반전 출력신호V outn ', V outn ", V outn : Inverted output signal

이와 같은 목적의 본 발명은 제 1 비반전 입력신호가 제 1 저항을 통하여 입력되고, 제 1 반전 입력신호가 제 2 저항을 통하여 입력되며, 제 1 반전 출력 신호와 제 1 비반전 출력 신호를 갖는 제 1 증폭수단과; 상기 제 1 반전 출력신호가 제 2 비반전 입력신호로서 입력되고, 상기 제 1 비반전 출력신호가 제 2 반전 입력신호로서 입력되며, 제 2 반전 출력신호 및 제 2 비반전 출력 신호를 갖고, 상기 제 2 비반전 출력신호가 제 3 저항을 통하여 상기 제 1 증폭수단의 비반전 입력단에 피드백되며, 상기 제 2 반전 출력신호가 제 4 저항을 통하여 상기 제 1 증폭수단의 반전 입력단에 피드백되고, 상기 제 2 비반전 출력신호가 제 5 저항을 통하여 접지되며, 상기 제 2 반전 출력신호가 제 6 저항을 통하여 접지되는 제 1 상호 콘덕턴스 요소와; 상기 제 1 반전 출력신호가 제 3 비반전 입력신호로서 입력되고, 상기 제 1 비반전 출력신호가 제 3 반전 입력신호로서 입력되며, 제 3 비반전 출력신호와 제 3 반전 출력신호를 갖는 제 2 상호 콘덕턴스 요소와; 제 2 입력 신호에 의해 온·오프 제어되는 제 1 스위칭 수단이 상기 제 3 비반전 출력신호의 출력단과 제 4 반전 출력신호의 출력단 사이의 신호 전달 경로를 단속하고, 제 2 입력 신호에 의해 온·오프 제어되는 제 2 스위칭 수단이 상기 제 3 반전 출력신호의 출력단과 제 4 비반전 출력신호의 출력단 사이의 신호 전달 경로를 단속하며, 제 2 입력 신호에 의해 온·오프 제어되는 제 3 스위칭 수단이 상기 제 3 반전 출력신호의 출력단과 상기 제 4 반전 출력신호의 출력단 사이의 신호 전달경로를 단속하고, 제 2 입력 신호에 의해 온·오프 제어되는 제 4 스위칭 수단이 상기 제 3 반전 출력신호의 출력단과 상기 제 4 비반전 출력신호의 출력단 사이의 신호 전달 경로를 단속하며, 상기 제 4 비반전 출력신호의 출력단이 제 7 저항을 통하여 접지되고, 상기 제 4 반전 출력신호의 출력단이 제 8 저항을 통하여 접지되는 스위칭부를 포함하여 이루어진다.According to the present invention, a first non-inverting input signal is input through a first resistor, a first inverting input signal is input through a second resistor, and has a first inverting output signal and a first non-inverting output signal. First amplifying means; The first inverted output signal is input as a second non-inverted input signal, the first non-inverted output signal is input as a second inverted input signal, has a second inverted output signal and a second non-inverted output signal, and A second non-inverting output signal is fed back to the non-inverting input terminal of the first amplifying means through a third resistor, and the second inverted output signal is fed back to the inverting input terminal of the first amplifying means through a fourth resistor, A first mutual conductance element, wherein a second non-inverting output signal is grounded through a fifth resistor, and wherein the second inverted output signal is grounded through a sixth resistor; The first inverted output signal is input as a third non-inverted input signal, the first non-inverted output signal is input as a third inverted input signal, and has a third non-inverted output signal and a third inverted output signal. Mutual conductance elements; The first switching means controlled on and off by the second input signal interrupts the signal transmission path between the output end of the third non-inverted output signal and the output end of the fourth inverted output signal and is turned on and off by the second input signal. The second switching means controlled to be off controls the signal transmission path between the output end of the third inverted output signal and the output end of the fourth non-inverted output signal, and the third switching means to be controlled on and off by the second input signal. A fourth switching means for controlling the signal transfer path between the output terminal of the third inverted output signal and the output terminal of the fourth inverted output signal, the fourth switching means being on / off controlled by the second input signal by the output terminal of the third inverted output signal And a signal transmission path between the output terminal of the fourth non-inverted output signal and the output terminal of the fourth non-inverted output signal is grounded through a seventh resistor, and the fourth half It comprises parts of the switching output stage of the output signal to ground through an eighth resistor.

이와 같이 이루어진 본 발명의 바람직한 실시예를 도 2 내지 도 3을 참조하여 설명하면 다음과 같다. 도 2는 본 발명에 따른 주파수 혼합기를 나타낸 것이다.Referring to Figures 2 to 3 a preferred embodiment of the present invention made as described above are as follows. 2 shows a frequency mixer according to the present invention.

차동 증폭기(DA)의 비반전 입력단에는 저항(R1)을 통하여 비반전 입력신호(Vinp)가 입력되고, 반전 입력단에는 저항(R1')을 통하여 반전 입력신호(Vinn)가 입력된다. 비반전 입력신호(Vinp)와 반전 입력신호(Vinn)는 위상이 서로 반대이다. 차동 증폭기(DA)의 반전 출력신호(Vdn)와 비반전 출력신호(Vdp)는 두 개의 트랜스콘덕터(Gm1)(Gm2)에 입력된다.The non-inverting input signal V inp is input to the non-inverting input terminal of the differential amplifier DA through the resistor R1, and the inverting input signal V inn is input to the non-inverting input terminal through the resistor R1 ′. The non-inverting input signal V inp and the inverting input signal V inn are opposite in phase. The inverted output signal V dn and the non-inverted output signal V dp of the differential amplifier DA are input to two transconductors G m1 G m2 .

트랜스콘덕터(Gm1)는 차동 증폭기(DA)의 반전 출력신호(Vdn)와 비반전 출력신호(Vdp)를 입력측으로 피드백시키기 위한 것이다. 차동 증폭기(DA)의 반전 출력신호(Vdn)는 트랜스콘덕터(Gm1)의 비반전 입력단에 입력되며, 비반전 출력신호(Vdp)는 트랜스콘덕터(Gm1)의 반전 입력단에 입력된다. 트랜스콘덕터(Gm1)의 비반전 출력신호(Voutp')와 반전 출력신호(Voutn')는 각각 저항(R2)(R2')을 통하여 차동 증폭기(DA)의 비반전 입력단과 반전 입력단에 피드백된다. 또한 트랜스콘덕터(Gm1)의 비반전 출력단과 반전 출력단은 각각 저항(R3)(R3')를 통하여 접지된다.The transconductor G m1 is for feeding back the inverted output signal V dn and the non-inverted output signal V dp of the differential amplifier DA to the input side. The inverted output signal V dn of the differential amplifier DA is input to the non-inverting input terminal of the transconductor G m1 , and the non-inverting output signal V dp is input to the inverting input terminal of the transconductor G m1 . do. The non-inverting output signal V outp ′ and the inverting output signal V outn ′ of the transconductor G m1 are respectively the non-inverting input terminal and the inverting input terminal of the differential amplifier DA through the resistor R2 (R2 '). Is fed back to. In addition, the non-inverting output terminal and the inverting output terminal of the transconductor G m1 are respectively grounded through resistors R3 and R3 '.

또 다른 트랜스콘덕터(Gm2)의 비반전 입력단에는 차동 증폭기(DA)의 반전 출력신호(Vdn)가 입력되고, 반전 입력단에는 차동 증폭기(DA)의 비반전 출력신호(Vdp)가 입력된다. 트랜스콘덕터(Gm2)의 비반전 출력신호(Voutp")는 병렬 연결된 두 개의 엔모스 트랜지스터(Q9)(Q10)에 의해 스위칭 제어되어 최종적으로 비반전 출력신호(Voutp) 또는 반전 출력신호(Voutn)로서 출력된다. 트랜스콘덕터(Gm2)의 반전 출력신호(Voutn") 역시 또 다른 두 개의 엔모스 트랜지스터(Q11)(Q12)에 의해 스위칭 제어되어 비반전 출력신호(Voutp) 또는 반전 출력신호(Voutn)로서 출력된다.The non-inverting input signal V dn of the differential amplifier DA is input to the non-inverting input terminal of another transconductor G m2 , and the non-inverting output signal V dp of the differential amplifier DA is input to the non-inverting input terminal of the transconductor G m2 . do. The non-inverted output signal V outp "of the transconductor G m2 is switched-controlled by two NMOS transistors Q9 and Q10 connected in parallel, and finally the non-inverted output signal V outp or the inverted output signal. is output as the (V outn). trans conductors (G m2) inverting the output signal (V outn ") also again is switched is controlled by the other two NMOS transistors (Q11) (Q12) the non-inverted output signal (V outp of Or an inverted output signal (V outn ).

이 네 개의 엔모스 트랜지스터(Q9∼Q12)는 모두 국부 발진신호(VLO)에 의해 온·오프 제어된다. 트랜스콘덕터(Gm2)의 비반전 출력신호(Voutp")가 반전 출력신호(Voutn)로서 출력되도록 하는 엔모스 트랜지스터(Q9)는 비반전 출력신호(Voutp")가 비반전 출력신호(Voutp)로서 출력되도록 하는 엔모스 트랜지스터(Q10)와 상보 동작한다. 트랜스콘덕터(Gm2)의 반전 출력신호(Voutn")가 반전 출력신호(Voutn)로서 출력되도록 하는 엔모스 트랜지스터(Q11) 역시 반전 출력신호(Voutn")가 비반전 출력신호(Voutp)로서 출력되도록 하는 엔모스 트랜지스터(Q12)와 상보 동작한다. 결과적으로 트랜스콘덕터(Gm2)에서 출력되는 비반전 출력신호(Voutp")와 반전 출력신호(Voutn")가 국부 발진신호(VLO)에 따라 스윙하는 것이다.All four NMOS transistors Q9 to Q12 are controlled on and off by the local oscillation signal V LO . In the NMOS transistor Q9 which outputs the non-inverted output signal V outp "of the transconductor G m2 as the inverted output signal V outn , the non-inverted output signal V outp " is the non-inverted output signal. Complementary operation with NMOS transistor Q10 to be output as (V outp ). The NMOS transistor Q11 which causes the inverted output signal V outn "of the transconductor G m2 to be output as the inverted output signal V outn also has a non-inverted output signal V outp ) and complementary operation with NMOS transistor Q12 to be output. As a result, the non-inverted output signal V outp "and the inverted output signal V outn " output from the transconductor G m2 swing according to the local oscillation signal V LO .

이와 함께, 두 개의 엔모스 트랜지스터(Q9)(Q11)의 각각의 소스가 연결된 반전 출력신호(Voutn)의 출력단은 저항(R4)을 통하여 접지되며, 또 다른 두 개의 엔모스 트랜지스터(Q10)(Q12)의 각각의 소스가 연결된 비반전 출력신호(Voutp)의 출력단은 저항(R4')을 통하여 접지된다.In addition, the output terminal of the inverted output signal V outn to which each source of the two NMOS transistors Q9 and Q11 is connected is grounded through the resistor R4, and the other two NMOS transistors Q10 ( The output terminal of the non-inverted output signal V outp to which each source of Q12) is connected is grounded through a resistor R4 '.

도 3은 트랜스콘덕터(Gm1)(Gm2)의 상세한 구성을 나타낸 회로도이다.3 is a circuit diagram showing a detailed configuration of a transconductor G m1 (G m2 ).

도 3에 나타낸 바와 같이 전원전압 단자(VDD)에 소스가 연결되어 있는 피모스 트랜지스터(Q13)의 게이트는 소정 레벨의 바이어스 전압(Vbias)에 의해 제어되기 때문에 항상 일정한 크기의 공급 전류(Io)를 발생시킨다. 이 공급 전류(Io)는 병렬 연결된 두 개의 피모스 트랜지스터(Q14)(Q15)를 통하여 반전 전류(Ion)와 비반전 전류(Iop)로서 각각 출력된다. 트랜지스터(Q14)의 게이트는 차동 증폭기의 비반전 출력신호(Vdp)에 의해 제어되며, 또 다른 트랜지스터(Q15)의 게이트는 반전 출력신호(Vdn)에 의해 제어된다.As shown in FIG. 3, since the gate of the PMOS transistor Q13 having a source connected to the power supply voltage terminal V DD is controlled by a bias voltage V bias of a predetermined level, the supply current I of a constant magnitude is always maintained. o ) The supply current I o is output as an inversion current I on and a non-inversion current I op , respectively, through two PMOS transistors Q14 and Q15 connected in parallel. The gate of transistor Q14 is controlled by the non-inverting output signal V dp of the differential amplifier, while the gate of another transistor Q15 is controlled by the inverting output signal V dn .

이와 같은 두 개의 피모스 트랜지스터(Q14)(Q15)를 통하여 공급되는 전류(Ion)(Iop)는 각각 비반전 출력신호(Voutp')(Voutp")와 반전 출력신호(Voutn')(Voutn")이다. 즉, 트랜스콘덕터(Gm1)의 경우에는 각각 비반전 출력신호(Voutp')와 반전 출력신호(Voutn')가 되며, 트랜스콘덕터(Gm2)의 경우에는 각각 비반전 출력신호(Voutp")와 반전 출력신호(Voutn")가 되는 것이다.The currents I on and I op supplied through the two PMOS transistors Q14 and Q15 are respectively the non-inverted output signals V outp 'and V outp "and the inverted output signals V outn ', respectively. (V outn "). That is, in the case of the transconductor G m1 , the non-inverted output signal V outp ′ and the inverted output signal V outn ′ are respectively provided. In the case of the transconductor G m2 , the non-inverted output signal V V outp ") and the inverted output signal V outn ".

도 2에 나타낸 본 발명에 따른 주파수 혼합기의 이득을 살펴보면 다음과 같다.Looking at the gain of the frequency mixer according to the present invention shown in Figure 2 as follows.

도 2에 나타낸 주파수 혼합기의 경우에는 저항(R1)(R1')이 차동 증폭기(DA)의 입력 저항이고, 저항(R2)(R2')이 피드백 저항이다. 또한 트랜스콘덕터(Gm1)의 출력단과 접지 사이에 연결되어 있는 저항(R3)(R3') 역시 이득에 영향을 미치는 피드백 경로를 형성하는데 네가티브 피드백 루프가 형성되어 있기 때문에 출력은 매우 안정된다.In the case of the frequency mixer shown in Fig. 2, the resistor R1 (R1 ') is the input resistance of the differential amplifier DA, and the resistor R2 (R2') is the feedback resistor. In addition, the resistor (R3) (R3 '), which is connected between the output terminal of the transconductor (G m1 ) and ground, also forms a feedback path that affects the gain, so the output is very stable because a negative feedback loop is formed.

따라서 전압 이득은 다음과 같이 구할 수 있다. 먼저 트랜스콘덕터(Gm1)의 출력신호(Vout')는, Vout'=Vin·R2/R1로 표현된다. 또한 Vout는 Vout=Vout'·R4/R3·G로 표현되는데, 이때 G는 Gm1/Gm2이다. 이를 정리하면 Vout=Vin·(R2R4/R1R3)·Gm1/Gm2로 나타낼 수 있다.Therefore, the voltage gain can be obtained as follows. First, the output signal V out 'of the transconductor G m1 is expressed as V out ' = V in · R 2 / R 1 . In addition, V out is expressed as V out = V out '· R 4 / R 3 · G, where G is G m1 / G m2 . In summary, it can be expressed as V out = V in. (R 2 R 4 / R 1 R 3 ) · G m1 / G m2 .

위의 식에서 알 수 있듯이, 입력신호(Vin)에 따른 출력신호(Vout)는 각각의 피드백 저항(R1∼R3)과 트랜스콘덕턴스(Gm1)(Gm2)의 값으로 결정되는 것을 알 수 있다. 따라서 각 트랜스콘덕턴스(Gm1)(Gm2)의 값을 조절함으로써 이득을 제어할 수 있는 것이다.As can be seen from the above equation, it can be seen that the output signal V out according to the input signal V in is determined by the values of the respective feedback resistors R1 to R3 and the transconductance G m1 (G m2 ). Can be. Therefore, the gain can be controlled by adjusting the value of each transconductance G m1 (G m2 ).

트랜스콘덕턴스(Gm1)(Gm2)는 트랜스콘덕터를 구성하는 각 소자의 구동 능력(즉, W/L)을 조절함으로써 가능하다.The transconductance G m1 (G m2 ) is possible by adjusting the driving capability (ie, W / L) of each element constituting the transconductor.

따라서 본 발명은 상호 콘덕턴스를 통하여 선형성을 향상시킴과 동시에 낮은 공급전압 범위에서도 사용할 수 있으며, 피드백 신호의 크기와 전체이득을 제어할 수 있는 효과를 제공한다.Therefore, the present invention improves linearity through mutual conductance and can be used even in a low supply voltage range, and provides an effect of controlling the magnitude and overall gain of a feedback signal.

Claims (4)

주파수 혼합기에 있어서,In the frequency mixer, 제 1 비반전 입력신호가 제 1 저항을 통하여 입력되고, 제 1 반전 입력신호가 제 2 저항을 통하여 입력되며, 제 1 반전 출력 신호와 제 1 비반전 출력 신호를 갖는 제 1 증폭수단과;First amplifying means for inputting a first non-inverting input signal through a first resistor, a first inverting input signal through a second resistor, and having a first inverting output signal and a first non-inverting output signal; 상기 제 1 반전 출력신호가 제 2 비반전 입력신호로서 입력되고, 상기 제 1 비반전 출력신호가 제 2 반전 입력신호로서 입력되며, 제 2 반전 출력신호 및 제 2 비반전 출력 신호를 갖고, 상기 제 2 반전 출력신호가 제 3 저항을 통하여 상기 제 1 증폭수단의 비반전 입력단에 피드백되며, 상기 제 2 비반전 출력신호가 제 4 저항을 통하여 상기 제 1 증폭수단의 반전 입력단에 피드백되고, 상기 제 2 비반전 출력신호가 제 5 저항을 통하여 접지되며, 상기 제 2 반전 출력신호가 제 6 저항을 통하여 접지되는 제 1 상호 콘덕턴스 요소와;The first inverted output signal is input as a second non-inverted input signal, the first non-inverted output signal is input as a second inverted input signal, has a second inverted output signal and a second non-inverted output signal, and The second inverted output signal is fed back to the non-inverting input terminal of the first amplifying means through a third resistor, the second non-inverting output signal is fed back to the inverting input terminal of the first amplifying means through a fourth resistor, A first mutual conductance element, wherein a second non-inverting output signal is grounded through a fifth resistor, and wherein the second inverted output signal is grounded through a sixth resistor; 상기 제 1 반전 출력신호가 제 3 비반전 입력신호로서 입력되고, 상기 제 1 비반전 출력신호가 제 3 반전 입력신호로서 입력되며, 제 3 비반전 출력신호와 제 3 반전 출력신호를 갖는 제 2 상호 콘덕턴스 요소와;The first inverted output signal is input as a third non-inverted input signal, the first non-inverted output signal is input as a third inverted input signal, and has a third non-inverted output signal and a third inverted output signal. Mutual conductance elements; 제 2 입력 신호에 의해 온·오프 제어되는 제 1 스위칭 수단이 상기 제 3 비반전 출력신호의 출력단과 제 4 반전 출력신호의 출력단 사이의 신호 전달 경로를 단속하고, 제 2 입력 신호에 의해 온·오프 제어되는 제 2 스위칭 수단이 상기 제 3 반전 출력신호의 출력단과 제 4 비반전 출력신호의 출력단 사이의 신호 전달 경로를 단속하며, 제 2 입력 신호에 의해 온·오프 제어되는 제 3 스위칭 수단이 상기 제 3 반전 출력신호의 출력단과 상기 제 4 반전 출력신호의 출력단 사이의 신호 전달경로를 단속하고, 제 2 입력 신호에 의해 온·오프 제어되는 제 4 스위칭 수단이 상기 제 3 반전 출력신호의 출력단과 상기 제 4 비반전 출력신호의 출력단 사이의 신호 전달 경로를 단속하며, 상기 제 4 비반전 출력신호의 출력단이 제 7 저항을 통하여 접지되고, 상기 제 4 반전 출력신호의 출력단이 제 8 저항을 통하여 접지되는 스위칭부를 포함하는 주파수 혼합기.The first switching means controlled on and off by the second input signal interrupts the signal transmission path between the output end of the third non-inverted output signal and the output end of the fourth inverted output signal and is turned on and off by the second input signal. The second switching means controlled to be off controls the signal transmission path between the output end of the third inverted output signal and the output end of the fourth non-inverted output signal, and the third switching means to be controlled on and off by the second input signal. A fourth switching means for controlling the signal transfer path between the output terminal of the third inverted output signal and the output terminal of the fourth inverted output signal, the fourth switching means being on / off controlled by the second input signal by the output terminal of the third inverted output signal And a signal transmission path between the output terminal of the fourth non-inverted output signal and the output terminal of the fourth non-inverted output signal is grounded through a seventh resistor, and the fourth half Mixer including a switching output terminal of the output signals is grounded through an eighth resistor. 청구항 1에 있어서, 상기 제 1 스위칭 수단 내지 상기 제 4 스위칭 수단이 엔모스 트랜지스터인 것이 특징인 주파수 혼합기.The frequency mixer of claim 1, wherein the first to fourth switching means are NMOS transistors. 청구항 1에 있어서, 상기 제 1 상호 콘덕턴스 요소는,The method of claim 1, wherein the first mutual conductance element, 전원 전압 단자에 소스가 연결되고, 소정의 바이어스 전압에 의해 게이트가 제어되는 제 1 피모스와;A first PMOS having a source connected to the power supply voltage terminal and whose gate is controlled by a predetermined bias voltage; 상기 제 1 피모스 트랜지스터의 드레인에 소스가 연결되고, 상기 제 1 비반전 출력신호에 의해 게이트가 제어되며, 드레인으로 상기 제 2 비반전 출력신호를 출력하는 제 2 피모스 트랜지스터와;A second PMOS transistor having a source connected to a drain of the first PMOS transistor, a gate controlled by the first non-inverting output signal, and outputting the second non-inverting output signal to a drain; 상기 제 1 피모스 트랜지스터의 드레인에 소스가 연결되고, 상기 제 1 반전 출력신호에 의해 게이트가 제어되며, 드레인으로 상기 제 2 반전 출력신호를 출력하는 제 3 피모스 트랜지스터를 포함하여 구성되는 주파수 혼합기.A frequency mixer configured to include a third PMOS transistor having a source connected to a drain of the first PMOS transistor, a gate controlled by the first inverted output signal, and outputting the second inverted output signal to a drain . 청구항 1에 있어서, 상기 제 2 상호 콘덕턴스 요소는,The method of claim 1, wherein the second mutual conductance element, 전원 전압 단자에 소스가 연결되고, 소정의 바이어스 전압에 의해 게이트가 제어되는 제 4 피모스와;A fourth PMOS having a source connected to the power supply voltage terminal and whose gate is controlled by a predetermined bias voltage; 상기 제 1 피모스 트랜지스터의 드레인에 소스가 연결되고, 상기 제 1 비반전 출력신호에 의해 게이트가 제어되며, 드레인으로 상기 제 3 반전 출력신호를 출력하는 제 5 피모스 트랜지스터와;A fifth PMOS transistor having a source connected to a drain of the first PMOS transistor, a gate controlled by the first non-inverting output signal, and outputting the third inverted output signal to a drain; 상기 제 1 피모스 트랜지스터의 드레인에 소스가 연결되고, 상기 제 1 반전 출력신호에 의해 게이트가 제어되며, 드레인으로 상기 제 3 비반전 출력신호를 출력하는 제 6 피모스 트랜지스터를 포함하여 구성되는 주파수 혼합기.A frequency connected to a drain of the first PMOS transistor, a gate controlled by the first inverted output signal, and a sixth PMOS transistor configured to output the third non-inverted output signal to a drain Mixer.
KR1019970055150A 1997-10-27 1997-10-27 Frequency mixer KR100255004B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970055150A KR100255004B1 (en) 1997-10-27 1997-10-27 Frequency mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970055150A KR100255004B1 (en) 1997-10-27 1997-10-27 Frequency mixer

Publications (2)

Publication Number Publication Date
KR19990033744A KR19990033744A (en) 1999-05-15
KR100255004B1 true KR100255004B1 (en) 2000-05-01

Family

ID=19523457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055150A KR100255004B1 (en) 1997-10-27 1997-10-27 Frequency mixer

Country Status (1)

Country Link
KR (1) KR100255004B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858955B1 (en) * 2007-03-20 2008-09-18 한양대학교 산학협력단 Frequency mixer using switching bias

Also Published As

Publication number Publication date
KR19990033744A (en) 1999-05-15

Similar Documents

Publication Publication Date Title
US5859559A (en) Mixer structures with enhanced conversion gain and reduced spurious signals
US6308058B1 (en) Image reject mixer
US5532637A (en) Linear low-noise mixer
KR100388373B1 (en) amplifier
KR101127461B1 (en) Highly Linear Variable Gain Amplifier
US20220021363A1 (en) Variable Gain Amplifier And Phased Array Transceiver
US5920810A (en) Multiplier and method for mixing signals
US20060066362A1 (en) Voltage-current conversion circuit, amplifier, mixer circuit, and mobile appliance using the circuit
WO2020228456A1 (en) On-chip variable gain temperature compensation amplifier
US6242963B1 (en) Differential mixer with improved linearity
US7477103B2 (en) Amplifier circuit
US6304142B1 (en) Variable transconductance amplifier
US6275688B1 (en) Double balanced mixer
KR19980036295A (en) Mixers with Replication Voltage-to-Current Converter
KR101014945B1 (en) Amplifier Circuit
KR100255004B1 (en) Frequency mixer
CN108121391B (en) Method and apparatus for self-biasing and self-adjusting common mode amplification
KR101100655B1 (en) Ciruit for single to differential LNA
KR20010007578A (en) Fast pre-amplifier for an interface arrangement
JPH09135122A (en) Double balance mixer circuit
US20020121931A1 (en) Interface circuit for a differential signal
US6809589B2 (en) Low voltage large swing/high linearity analog buffer with servo amplifier and feedback loop
US7652509B2 (en) Differential input and output transconductance circuit
EP3829066A1 (en) Clock distribution circuitry
KR100456238B1 (en) Frequency up conversion mixer of CMOS device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee