KR100252059B1 - 이온화된 박막형성물질을 이용한 스퍼터링 방법 - Google Patents

이온화된 박막형성물질을 이용한 스퍼터링 방법 Download PDF

Info

Publication number
KR100252059B1
KR100252059B1 KR1019980000542A KR19980000542A KR100252059B1 KR 100252059 B1 KR100252059 B1 KR 100252059B1 KR 1019980000542 A KR1019980000542 A KR 1019980000542A KR 19980000542 A KR19980000542 A KR 19980000542A KR 100252059 B1 KR100252059 B1 KR 100252059B1
Authority
KR
South Korea
Prior art keywords
sputtering
deposition
ionized
semiconductor substrate
thin film
Prior art date
Application number
KR1019980000542A
Other languages
English (en)
Other versions
KR19990065298A (ko
Inventor
유봉영
박영호
이현덕
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980000542A priority Critical patent/KR100252059B1/ko
Priority to JP10237692A priority patent/JPH11214332A/ja
Publication of KR19990065298A publication Critical patent/KR19990065298A/ko
Application granted granted Critical
Publication of KR100252059B1 publication Critical patent/KR100252059B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

금속 배선공정에서 장벽층, 저항층 및 배선층을 스퍼터링으로 형성할 때, 스퍼터링 장비에서 반도체 기판으로 교류전력(AC Bias)을 인가하지 않은 상태에 1차 증착막을 형성하여 반도체 기판 표면의 손상을 억제하고, 연속해서 교류전력(AC Bias)을 인가한 상태로 2차 증착막을 형성함으로써 스텝 커버리지(Step Coverage) 특성을 향상시킬 수 있는 이온화된 박막형성 물질을 이용한 스퍼터링 방법에 관해 개시한다.

Description

이온화된 박막형성 물질을 이용한 스퍼터링 방법{Sputtering mehtod using ionized metal for forming a layer}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 금속배선 공정에서 이온화된 메탈(ionized metal)을 이용한 스퍼터링(sputtering) 방법에 관한 것이다.
반도체 소자의 금속배선 방법은 반도체 소자의 속도, 수율 및 신뢰성을 결정하는 요인이 되기 때문에 반도체 소자의 제조공정 중에서 가장 중요한 위치를 점유하고 있다. 최근, 반도체 소자의 고집적화 및 미세화에 따라서 콘택홀 크기(Contact hole size)는 매우 작아지고 있고, 콘택홀의 종횡비(Aspect ratio)는 증가하고 있다. 특히 64 메카 디램(Dynamic Random Access Memory) 이상의 반도체 소자의 콘택홀 크기는 0.5㎛ 이하, 종횡비는 3 이상이 되고 있는 실정이다. 따라서, 금속 배선 공정에서 수율, 속도 및 신뢰성을 유지하기 위해서는 종횡비가 높고, 크기가 작은 콘택홀을 특성의 커다란 저하 없이 금속으로 서로 잘 연결(inter connection)시키고, 절연층으로 평탄하게 매립할 수 있어야 한다. 따라서, 금속 배선 공정에서는 반도체 소자의 수율, 속도 및 신뢰도를 향상시키기 위하여 티타늄(Ti) 및 질화티타늄(TiN)과 같은 물질을 사용하여 저항층(Ohmic layer) 및 장벽층(barrier layer)을 금속 배선층(metal layer)과 함께 사용함으로써 금속 배선간의 도전특성을 향상시키고, 상부 및 하부막질로부터 불순물 확산을 방지하고 있다.
일반적으로 저항층 및 장벽층으로 사용되는 티타늄(Ti) 및 질화티타늄(TiN)과 같은 물질은 스퍼터링을 이용하여 반도체 기판에 형성하는데, 스퍼터링을 통해 형성된 저항층 및 장벽층은 스텝 커버리지(Step Coverage)가 떨어지는 문제점이 있다. 따라서, 종횡비(aspect radio)가 높고 크기가 작은 콘택홀이 반도체 기판 내에 형성되어 있는 경우, 콘택홀 내부를 완전히 매립할 수 없다. 즉, 콘택홀 내부에 저항층 및 장벽층을 형성할 때 스텝 커버리지 특성이 나빠져서 티타늄 및 질화티타늄막의 두께가 얇아지게 되고 접촉저항(contact resistance) 및 누설전류(leakage current)의 증가를 유발한다. 더욱이, 심할 경우에는 금속 배선간의 연결(inter connection) 과정에서 단락결함(short defect)이 발생하여 반도체 소자의 수율 및 신뢰성을 떨어뜨릴 수 있다. 이러한 문제를 해결하기 위해, 스퍼터링 과정에서 증착되는 물질의 직진성을 향상시켜 스텝 커버리지(Step Coverage)를 개선하려는 여러 가지 방법들이 연구되고 있다. 대표적인 방법들로 ?? 아노오드(anode)와 캐소오드(cathode) 사이 플라즈마 영역내에 콜리메이트(collimates)를 설치하고 스퍼터링을 수행하는 콜리메이트 스퍼터링 방법, ?? 아노오드와 캐소오드의 간격을 넓게 설정하여 스퍼터링을 수행하는 롱. 쓰루 스퍼터링 방법(Long Through Sputtering), ?? 스퍼터링이 일어나는 챔버의 압력을 저압으로 조절하여 스퍼터링을 진행하는 저압 스퍼터링 방법(Low Pressure Sputtering) 및 ?? 증착되는 타겟(Target)을 플라즈마 영역에서 이온화시켜 반도체 기판에 스퍼터링 하는 이온화된 메탈을 이용한 스퍼터링 방법 등이 있다.
상기 방법 중에서 이온화된 메탈을 이용한 스퍼터링에 대한 선행특허가 미합중국 특허 제 5591313호(Title: Apparatus and method for localized sputtering, Date: 1997, Jan.07)로 등록된 바 있다.
그러나 이온화된 메탈을 이용한 스퍼터링 방법은 웨이퍼가 놓이는 부분에 교류전력(AC Bias)을 인가하여 웨이퍼의 이면으로 교류 전력이 공급되도록 되어 있다. 따라서, 캐소오드와 아노오드 사이의 플라즈마 영역내에서 상대적으로 음이온으로 대전되어 있는 메탈 입자가 웨이퍼 방향으로 이끌려서 스텝 커버리지를 향상할 수 있도록 되어있다. 여기서, 웨이퍼의 이면으로 인가하는 교류전력(AC Bias)의 역할은 플라즈마 영역과 웨이퍼간에 발생하는 전위차를 더욱 크게 해줌으로써, 메탈 입자의 직진성을 향상시키는 것이다. 그러나, 웨이퍼의 이면으로 인가되는 교류전력(AC Bias)이 커지면 메탈 입자가 웨이퍼에 도달하는 속도가 매우 빨라져서, 플라즈마를 형성하고 메탈입자를 증착물질인 타겟으로부터 떼어내기 위해 사용되는 아르곤 이온(Ar+)도 웨이퍼 방향으로 끌려오게 된다. 따라서, 웨이퍼 방향으로 끌러온 아르곤 이온은 웨이퍼 표면에 손상(Damage)을 유발하는 문제점이 있다. 이러한 웨이퍼 표면의 손상(Damage)은 금속 배선에서 콘택저항을 증가시켜 반도체 소자의 속도 및 신뢰성을 떨어뜨리는 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 금속 배선 공정에서 스텝 커버리지 특성을 크게 저하시키지 않으면서 반도체 기판 표면의 손상을 억제할 수 있는 이온화된 박막형성 물질을 이용한 스퍼터링 방법을 제공하는데 있다.
도 1은 금속 배선 공정을 위한 임의의 막이 형성된 반도체 기판의 단면도이다.
도 2는 도 1의 반도체 기판이 로딩되는 스퍼터링 장비의 개략도이다.
도 3은 도 2에 설명된 스퍼터링 장비에서 반도체 기판에 교류전력을 인가하지 않고 1차 증착막을 형성하였을 때의 단면도이다.
도 4는 도 2에 설명된 스퍼터링 장비에서 1차 증착막을 형성한 후, 반도체 기판에 교류전력을 인가하여 2차 증착막을 형성하였을 때의 단면도이다.
도 5는 본 발명에 따라 스퍼터링 장비에서 반도체 기판에 인가되는 교류전력을 조정하였을 때, 증착되는 막의 접촉저항 특성을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 기판, 102: 절연막,
104: 콘택홀, 106: 1차 증착막,
108: 2차 증착막, 200: 챔버,
202: 캐소오드, 204: 아노오드,
206: RF 바이어스가 인가되는 코일, 208: 챔버 쉴드(Shield),
210: 클램프(Clamp) 210: 챔버 상부.
상기 기술적 과제를 달성하기 위해 본 발명에 따른 이온화된 박막형성 물질을 이용한 스퍼터링 방법은, 먼저 임의의 막이 상부에 형성된 반도체 기판을 스퍼터링 장비로 로딩하고 타겟(Target)의 증착물질을 플라즈마 영역에서 이온화(Ionization)시킨다. 이어서, 증착 초기에는 교류전력(AC Bias)을 반도체 기판으로 인가하지 않은 상태로 1차 증착막을 형성하여 반도체 기판 표면의 손상(damage)을 방지하고, 마지막으로 교류전력을 반도체 기판으로 공급하면서 2차 증착막을 형성하여 스터퍼링에 의한 증착막의 스텝 커버리지(Step Coverage)를 향상시킨다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 기판 상부에 형성된 임의의 막은 절연막으로 내부에 비아홀(Via hole) 또는 메탈 콘택홀(Metal contact hole)이 형성된 것이 적합하다.
또한, 상기 반도체 기판이 로딩되는 스퍼터링 장비는 스퍼터링이 일어나는 챔버(Chamber)와, 상기 챔버내에서 증착물질이 위치하는 캐소오드(Cathode)와, 상기 캐소오드와 대향되는 영역에 구성된 아노오드(Anode)와, 상기 캐소오드와 아노오드 사이에서 증착물질을 이온화시킬 수 있는 수단, 예컨대 RF(Radio Frequency) 바이어스가 인가되는 코일(Coil)을 포함하여 구성되는 것이 적합하다. 또한, 상기 스퍼터링 장비는 챔버내로 자계를 인가할 수 있는 마그네트론(Magetron)을 더 구비할 수 있다.
바람직하게는, 상기 증착물질은 스퍼터링이 가능하고 이온화가 가능한 금속으로, 금속배선 공정에서 저항층(Ohmic layer), 장벽층(Barrier layer) 및 배선층(metal layer)으로 사용되는 금속으로서 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 질화티타늄(TiN), 탄탈륨(Ta), 질화탄탈륨(TiN) 및 티타늄텅스텐(TiW)으로 이루어진 금속군에서 선택된 하나인 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 반도체 기판으로 교류전력(AV bias)을 인가하지 않고 형성하는 1차 증착막의 두께는 1차 증착막과 2차 증착막의 두께를 합한 전체막 두께의 20/1에서 1/2사이의 두께로 형성하는 것이 적합하며, 상기 반도체 기판으로 인가되는 교류전력(AC Bias)은 100∼1000W의 범위에서 조정하는 것이 적합하다.
본 발명에 따르면, 반도체 소자의 금속 배선 공정에서 이온화된 메탈을 이용하여 저항층, 장벽층 및 배선층을 스퍼터링으로 형성할 때, 반도체 기판 표면에서 유발되는 손상(Damage)을 억제하면서 스텝 커버리지가 우수한 막질을 형성함으로써 전체적인 접촉저항(Contact resistance)이 향상된 막질을 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
당 명세서에서 말하는 캐소오드와 아노오드 사이에서 증착물질을 이온화시키는 수단은 넓은 의미로 사용하고 있으며 RF 전력이 인가되는 코일만을 한정하는 것이 아니다. 이러한 메탈의 이온화는 마이크로웨이프(Microwave)를 사용하여도 달성할 수 있다. 또한, 임의의 막은 특정 콘택홀이 형성된 절연막만을 한정하는 의미가 아니고, 어떠한 막이라도 반도체 기판으로 교류전력(AC bias)를 가하지 않은 상태에서 1차 증착막을 형성하고, 교류전력을 인가한 상태에서 2차 증착막을 인가하여 반도체 기판 표면의 손상을 방지할 수 있으면, 본 발명의 사상내에 포함된다고 할 수 있다. 또한, 본 발명의 바람직한 실시예에서는, 발명을 상세히 설명하기 위해 웨이퍼 이면에 인가되는 교류전력(AC Bias)의 범위를 한정하였지만, 이는 다른 조건을 변화시켜도 달성 가능함이 당연하다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 의하여 이온화된 박막형성 물질을 이용한 스퍼터링 방법을 설명하기 위하여 도시한 도면들이다.
도 1은 금속 배선 공정을 위한 임의의 막이 형성된 반도체 기판의 단면도이다.
도 1을 참조하면, 반도체 기판(100)에 트랜지스터(Transistor), 하부 금속 배선과 같은 하부구조(미도시)를 형성하고, 임의의 막 예컨대 절연막(102)을 형성한다. 이어서, 상호 연결(Inter connection)을 위한 콘택홀(Contact hole, 104)을 사진 및 식각공정을 수행하여 형성한다. 이때 식각방법은 건식식각을 사용하는 것이 적절하다. 또한, 상기 콘택홀(104)은 하부에 금속 배선이 형성되어 있는 비아 콘택홀(Via Contact hole)일 수도 있고, 반도체 기판(100)의 실리콘층으로부터 직접 연결되는 메탈 콘택홀(MC: Metal Contact hole)일 수도 있다. 이어서, 상기 임의의 막(102)이 형성된 반도체 기판(100)을 스퍼터링 장비로 로딩(loading)한 후, 스퍼터링 장비내에 타겟(Target)에서 떨어져 나온 증착물질을 RF 바이어스가 인가된 코일과 같은 이온화 수단을 통해 이온화(Ionization)시킨다. 본 발명의 스퍼터링 장비에서 사용하는 증착물질은 스퍼터링 및 이온화가 가능하고, 반도체 장치의 금속 배선 공정에서 저항층, 장벽층 및 금속배선층으로 사용 가능한 금속이면 어떤 것이나 가능하다. 예컨대, 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 질화티타늄(TiN), 탄탈륨(Ta), 질화탄탈륨(TiN) 및 티타늄텅스텐(TiW)으로 이루어진 금속군에서 선택된 하나를 사용할 수 있다.
도 2는 도 1의 반도체 기판이 로딩되는 스퍼터링 장비의 개략도이다.
도 2를 참조하면, 본 발명의 바람직한 실시예에서 사용하는 스퍼터링 장비는, 스퍼터링이 일어나는 챔버(201)와, 챔버내에서 증착물질인 타겟(Target)이 위치하는 캐소오드(200)와, 챔버(200)의 하부에서 히터(Heater)와 연결되고 상기 캐소오드(202)의 대향되는 영역에 구성된 아노오드(204)와, 상기 캐소오드(202)와 아노오드(204) 사이에서 타겟으로부터 떨어져 나온 증착물질을 이온화시킬 수 있는 수단인 RF 바이어스가 인가되는 코일(206)을 기본 구성으로 한다. 또한, 챔버(200) 내부로 자계(Magnetic field)를 인가할 수 있는 마그네트론(Magetron, 미도시)이 챔버 상부(212)에 구성될 수 있다. 상기 아노오드(204)는 반도체 기판이 놓이는 영역으로서, 히터가 설치되어 있어 스퍼터링에 필요한 적절한 온도를 제공하며, 타겟(Target)으로부터 떨어져 나와 음이온으로 대전된 메탈 입자가 반도체 기판 방향으로 이끌릴 수 있도록 교류전력(AC Bias)을 인가할 수 있다. 도면에서 참조부호 208은 챔버 쉴드(Shield)를 나타내며, 참조부호 210은 반도체 기판, 즉 웨이퍼(wafer)를 고정시키는 클램프(Clamp)를 가리킨다.
도 3은 도 2에 설명된 스퍼터링 장비에서 반도체 기판에 교류전력을 인가하지 않고 1차 증착막을 형성하였을 때의 단면도이다.
도 3을 참조하면, 상기 증착장비에서 아르곤 가스(Ar) 가스를 이용한 플라즈마를 생성하여 캐소오드에 있는 타겟으로부터 증착물질을 떼어내어 반도체 기판 표면에 적층하여 1차 증착막(106)을 형성한다. 이때, 증착장비의 챔버내에서 타겟으로부터 분리된 증착물질은 RF 바이어스가 인가된 코일에 의해 이온화가 이루어지지만, 반도체 기판(100)으로 교류전력(AC Bias)은 인가하지 않는다. 따라서, 1차 증착막(106)을 스퍼터링으로 증착시에 교류전력을 반도체 기판에 인가하지 않음으로써, 플라즈마 생성을 위해 사용되었던 아르곤 이온(Ar)이 증착물질과 함께 반도체 기판에 부딪쳐서 임의의 막이 형성되어 있는 반도체 기판 표면에 손상(Damage)을 유발하는 문제를 방지할 수 있다. 즉, 교류전력(AC Bias)을 스퍼터링시에 반도체 기판이 위치하는 아노오드로 인가하면 스텝 커버리지 특성은 다소 떨어지나 반도체 기판 표면에 발생하는 손상을 방지할 수 있다. 반도체 기판 표면의 손상이 억제된 것은 금속 배선 공정에서 콘택저항을 개선할 수 있는 결과를 낳는다. 이러한 1차 증착막(106) 두께는 스퍼터링을 통해 증착하고자 하는 전체막 두께의 20/1∼1/2 사이의 두께로 형성하는 것이 바람직하다.
도 4는 도 2에 설명된 스퍼터링 장비에서 1차 증착막을 형성한 후, 반도체 기판에 교류전력을 인가하여 2차 증착막을 형성하였을 때의 단면도이다.
도 4를 참조하면, 1차 증착막(106)이 형성된 반도체 기판에 교류전력(AC Bias)을 100∼1000W의 범위로 인가하면서 2차 증착막(108)을 원하는 두께로 형성한다. 이때, 교류전력은 스퍼터링 장비의 아노오드를 통해 반도체 기판으로 전달되는 것이 적합하다. 그러면 캐소오드와 아노오드 사이 플라즈마 영역에 음이온으로 대전되어 있는 금속 증착물질은 교류전력에 의해 반도체 기판 방향으로 이끄는 힘을 받게된다. 이때, 1차 증착막(106)이 반도체 기판 표면에 이미 형성되어 있어서 플라즈마를 발생하기 위해 사용되었던 아르곤 이온(Ar+)이 반도체 기판 표면으로 함께 끌려와 손상(Damage)을 유발하더라도, 전체적인 접촉 저항(Contact Resistance) 특성이 크게 저하되지 않는다. 또한 최종적으로 형성된 2차 증착막(108)은 교류전력(AC Bias)을 인가하면서 만들어지기 때문에 스텝 커버리지 특성이 크게 저하되지 않는다. 따라서, 스퍼터링을 통해 저항층, 장벽층 및 배선층을 형성할 때 스텝 커버리지 특성을 크게 저하시키지 않으면서 반도체 기판 표면에서 발생하던 아르곤 이온에 의한 손상을 억제함으로써, 전체적인 접촉저항 특성을 개선하는 것이 가능하다.
도 5는 본 발명에 따라 스퍼터링 장비에서 반도체 기판에 인가되는 교류전력을 조정하였을 때, 증착되는 막의 접촉저항 특성을 나타낸 그래프이다. 그래프에서 Y축은 측정지점의 분포도(%)를 나타내고, X축은 이에 대한 접촉저항 값(Ω/㎤)이다. 이때, 증착물질은 티타늄(Ti)을 사용했고, 반도체 기판에 인가되는 교류전력(AC bias)으로는 250W를 사용하였다. 먼저, 그래프에서 �로 연결되는 선은 티타늄이 반도체 기판 표면에 증착될 때, 교류전력을 250W로 인가하였을 때의 결과이다. 이때는 스텝 커버리지 특성은 향상되지만 반도체 기판 표면에 손상(Damage)을 초래할 수 있다. 그리고, 그래프에서 Ｏ으로 연결되는 선은 반도체 기판으로 교류전력을 인가하지 않고 티타늄막을 증착하였을 때의 결과이다. 접촉 저항은 다소 개선되었지만 스텝 커버리지 특성이 저하되어 전체적으로 현저한 접촉저항의 개선은 나타나지 않는다. 마지막으로, 그래프에서 △로 연결된 선은 본 발명과 같이 교류전력을 인가하지 않은 상태로 1차 증착막을 형성하고, 연속해서 교류전력을 인가한 상태에서 2차 증착막을 형성함으로써 티타늄막을 형성한 경우의 접촉저항을 도시한 결과이다. 1차 증착막을 형성할 때, 반도체 기판 표면에 발생할 수 있는 손상(Damage)을 방지하고, 2차 증착막을 형성할 때, 스텝 커버리지 특성을 개선하였기 때문에 전체적인 접촉저항 특성이 개선된 것을 알 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 반도체 소자의 금속 배선 공정에서 이온화된 메탈을 이용하여 저항층, 장벽층 및 배선층을 스퍼터링으로 형성할 때, 반도체 기판 표면에서 유발되는 손상(Damage)을 억제하면서 스텝 커버리지가 우수한 막질을 형성함으로써 금속배선 공정에서 접촉 저항을 향상할 수 있다.

Claims (12)

  1. 임의의 막이 상부에 형성된 반도체 기판을 스퍼터링 장비에 로딩(loading)하는 단계;
    상기 스퍼터링 장비에서 증착물질을 이온화시키는 단계;
    상기 이온화된 증착물질을 교류전력(AC Bias)을 인가하지 않은 상태로 상기 반도체 기판에 증착하여 1차 증착막을 형성하는 단계; 및
    상기 증착장비에서 교류전력을 인가하면서 상기 1차 증착막 위에 이온화된 증착물질을 증착하여 2차 증착막을 형성하는 단계를 포함하는 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  2. 제 1항에 있어서,
    상기 임의의 막은 절연막인 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  3. 제 2항에 있어서,
    상기 절연막은 콘택홀을 갖는 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  4. 제 1항에 있어서, 상기 스퍼터링 장비는
    스퍼터링이 일어나는 챔버(chamber)와,
    상기 챔버내에서 증착물질이 위치하는 캐소오드(cathode)와,
    상기 캐소오드(cathode)와 대향되는 곳에 구성된 아노오드(Anode)와,
    상기 캐소오드와 아노오드 사이에서 증착물질을 이온화시킬 수 있는 수단을 포함하여 구성되는 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  5. 제 4항에 있어서,
    상기 증착물질을 이온화시킬 수 있는 수단으로 RF 바이어스(Radio Frequency Bias)가 인가되는 코일(coil)을 사용하는 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  6. 제 4항에 있어서,
    상기 스퍼터링 장비는 상기 챔버내에 자계(Magnetic Field)를 인가할 수 있는 마그네트론(Magetron)을 더 구비하는 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  7. 제 1항에 있어서,
    상기 증착물질로 스퍼터링이 가능하고 챔버내에서 이온화가 가능한 금속(metal)을 사용하는 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  8. 제 1항에 있어서,
    상기 증착물질은 금속 배선 공정에서 저항층(ohmic layer), 장벽층(barrier layer) 및 배선층(metal layer)으로 사용되는 물질을 사용하는 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  9. 제 8항에 있어서,
    상기 증착물질은 백금, 텅스텐, 알루미늄, 구리, 티타늄, 질화티타늄, 탄탈륨, 질화탄탈륨 및 티타늄텅스텐으로 이루어진 금속군에서 선택된 하나인 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  10. 제 1항에 있어서,
    상기 1차 증착막의 두께는 상기 1차 증착막과 2차 증착막의 두께를 합한 전체막의 두께의 1/20에서 1/2사이의 두께로 형성하는 특징으로 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  11. 제 1항에 있어서,
    상기 2차 증착막을 형성할 때 인가하는 교류전력(AC bias)은 웨이퍼의 이면(Backside)으로 전력이 인가되도록 하는 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
  12. 제 11항에 있어서,
    상기 웨이퍼 이면으로 인가되는 전력은 100∼1000W의 범위로 인가하는 것을 특징으로 하는 이온화된 박막형성 물질을 이용한 스퍼터링 방법.
KR1019980000542A 1998-01-12 1998-01-12 이온화된 박막형성물질을 이용한 스퍼터링 방법 KR100252059B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980000542A KR100252059B1 (ko) 1998-01-12 1998-01-12 이온화된 박막형성물질을 이용한 스퍼터링 방법
JP10237692A JPH11214332A (ja) 1998-01-12 1998-08-24 イオン化された薄膜形成物質を用いたスパッタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000542A KR100252059B1 (ko) 1998-01-12 1998-01-12 이온화된 박막형성물질을 이용한 스퍼터링 방법

Publications (2)

Publication Number Publication Date
KR19990065298A KR19990065298A (ko) 1999-08-05
KR100252059B1 true KR100252059B1 (ko) 2000-04-15

Family

ID=19531286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000542A KR100252059B1 (ko) 1998-01-12 1998-01-12 이온화된 박막형성물질을 이용한 스퍼터링 방법

Country Status (2)

Country Link
JP (1) JPH11214332A (ko)
KR (1) KR100252059B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121367B1 (ko) 2009-07-16 2012-03-09 이용현 연료 전지의 백금 촉매 도포 장치 및 도포 방법
KR20200037489A (ko) 2018-10-01 2020-04-09 주식회사 테토스 입체형 대상물 표면의 금속막 증착 장치
KR20240063349A (ko) 2022-11-03 2024-05-10 주식회사 테토스 반도체 패키지의 전자파 차폐막 회전 증착 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4458740B2 (ja) 2002-09-13 2010-04-28 株式会社アルバック バイアススパッタ成膜方法及びバイアススパッタ成膜装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121367B1 (ko) 2009-07-16 2012-03-09 이용현 연료 전지의 백금 촉매 도포 장치 및 도포 방법
KR20200037489A (ko) 2018-10-01 2020-04-09 주식회사 테토스 입체형 대상물 표면의 금속막 증착 장치
KR20240063349A (ko) 2022-11-03 2024-05-10 주식회사 테토스 반도체 패키지의 전자파 차폐막 회전 증착 장치

Also Published As

Publication number Publication date
JPH11214332A (ja) 1999-08-06
KR19990065298A (ko) 1999-08-05

Similar Documents

Publication Publication Date Title
US6627050B2 (en) Method and apparatus for depositing a tantalum-containing layer on a substrate
US6348238B1 (en) Thin film fabrication method and thin film fabrication apparatus
JP4021601B2 (ja) スパッタ装置および成膜方法
US5897752A (en) Wafer bias ring in a sustained self-sputtering reactor
US6323124B1 (en) Resputtering to achieve better step coverage
US3879746A (en) Gate metallization structure
JP4344019B2 (ja) イオン化スパッタ方法
KR20010032498A (ko) 손상없는 스컵쳐 코팅 증착
JP3737363B2 (ja) 不均一性補償を伴う表面の物理的気相処理
KR100501460B1 (ko) 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법
US6451179B1 (en) Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US6534394B1 (en) Process to create robust contacts and interconnects
KR100252059B1 (ko) 이온화된 박막형성물질을 이용한 스퍼터링 방법
US6258219B1 (en) Two-step deposition process for preventing arcs
CN114927413B (zh) 粘附金属层的溅射方法及半导体器件的制造方法
KR980011764A (ko) 전면 고밀도 플라즈마 증착 제공 방법 및 그 장치
JP4164154B2 (ja) イオン化スパッタリング装置
US6503824B1 (en) Forming conductive layers on insulators by physical vapor deposition
Forster et al. A PVD based barrier technology for the 45 nm node
JPH1180947A (ja) イオン化スパッタ装置
KR100458297B1 (ko) 반도체소자의금속배선형성방법
KR100197127B1 (ko) 반도체 소자의 금속배선 형성방법
US20050006232A1 (en) [ionized physical vapor deposition process and apparatus thereof]
CA2225446A1 (en) Apparatus and method for improved deposition of conformal liner films and plugs in high aspect ratio contacts
KR20090010972A (ko) 박막 형성 방법 및 박막의 적층 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee