KR100250218B1 - Method of magnetic electric signal transporting in 3-dimension semiconductor device - Google Patents
Method of magnetic electric signal transporting in 3-dimension semiconductor device Download PDFInfo
- Publication number
- KR100250218B1 KR100250218B1 KR1019950055006A KR19950055006A KR100250218B1 KR 100250218 B1 KR100250218 B1 KR 100250218B1 KR 1019950055006 A KR1019950055006 A KR 1019950055006A KR 19950055006 A KR19950055006 A KR 19950055006A KR 100250218 B1 KR100250218 B1 KR 100250218B1
- Authority
- KR
- South Korea
- Prior art keywords
- main circuit
- line
- circuit
- semiconductor device
- ring
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000008054 signal transmission Effects 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
Description
본 발명은 반도체소자의 신호전달방법에 관한 것으로서, 특히 수직방향으로 자기적 신호전달에 의한 전기적인 신호전달이 가능하도록 3차원 입체구조의 반도체 집적회로소자의 제조에서, 각층마다 전기적 배선을 서로 연결하지 않고 전기적인 신호를 전달하는 3차원 반도체소자의 자기적 전기신호 전달방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal transmission method of a semiconductor device. In particular, in the manufacture of a three-dimensional solid-state semiconductor integrated circuit device capable of electrical signal transmission by magnetic signal transmission in a vertical direction, electrical wiring is connected to each layer. The present invention relates to a magnetic electrical signal transmission method of a three-dimensional semiconductor device that transmits an electrical signal without using the same.
전기적인 신호를 전달하는 종래의 대표적인 기술은, 반도체 집적회로 제조공정을 이용하여, 수직방향으로 전기적인 연결을 할 목적으로, 플럭(plug) 모양의 금속선을 연결하는 방법이다. 이러한 기술은 3차원 입체구조의 반도체소자에서, 아래층과 위층간의 전기적 연결을 위해서는, 아래층과 위층에 각각 설정된 국소부위만을 금속선으로 연결하여야 한다. 지금까지 이용되고 있는 연결방법은, 아래층에서 반도체 집적회로 제조공정을 수행하고, 그 위에 절연막을 형성한 다음, 아래층과 위층을 연결할 부분을 사진식각 공정으로 선택적으로 제거한 후, 아래층의 금속선을 노출시키고 위층에서 다층구조를 위한 SOI(semiconductor on insulator) 막을 형성한 다음, 아래층의 노출된 금속선과 위층의 금속선 부분을 연결하는 제조방법을 사용한다.Conventional representative technology for transmitting an electrical signal is a method of connecting a plug-shaped metal wire for the purpose of electrical connection in the vertical direction using a semiconductor integrated circuit manufacturing process. In this technology, in the three-dimensional solid-state semiconductor device, for the electrical connection between the lower layer and the upper layer, only local portions respectively set in the lower layer and the upper layer should be connected by metal lines. The connection method used up to now is to perform a semiconductor integrated circuit manufacturing process in the lower layer, to form an insulating film thereon, and to selectively remove the portion connecting the lower layer and the upper layer by a photolithography process, and then to expose the metal line of the lower layer After forming a SOI (semiconductor on insulator) film for the multilayer structure in the upper layer, a manufacturing method is used to connect the exposed metal line of the lower layer and the metal line portion of the upper layer.
그러나, 평면상에서의 금속선 연결은, 상용의 반도체 집적회로 제조공정법으로 널리 이용되고 있는 것으로서, 안정된 전기적 연결이 용이하고 제조하기 쉽지만, 위층과 아래층을 연결하는 수직방향의 금속선 연결은, 수직방향의 거리 및 개구부의 크기 등에 따라 불완전한 연결이 되기 쉽다는 문제가 있으며, 이러한 문제를 해결하기 위해서는, 복잡한 제조공정을 필요로 하게 되고, 이는 3차원 소자의 안정도에 나쁜 영향을 끼친다는 문제가 있을 뿐만 아니라, 수직방향의 금속선 연결에서는 도선의 불완전한 연결에 의해 도선 상에서의 전기적 저항이 증가할 수도 있으며, 각각의 SOI층 평탄도가 나쁘면 아래층과 위층간의 전기적 연결이 쉽지 않다는 결점이 있다.However, the metal wire connection on a plane is widely used in a commercial semiconductor integrated circuit manufacturing process, and the stable electrical connection is easy and easy to manufacture, but the vertical metal wire connection connecting the upper layer and the lower layer has a vertical direction. There is a problem that incomplete connection is easy depending on the distance and the size of the opening, and to solve this problem, a complicated manufacturing process is required, which not only has a problem that adversely affects the stability of the 3D device. In the vertical metal wire connection, the electrical resistance on the wire may increase due to the incomplete connection of the wire. If the SOI layer flatness is poor, the electrical connection between the lower layer and the upper layer is not easy.
본 발명은 상기한 실정을 감안하여, 종래 금속선 연결을 통한 전기적 신호의 전달방법이 갖는 제반 문제점들을 해결하고자 발명한 것으로서, 3차원 입체구조의 반도체 집적회로소자의 제조에서 각층의 전기적 배선을 서로 연결하지 않고, 플레밍의 법칙을 이용하여, 수직방향으로 자기적 신호전달에 의해 전기적인 신호를 전달하는 3차원 반도체소자의 자기적 전기신호 전달방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION In view of the above circumstances, the present invention has been made to solve various problems of the conventional method for transmitting electrical signals through metal wire connection. Rather, it is an object of the present invention to provide a method of transmitting magnetic electric signals of a three-dimensional semiconductor device which transmits an electrical signal by magnetic signal transmission in a vertical direction by using the law of Fleming.
제1도는 자기적 신호전달 원리를 설명하기 위한 모식도.1 is a schematic diagram for explaining the principle of magnetic signaling.
제2도는 본 발명에 따른 자기적 전기신호 전달방법을 설명하기 위한 모식도.2 is a schematic diagram for explaining a magnetic electrical signal transmission method according to the present invention.
제3도는 주회로의 구성도.3 is a configuration diagram of the main circuit.
제4(a)도 및 제4(b)도는 본 발명에 따른 주회로환선의 일실시예를 나타낸 도면.4 (a) and 4 (b) is a view showing an embodiment of the main circuit line in accordance with the present invention.
제5(a)도 및 제5(b)도는 본 발명에 따른 주회로환선의 다른 실시예를 나타낸 도면.5 (a) and 5 (b) are views showing another embodiment of the main circuit line in accordance with the present invention.
제6도는 본 발명에 따른 종속회로환선의 일례를 나타낸 도면.6 is a view showing an example of a subordinate circuit line according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 주회로환선 1a∼1n : 주회로환선1: Main circuit ring 1a to 1n: Main circuit ring
2 : 종속회로환선 2a∼2n : 종속회로환선2: slave circuit 2a ~ 2n: slave circuit
3 : 자기장 4 : 반도체기판3: magnetic field 4: semiconductor substrate
5 : 절연막 6 : 반도체박막5 insulating film 6 semiconductor thin film
7 : 전류증폭회로 8 : 개구부7: current amplifier circuit 8: opening
9 : 연결선9: connecting line
상기한 목적을 달성하기 위한 본 발명의 3차원 반도체소자의 자기적 전기신호 전달방법은, 반도체기판(4)에 종속회로환선(2)을 전기적으로 절연된 상태로 배치한 다음, 상기 종속회로환선(2) 위에 절연막(5)을 형성하고, 상기 절연막(5) 위에 전기적으로 절연되도록 주회로환선(1)을 배치한 반도체박막(6)을 형성하여, 상기 주회로환선(1)에 흐르는 전류에 의해 자기장(3)을 발생시키고, 이 자기장(3)에 의해 상기 종속회로환선(2)에 전류가 유도되도록 하여, 상기 주회로환선(1)의 전기 신호를 상기 종속회로환선(2)으로 전달하는 것을 특징으로 한다.In order to achieve the above object, a method of transmitting a magnetic electric signal of a three-dimensional semiconductor device according to an embodiment of the present invention includes arranging a slave circuit line 2 in an electrically insulated state on a semiconductor substrate 4. (2) an insulating film 5 is formed on the insulating film 5, and a semiconductor thin film 6 on which the main circuit ring 1 is disposed so as to be electrically insulated on the insulating film 5, thereby forming a current flowing in the main circuit ring 1 Generates a magnetic field 3 and causes current to be induced in the slave circuit 2 by the magnetic field 3, thereby transferring the electrical signal of the main circuit 1 to the slave circuit 2 It is characterized by transmitting.
또한 본 발명은, 상기 주회로환선(1)으로 공급되는 전류를 전류증폭회로(7)로 증폭하여 상기 주회로환선(1)으로 전송하며, 상기 반도체소자의 꼭지점부근에 주회로환선(1a)(1b)(1c)을 배치하고, 상기 주회로환선(1a)(1b)(1c)를 개구부(8)를 통해 연결선(9)에 연결하여 상기 주회로환선(1a)(1b)(1c)에 흐르는 전류방향이 동일하게 유지되도록 하거나, 상기 반도체소자의 가장자리에 주회로환선(1a∼1n)을 배치하되, 상기 주회로환선(1a∼1n)의 일단을 서로 연결하고, 상기 주회로환선(1a~1n)의 타단에 개구부(8)를 통해 연결선(9)을 연결하여 상기 주회로환선(1a∼1n)에 흐르는 전류방향이 동일하게 유지되도록 한다.In addition, the present invention, amplifies the current supplied to the main circuit line (1) by the current amplifier circuit (7) and transmits to the main circuit line (1), the main circuit line (1a) near the vertex of the semiconductor element (1b) (1c), and the main circuit lines (1a) (1b) (1c) are connected to the connecting line (9) through the opening (8) to the main circuit lines (1a) (1b) (1c) Main circuit ring lines 1a to 1n are arranged on the edges of the semiconductor element, and one end of the main circuit line lines 1a to 1n is connected to each other, and the main circuit line ( The connecting line 9 is connected to the other end of 1a to 1n through the opening 8 so that the current direction flowing through the main circuit switching lines 1a to 1n is maintained the same.
또한, 상기 주회로환선(1)의 중심과 종속회로환선(2a∼2n)의 중심을 동일축상에 상하로 배치하고, 상기 주회로환선(1)과 가까운 위치에 있는 종속회로환선의 반경을 상기 주회로환선(1)의 반경보다 크게 설계하는 방식으로, 상기 주회로환선(1)과 멀리 떨어져 있는 종속회로환선일 수록, 반경의 크기는 상기 주회로환선(1)과 가까운 위치에 있는 종속회로환선의 반경보다 점점 더 크게 설계하여, 전기장의 손실을 감소시킴으로써 전기신호의 전달효율을 높이는 것을 특징으로 한다.In addition, the center of the main circuit line (1) and the center of the subordinate circuit line (2a to 2n) is arranged up and down on the same axis, and the radius of the subordinate circuit line in the position close to the main circuit line (1) is In the manner of designing larger than the radius of the main circuit ring (1), the more the dependent circuit ring line farther from the main circuit ring line 1, the magnitude of the radius is dependent circuit located closer to the main circuit ring line (1) Designed to be larger than the radius of the ring line, it is characterized by increasing the transmission efficiency of the electrical signal by reducing the loss of the electric field.
이하 첨부도면을 참조하여, 본 발명 3차원 반도체소자의 자기적 전기신호 전달 방법에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, a magnetic electric signal transmission method of the three-dimensional semiconductor device of the present invention will be described in detail.
제1도는 자기적 신호전달 원리를 설명하기 위한 도면으로서, 주회로환선(1)으로 공급되는 전기적 신호에 의해 상기 주회로환선(1) 내부에 자기장(3)이 유도된다. 또한 공급되는 전기적 신호가 직류가 아닌 전기적 신호 즉, 정현파 또는 펄스파 등과 같이 시간에 따라 전류의 크기가 변화하는 경우는, 상기 주회로환선(1) 내부에 유도되는 상기 자기장(3)의 세기가 변화하게 된다. 이와 같이 변화하는 상기 자기장(3)은 상기 주회로환선(1)의 중심과 종속회로환선(2)의 중심이 동일한 축상에서 아래위로 배치되어 있는 상기 종속회로환선(2) 내부에 플레밍의 법칙에 의한 유도 전류를 발생시킨다. 이와 같은 방법으로, 주회로에서의 전기적 신호는 자기적 방법에 의해 종속회로로 전달되는 것이다.FIG. 1 is a diagram for explaining the principle of magnetic signal transmission. The magnetic field 3 is induced inside the main circuit line 1 by an electrical signal supplied to the main circuit line 1. In addition, when the electric signal supplied is an electric signal other than a direct current, that is, a magnitude of a current changes with time such as a sine wave or a pulse wave, the intensity of the magnetic field 3 induced in the main circuit line 1 is increased. Will change. The magnetic field 3 changing in this manner is based on the law of Fleming inside the slave circuit line 2 in which the center of the main circuit line 1 and the center of the slave circuit line 2 are arranged up and down on the same axis. To generate an induced current. In this way, the electrical signal in the main circuit is transferred to the slave circuit by a magnetic method.
제2도는 본 발명의 자기적 신호전달 방법을 설명하기 위한 모식도로서, 자기적 신호전달 원리를 반도체 집적회로 공정을 이용하여, 3차원 반도체소자를 제조하는 경우에 적용하기 위한 방법의 모식도이다.2 is a schematic diagram for explaining the magnetic signal transmission method of the present invention, which is a schematic diagram of a method for applying the magnetic signal transmission principle to the case of manufacturing a three-dimensional semiconductor device using a semiconductor integrated circuit process.
반도체기판(4)에 종속회로환선(2)을 상기 반도체기판(4)과 전기적으로 절연된 상태로 배치한 다음, 상기 종속회로환선(2) 위에 절연막(5)을 형성하고, 상기 절연막(5) 위에 반도체박막(6)을 형성한다. 그리고 상기 반도체박막(6) 위에 상기 반도체박막(6)과는 전기적으로 절연된 형태의 주회로환선(1)을 배치한다. 이와 같은 방법에 의해 상기 주회로환선(1)을 흐르는 전기적 신호에 의해 환선내부에 유기되는 자기장을 매개로 하여, 상기 종속회로환선(2)에 유도전류가 발생함으로써 전기적 신호를 전달하는 효과를 3차원 반도체소자 구조로 부터 얻을 수 있다. 여기에서 상기 반도체박막(6)은 기존의 SOI 형성법에 의해 구현할 수 있으며, 직접접합법 또는 재결정화법 등에 의해 평탄도가 우수하고, 전자회로를 구성하는데 필요한 전기적 특성들을 갖추고 있는 SOI 막이다.After the slave circuit line 2 is arranged on the semiconductor substrate 4 in an electrically insulated state from the semiconductor substrate 4, an insulating film 5 is formed on the slave circuit line 2, and the insulating film 5 ) To form a semiconductor thin film 6. And the main circuit line 1 of the type electrically insulated from the semiconductor thin film 6 is disposed on the semiconductor thin film 6. By the above method, an induced current is generated in the slave circuit line 2 through the magnetic field induced by the electrical signal flowing through the main circuit line 1 to transfer the electrical signal. It can be obtained from the dimensional semiconductor device structure. The semiconductor thin film 6 may be implemented by the conventional SOI formation method, is an SOI film having excellent flatness by a direct bonding method or a recrystallization method, and having electrical characteristics necessary for constructing an electronic circuit.
제3도는 주회로의 구성도로서, 주회로환선(1) 내부에 자기장의 세기를 크게 함으로써, 전기적 신호전달의 효과를 크게할 수 있다. 이와 같은 목적을 달성하기 위하여, 상기 주회로환선(1)으로 공급되는 전류신호의 크기를 증폭하고자, 상기 주회로환선(1)에 전류증폭회로(7)를 연결한 것이다. 그리고 상기 전류증폭회로(7)를 구동하기 위한 동작전원(Vcc)와 접지(GND)가 상기 전류증폭회로(7)에 연결되고, 상기 전류증폭회로(7)에서 증폭한 전기적신호의 신호입력부(IN) 또한 상기 전류증폭회로(7)에 접속되어 있다.3 is a block diagram of the main circuit, and the effect of electrical signal transmission can be increased by increasing the strength of the magnetic field inside the main circuit line 1. In order to achieve the above object, in order to amplify the magnitude of the current signal supplied to the main circuit line 1, the current amplifier circuit 7 is connected to the main circuit line 1. And the operating power supply (Vcc) and ground (GND) for driving the current amplifier circuit 7 is connected to the current amplifier circuit 7, the signal input unit of the electrical signal amplified by the current amplifier circuit ( IN) is also connected to the current amplifier circuit 7.
제4(a)도는 주회로환선의 실시예를 도시한 도면이고, 제4(b)도는 제4(a)도에 도시한 주회로환선의 평면구조도로서, 자기적 신호전달 방법을 3차원 반도체소자 제조방법에 적용하고자 하는 경우, 자기적 효과에 의해 전자회로의 전기신호를 왜곡시킬 수 있으므로, 전자회로와 분리된 위치에 주회로환선과 종속회로환선을 배치하는 것이 좋다. 그리고 반도체기판의 일반적인 모양은 실리콘 웨이퍼에서 대량으로 집적된 후, 스크라이브(scribe) 공정에 의해 각각의 반도체소자로 분리되는 방법을 사용함으로써, 사각형 모양을 유지한다. 따라서 사각형 반도체소자의 꼭지점부근이 반도체소자의 내부보다 전자회로와 분리하기 쉬운 위치이므로, 제4(a)도에서와 같이 사각형의 꼭지점부근에 배치하기 쉽도록 반도체 레이아웃(layout)을 설계한다. 따라서 3개의 주회로환선(1a)(1b)(1c)은 반도체소자의 꼭지점부근에 배치되기 쉬운 구조를 하고 있으며, 각각의 상기 주회로환선(1a)(1b)(1c)를 흐르는 전류의 회전방향이 동일하게 유지되도록 설계하였다. 그리고 상기 주회로환선(1a)(1b)(1c)에 전기적 신호를 공급할 신호입력부(IN)가 상기 주회로환선(1a)(1b(1c)에 공통적으로 접속하게 된다. 제4(b)도에서 보는 바와 같이 자기적 신호전달 방법을 3차원 반도체소자 제조법에 적용하기 위하여 상기 주회로환선(1a)(1b)(1c)과 전자회로와의 전기적 연결을 위한 개구부(8)와 연결선(9)을 구비하고 있다.FIG. 4 (a) is a diagram showing an embodiment of the main circuit ring, and FIG. 4 (b) is a planar structure diagram of the main circuit line shown in FIG. 4 (a). When it is intended to be applied to the device manufacturing method, since the electrical signal of the electronic circuit can be distorted by the magnetic effect, it is better to arrange the main circuit line and the slave circuit line in a position separated from the electronic circuit. In addition, the general shape of the semiconductor substrate is maintained in a rectangular shape by using a method in which a large amount is integrated in a silicon wafer and then separated into individual semiconductor elements by a scribe process. Therefore, since the near point of the quadrangular semiconductor device is easier to be separated from the electronic circuit than the inside of the semiconductor device, the semiconductor layout is designed to be easily disposed near the corner of the rectangle as shown in FIG. 4 (a). Therefore, the three main circuit lines 1a, 1b and 1c have a structure which is easy to be arranged near the vertices of the semiconductor element, and the rotation of the current flowing through each of the main circuit lines 1a, 1b and 1c. The direction is designed to remain the same. Then, the signal input unit IN for supplying the electrical signal to the main circuit lines 1a, 1b and 1c is commonly connected to the main circuit lines 1a and 1b (1c). As shown in FIG. 2, the opening 8 and the connecting line 9 for electrical connection between the main circuit line 1a, 1b, 1c and the electronic circuit are applied to apply the magnetic signal transmission method to the 3D semiconductor device manufacturing method. Equipped with.
제5(a)도는 주회로환선의 다른 실시예를 도시한 도면이고, 제5(b)도는 제5(a)도에 도시한 주회로환선의 평면구조도로서, 자기적 신호전달 방법을 3차원 반도체소자 제조법에 적용하고자 하는 경우, 자기적 효과에 의해 전자회로의 전기신호를 왜곡시킬 수 있으므로, 전자회로와 분리된 위치에 주회로환선과 종속회로환선을 배치하는 것이 좋다. 그리고, 반도체소자의 일반적인 모양은 실리콘 웨이퍼에서 대량으로 집적된 후 스크라이브(scribe) 공정에 의해 각각의 반도체소자로 분리되는 방법을 사용함으로써 사각형 모양을 유지하게 되므로 사각형 반도체소자의 가장자리 부분이 반도체소자의 내부보다 전자회로와 분리하기 쉬운 위치로 된다. 따라서 제5(a)도에서와 같이 사각형의 가장자리에 배치하기 쉽도록 반도체 레이아웃(layout)을 설계한다. 복수 개의 주회로환선(1a∼1n)이 반도체소자의 가장자리에 배치되기 쉬운 구조를 하고 있으며, 각각의 상기 주회로환선(1a∼1n)을 흐르는 전류의 회전방향이 동일하게 유지되도록 설계하였다. 그리고 상기 주회로환선(1a∼1n)에 전기적 신호를 공급할 신호입력부(IN)가 상기 주회로환선(1a∼1n)에 접속되게 된다. 제5b도에서 보는 바와 같이 자기적 신호전달 방법을 3차원 반도체소자 제조법에 적용하기 위하여 상기 주회로환선(1a∼1n)과 전자회로와의 전기적 연결을 위한 개구부(8)와 연결선(9)을 구비하고 있다. 여기서 주회로환선의 수효는 임의로 변경가능하다.FIG. 5 (a) is a diagram showing another embodiment of the main circuit ring, and FIG. 5 (b) is a planar structure diagram of the main circuit line shown in FIG. 5 (a). In the case of applying to a semiconductor device manufacturing method, since the electrical signal of the electronic circuit can be distorted by the magnetic effect, it is better to arrange the main circuit line and the slave circuit line in a position separated from the electronic circuit. In addition, since the general shape of the semiconductor device is maintained in a rectangular shape by using a method in which a large amount is integrated in a silicon wafer and then separated into individual semiconductor devices by a scribe process, the edge portion of the rectangular semiconductor device is It is in a position that is easier to separate from the electronic circuit than inside. Therefore, as shown in FIG. 5 (a), the semiconductor layout is designed to be easily disposed at the edge of the rectangle. The plurality of main circuit ring lines 1a to 1n have a structure that is easy to be arranged at the edges of the semiconductor element, and the rotation directions of the currents flowing through the main circuit ring lines 1a to 1n are maintained to be the same. Then, the signal input unit IN for supplying the electrical signal to the main circuit lines 1a to 1n is connected to the main circuit lines 1a to 1n. As shown in FIG. 5B, in order to apply the magnetic signal transmission method to the 3D semiconductor device manufacturing method, the openings 8 and the connection lines 9 for electrical connection between the main circuit ring lines 1a to 1n and the electronic circuits are formed. Equipped. Here, the number of main circuit rings can be arbitrarily changed.
제6도는 종속회로환선(2)의 일례를 나타낸 도면으로서, 주회로환선(1)의 중심과 종속회로환선(2a∼2n)의 중심을 동일축상에서 아래위로 배치하고, 상기 종속회로환선(2a∼2n)의 수를 2개이상으로 확장하면 주회로에서 종속회로로 전달되는 전기적 신호가 병렬로 처리되는 효과를 얻을 수 있다. 따라서 이 방법은 종속회로의 확장성이 뛰어나고 주회로의 전기적 신호를 여러개의 종속회로에서 병렬로 동시에 처리할 수 있는 방법이다. 그리고 상기 주회로환선(1)에서 유도된 자기장이 여러개의 상기 종속회로환선(2a∼2n)으로 전달되면서, 외부로 분산되는 자기장(3)의 손실을 감소시키기 위하여 상기 주회로환선(1)과 가까운 위치에 있는 종속회로환선(2a)의 반경(Ra∼Rn)은 상기 주회로환선(1)의 반경(R1)보다 점차 조금씩 크게 설계한다.6 is a view showing an example of the slave circuit line 2, wherein the center of the main circuit line 1 and the center of the slave circuit lines 2a to 2n are arranged up and down on the same axis, and the slave circuit line 2a If the number of ˜2n) is extended to two or more, the effect that the electrical signals transmitted from the main circuit to the slave circuit are processed in parallel is obtained. Therefore, this method has excellent scalability of the slave circuit and can simultaneously process electrical signals of the main circuit in parallel in several slave circuits. And while the magnetic field induced in the main circuit line (1) is transmitted to the plurality of sub-circuit line (2a ~ 2n), to reduce the loss of the magnetic field (3) distributed to the outside and the main circuit line (1) The radius Ra to Rn of the slave circuit ring 2a at a close position is designed to be gradually larger than the radius R1 of the main circuit ring 1.
즉, 상기 주회로환선(1)과 멀리 떨어져 있는 종속회로환선일 수록, 반경의 크기는 상기 주회로환선(1)과 가까운 위치에 있는 종속회로환선의 반경보다 점점더 크게 설계한다. 또한 주회로의 전기적 신호를 여러개의 종속회로에서 병렬로 동시에 처리할 목적으로 여러개의 상기 종속회로환선(2a∼2n)을 상기 주회로환선(1)과 동일축상에서 아래위로 배치하는 방법으로 확장이 가능함도 물론이다.That is, as the subordinate circuit switching line farther from the main circuit switching line (1), the size of the radius is designed to be larger than the radius of the subordinate circuit switching line in the position close to the main circuit switching line (1). In addition, in order to simultaneously process the electrical signals of the main circuit in parallel in several subordinate circuits, a plurality of the subcircular circuits 2a to 2n are arranged up and down on the same axis as the main circuit circular line 1. Of course it is possible.
따라서 본 발명에 의하면, 상술한 바와 같은 구성을 통해 3차원 반도체소자에서 자기적인 방법으로 전기적 신호를 아래위로 전달함으로써 전기적으로 접촉되지 않은 신호전달방법을 반도체소자에 적용할 수 있으며, 주회로의 신호를 병렬처리할 수 있는 장점이 있다. 또 주회로환선 내부 자기장의 세기를 크게 함으로써 전기적 신호전달 효과를 높일 수 있는 장점 뿐만 아니라 상기 주회로환선의 배치를 반도체소자의 사각형 꼭지점부근이나 가장자리에 배치함으로써 반도체소자의 면적을 효율적으로 사용할 수 있고, 다수의 종속회로환선의 반경을 상기 주회로환선의 반경보다 점차 크게 설계하는 방법으로 자기장의 손실을 줄일 수 있어 전기신호의 전달효율을 현저히 높이는 효과가 있다.Therefore, according to the present invention, a signal transmission method that is not electrically contacted can be applied to a semiconductor device by transferring an electrical signal up and down by a magnetic method in the three-dimensional semiconductor device through the configuration as described above, and the signal of the main circuit Has the advantage of parallel processing. In addition, by increasing the strength of the internal magnetic field inside the main circuit line, the electric signal transmission effect can be enhanced, and the area of the semiconductor device can be efficiently used by arranging the main circuit line near or at the corners of the rectangular vertex of the semiconductor device. In addition, the loss of the magnetic field can be reduced by designing the radius of a plurality of subordinate circuit rings to be larger than the radius of the main circuit lines, thereby significantly increasing the transmission efficiency of an electric signal.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950055006A KR100250218B1 (en) | 1995-12-22 | 1995-12-22 | Method of magnetic electric signal transporting in 3-dimension semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950055006A KR100250218B1 (en) | 1995-12-22 | 1995-12-22 | Method of magnetic electric signal transporting in 3-dimension semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054315A KR970054315A (en) | 1997-07-31 |
| KR100250218B1 true KR100250218B1 (en) | 2000-04-01 |
Family
ID=19443492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950055006A KR100250218B1 (en) | 1995-12-22 | 1995-12-22 | Method of magnetic electric signal transporting in 3-dimension semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100250218B1 (en) |
-
1995
- 1995-12-22 KR KR1019950055006A patent/KR100250218B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054315A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI285010B (en) | Electrical connector with wafers having split ground planes | |
| JPWO2020065916A1 (en) | Semiconductor device | |
| JP4454926B2 (en) | Device for shielding transmission lines from ground or power circuit | |
| CN108475664A (en) | Intermediary layer with the site pattern for pasting chip collection | |
| JPH07111971B2 (en) | Method of manufacturing integrated circuit device | |
| CN109155308A (en) | Stack transmission line | |
| US6916996B2 (en) | Symmetric electrical connection system | |
| CN103890931B (en) | Semiconductor device and semiconductor module | |
| KR100250218B1 (en) | Method of magnetic electric signal transporting in 3-dimension semiconductor device | |
| CN104252555A (en) | Conductive line patterning | |
| US5506428A (en) | Gate array LSI | |
| JPS5954247A (en) | Electronic component parts | |
| JP2007287471A (en) | Flexible flat cable and wiring circuit | |
| JPH0522001A (en) | Transmission line structure | |
| JP6449461B2 (en) | Semiconductor switch device | |
| KR20010110341A (en) | Multi-chip module for use in high-power applications | |
| KR20050065558A (en) | Current-carrying electronic component and method of manufacturing same | |
| CN100401510C (en) | Semiconductor device, semiconductor body and method of manufacturing thereof | |
| US7245027B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
| KR102339899B1 (en) | Semiconductor package, module substrate and semiconductor package module having the same | |
| WO2016098340A1 (en) | Semiconductor chip and waveguide conversion system | |
| JPH053402A (en) | Hybrid integrated circuit device | |
| JP2005310885A (en) | Printed wiring board | |
| KR200181806Y1 (en) | Non-contact type signal transferring device | |
| JPH06314754A (en) | Integrated transmission line, chip carrier equipped therewith, and integrated semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021220 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |