KR100248498B1 - A mold for forming semiconductor package and forming method thereof - Google Patents

A mold for forming semiconductor package and forming method thereof Download PDF

Info

Publication number
KR100248498B1
KR100248498B1 KR1019970054127A KR19970054127A KR100248498B1 KR 100248498 B1 KR100248498 B1 KR 100248498B1 KR 1019970054127 A KR1019970054127 A KR 1019970054127A KR 19970054127 A KR19970054127 A KR 19970054127A KR 100248498 B1 KR100248498 B1 KR 100248498B1
Authority
KR
South Korea
Prior art keywords
gate
substrate
resin
mold
molding
Prior art date
Application number
KR1019970054127A
Other languages
Korean (ko)
Inventor
임홍우
Original Assignee
한효용
주식회사트라이맥스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한효용, 주식회사트라이맥스 filed Critical 한효용
Priority to KR1019970054127A priority Critical patent/KR100248498B1/en
Application granted granted Critical
Publication of KR100248498B1 publication Critical patent/KR100248498B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 성형수지의 흐름을 유도하는 게이트슬롯이 형성된 서브스트레이트에 반도체팩키지를 수지몰딩하는 금형 및 이를 이용한 반도체팩키지의 성형방법에 관한 것이다.The present invention relates to a mold for resin-molding a semiconductor package in a substrate on which a gate slot for inducing a flow of a molding resin is formed, and a method for forming a semiconductor package using the same.

본 발명에 따르면, 상면에 반도체칩(103)이 부착되는 다수의 칩패드(20)가 형성되고 그 외측단에서 각각의 칩패드(20)용 수지몰딩부(101)에 근접한 부위에 이르는 수지통로상에 게이트슬롯(30)이 형성된 서브스트레이트(10)의 반도체칩(103)을 수지몰딩하는 반도체팩키지 성형용 금형에 있어서, 상기 금형의 게이트는 수지공급포트(78) 또는 런너(80) 쪽에 배치되는 제 1 게이트(50)와, 캐비티(74) 쪽에 배치되는 제 2 게이트(60)로 분리되고, 상기 제 1 게이트(50)와 상기 제 2 게이트(60) 사이에는 상기 서브스트레이트(10)의 게이트슬롯(30)에 면하는 게이트차단부(76)가 형성된 것을 특징으로 하는 반도체팩키지 성형용 금형이 제공된다.According to the present invention, a plurality of chip pads 20 having semiconductor chips 103 attached thereto are formed on an upper surface thereof, and a resin passage extending from the outer end thereof to a portion close to the resin molding part 101 for each chip pad 20. In the semiconductor package molding mold for resin molding the semiconductor chip 103 of the substrate 10 having the gate slot 30 formed thereon, the gate of the mold is disposed on the resin supply port 78 or the runner 80. The first gate 50 and the second gate 60 disposed on the side of the cavity 74, and between the first gate 50 and the second gate 60 of the substrate 10. A mold for forming a semiconductor package is provided, characterized in that a gate blocking portion 76 is formed facing the gate slot 30.

또한, 상기 금형에 게이트슬롯(30)이 형성된 서브스트레이트(10)를 투입하여 수지몰딩하고, 디게이팅공정을 생략하고 개별 반도체칩을 분리절단하는 반도체팩키지 성형방법이 제공된다.In addition, there is provided a semiconductor package molding method in which the substrate 10 having the gate slot 30 formed therein is injected into the mold and resin molding is performed, and the degating process is omitted and the individual semiconductor chips are separated and cut.

Description

반도체팩키지 성형용 금형 및 이를 이용한 반도체팩키지의 성형방법Mold for molding semiconductor package and forming method of semiconductor package using same

본 발명은 반도체패키지 성형용 금형 및 이를 이용한 반도체팩키지의 성형방법에 관한 것으로서, 좀 더 상세히는 성형수지의 흐름을 유도하는 게이트슬롯이 형성된 서브스트레이트에 반도체팩키지를 수지몰딩하는 금형 및 이를 이용한 반도체팩키지의 성형방법에 관한 것이다.The present invention relates to a mold for forming a semiconductor package and a method for forming a semiconductor package using the same, and more particularly, a mold for resin molding a semiconductor package on a substrate on which a gate slot for inducing a flow of a molding resin is formed and a semiconductor package using the same. It relates to a molding method of.

일반적인 반도체팩키지 제조공정은 서브스트레이트에 반도체칩을 부착시키는 다이본딩공정과, 그 반도체칩과 서브스트레이트의 전기적인 연결을 보호하기 위해 반도체칩을 성형수지로 몰딩하는 몰딩공정과, 그 몰딩된 반도체칩을 각각의 개별칩으로 분리하는 싱귤레이션공정 등으로 이루어진다. BGA(Ball Grid Array)타입의 반도체회로기판의 경우, 상기 반도체칩이 부착되는 서브스트레이트는 소정의 두께를 갖도록 수지박판을 다층으로 접착하여 형성되고 그 다층사이에는 반도체칩과 서로 전기적으로 연결시킬 수 있는 회로패턴이 형성된다. 이때 상기 서브스트레이트의 상부면에는 반도체칩이 부착되는 다수의 칩패드가 형성되고, 그 각각의 칩패드 일측부에는 성형수지가 흘러들어올 수 있도록 수지통로가 형성되며, 상기 수지통로는 서브스트레이트의 외측단까지 이어져서 형성되어 있다.The general semiconductor package manufacturing process includes a die bonding process for attaching a semiconductor chip to a substrate, a molding process for molding the semiconductor chip into a molding resin to protect the electrical connection between the semiconductor chip and the substrate, and the molded semiconductor chip. It consists of a singulation process to separate each into individual chips. In the case of a BGA (Ball Grid Array) type semiconductor circuit board, the substrate to which the semiconductor chip is attached may be formed by adhering a plurality of resin thin plates to have a predetermined thickness, and the semiconductor chips may be electrically connected to each other between the multilayers. A circuit pattern is formed. In this case, a plurality of chip pads to which semiconductor chips are attached are formed on an upper surface of the substrate, and resin passages are formed at one side of each chip pad to allow molding resin to flow therein. It is connected to the end and formed.

도 1 은 종래의 서브스트레이트를 보여주는 평면도이고, 도 2는 수지몰딩용 금형을 보여주는 단면도이다. 도 1에서와 같이, 수지박판을 다층으로 접착시켜서 형성된 서브스트레이트(100)의 상부면에 다수의 반도체칩팩키지(101)가 성형되어 있고, 그 반도체칩팩키지(101)의 일측부에는 금형의 게이트에 대응하는 수지통로(102)가 상기 서브스트레이트(100)의 외측단까지 이어져서 형성되어 있다. 이러한 서브스트레이트에 반도체칩(103)을 부착시킨 후, 도 2에 도시된 바와같이, 상하금형(70,72) 사이에 서브스트레이트(100)를 체결하고 플런저(84)를 작동하여 게이트(73)를 통해 용융수지(82)를 주입하게 되면 그 성형수지에 의해 반도체칩이 몰딩된다. 이때 성형수지는 수지통로(102)를 따라서 흘러들어가고 반도체칩이 몰딩된 후에 일부의 성형수지가 수지통로에 잔류되어 부착된다. 상기와 같이 잔류된 성형수지는 반도체칩패키지에서 불량요인이 되므로 그것을 분리하는 작업(디게이팅)을 하여야 한다.1 is a plan view showing a conventional substrate, Figure 2 is a cross-sectional view showing a mold for resin molding. As shown in FIG. 1, a plurality of semiconductor chip packages 101 are molded on the upper surface of the substrate 100 formed by bonding a resin thin plate in multiple layers, and a gate of a mold is formed on one side of the semiconductor chip package 101. Resin passage 102 corresponding to the substrate 100 is formed to extend to the outer end of the substrate (100). After attaching the semiconductor chip 103 to the substrate, as shown in FIG. 2, the substrate 100 is fastened between the upper and lower molds 70 and 72 and the plunger 84 is operated to operate the gate 73. When the molten resin 82 is injected through the semiconductor chip is molded by the molding resin. At this time, the molding resin flows along the resin passage 102 and after the semiconductor chip is molded, a part of the molding resin remains and adheres to the resin passage. The remaining molding resin as described above is a bad factor in the semiconductor chip package, it should be separated (degating).

그러나 잔류된 성형수지를 서브스트레이트의 수지통로(102)상에서 떼어낼 때 층간박리가 일어나는 문제점이 있었고, 이러한 문제점을 해결하기 위해서 종래에는 서브스트레이이트(100)의 수지통로(102) 상에 금도금을 하여 잔류된 성형수지가 용이하게 분리, 즉, 디게이팅되도록 하는 방안이 소개되고 있다. 그러나, 이와같이 게이트에 대응하는 서브스트레이트의 수지통로(102)에 금도금을 할 경우에는 일련의 금도금공정에 따른 도금장비와 인력이 필요하므로 공정이 번거롭고 코스트가 상승하는 문제점이 있었다.However, there was a problem in that the interlaminar peeling occurred when the remaining molding resin was removed from the resin passageway 102 of the substrate, and in order to solve such a problem, gold plating was conventionally performed on the resin passageway 102 of the substrate 100. Therefore, a method of allowing the remaining molding resin to be easily separated, that is, degated, has been introduced. However, when gold plating the resin passage 102 of the substrate corresponding to the gate in this way, the plating equipment and manpower according to a series of gold plating process is required, there is a problem that the process is cumbersome and the cost increases.

상기된 바와같은 종래의 문제점을 해소시키기 위하여 안출된 본 발명은 반도체 몰딩공정의 코스트를 절감시키고 생산성을 향상시키기 위해 게이트슬롯이 형성된 서브스트레이트를 사용하는 새로운 구조의 반도체팩키지 성형용 금형 및 이를 이용한 반도체팩키지의 성형방법을 제공하고자 하는 것이다.The present invention devised to solve the conventional problems as described above is a mold for forming a semiconductor package of a new structure using a substrate formed with a gate slot to reduce the cost of the semiconductor molding process and improve productivity and a semiconductor using the same It is to provide a molding method of the package.

본 발명은 이를 위해, 서브스트레이트의 외측단에서부터 반도체칩의 수지몰딩부에 근접한 부위에 이르는 수지통로상에 게이트슬롯이 형성된 서브스트레이트를 사용하되, 상기 게이트슬롯에 대응하여 성형용 금형의 게이트의 중간에 게이트를 차단하는 게이트차단부를 형성함으로써, 디게이팅작업을 생략할 수 있는 새로운 구조의 반도체팩키지성형용 금형 및 이를 이용한 성형방법을 제공하게 된다.To this end, the present invention uses a substrate having a gate slot formed on the resin passage extending from the outer end of the substrate to a portion close to the resin molding portion of the semiconductor chip, the middle of the gate of the molding die corresponding to the gate slot By forming a gate blocking portion for blocking a gate in the semiconductor package, a mold for a semiconductor package molding having a new structure capable of omitting a degating operation and a molding method using the same are provided.

도 1은 종래의 볼그리드어레이 반도체팩키지의 구성도1 is a configuration diagram of a conventional ball grid array semiconductor package

도 2는 종래의 반도체팩키지용 성형금형의 단면구성도2 is a cross-sectional view of a molding die for a conventional semiconductor package

도 3은 본 발명이 적용되는 반도체팩키지의 구성도3 is a configuration diagram of a semiconductor package to which the present invention is applied

도 4는 본 발명에 따른 반도체팩키지 성형용 금형의 단면도4 is a cross-sectional view of a mold for forming a semiconductor package according to the present invention.

도 5는 상기 금형의 상형의 저면도5 is a bottom view of the upper mold of the mold;

도 6은 본 발명에 따라 제작된 개별 반도체팩키지의 구성도6 is a block diagram of an individual semiconductor package manufactured according to the present invention

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

10. 서브스트레이트 20. 칩패드10.Substrate 20.Chip Pad

30. 게이트슬롯 50. 제 1 게이트30. Gate Slot 50. First Gate

60. 게 2 게이트 70. 상형60. Crab 2 Gate 70. Pictograph

72. 하형 74. 캐비티72. Bottom 74. Cavity

76. 게이트차단부 78. 수지공급포트76. Gate breaker 78. Resin supply port

80. 런너 100. 서브스트레이트80.Runner 100.Substrate

101. 반도체칩팩키지 102. 수지통로101. Semiconductor chip package 102. Resin channel

103. 반도체칩 104. 와이어103. Semiconductor chip 104. Wire

본 발명에 따르면, 상면에 반도체칩(103)이 부착되는 다수의 칩패드(20)가 형성되고 그 외측단에서 각각의 칩패드(20)용 수지몰딩부(101)에 근접한 부위에 이르는 수지통로상에 게이트슬롯(30)이 형성된 서브스트레이트(10)의 반도체칩(103)을 수지몰딩하는 반도체팩키지 성형용 금형에 있어서, 상기 금형의 게이트는 수지공급포트(78) 또는 런너(80) 쪽에 배치되는 제 1 게이트(50)와, 캐비티(74) 쪽에 배치되는 제 2 게이트(60)로 분리되고, 상기 제 1 게이트(50)와 상기 제 2 게이트(60) 사이에는 상기 서브스트레이트(10)의 게이트슬롯(30)에 면하는 게이트차단부(76)가 형성된 것을 특징으로 하는 반도체팩키지 성형용 금형이 제공된다.According to the present invention, a plurality of chip pads 20 having semiconductor chips 103 attached thereto are formed on an upper surface thereof, and a resin passage extending from the outer end thereof to a portion close to the resin molding part 101 for each chip pad 20. In the semiconductor package molding mold for resin molding the semiconductor chip 103 of the substrate 10 having the gate slot 30 formed thereon, the gate of the mold is disposed on the resin supply port 78 or the runner 80. The first gate 50 and the second gate 60 disposed on the side of the cavity 74, and between the first gate 50 and the second gate 60 of the substrate 10. A mold for forming a semiconductor package is provided, characterized in that a gate blocking portion 76 is formed facing the gate slot 30.

또한, 본 발명에 따르면, 게이트슬롯(30)이 형성된 서브스트레이트(10)의 칩패드(20) 상에 반도체칩(103)을 부착하는 다이본딩단계와, 반도체칩(20)과 서브스트레이트(10)의 접점과 전기적으로 접속하는 와이어본딩단계와, 게이트가 수지가 공급되는 포트(78) 또는 런너(80)와 연통되는 제 1 게이트(50)와 캐비티(74)와 연통되는 제 2 게이트(60)로 분리되고 상기 제 1 게이트(50)와 상기 제 2 게이트(60) 사이에 게이트차단부(76)가 형성된 금형(70,72) 상에 상기 서브스트레이트(10)를 체결하여 상기 제 1 게이트(50)과 게이트슬롯(30) 및 제 2 게이트(60)를 순차경유하여 용융수지를 주입하여 수지몰딩하는 단계와, 서브스트레이트(10)의 저면에 입출력단자용 솔더볼을 용접하는 단계와, 디게이팅공정을 생략하고 서브스트레이트(10)로부터 개개의 반도체팩키지를 절단분리하는 싱귤레이션단계로 이루어지는 것을 특징으로 하는 반도체팩키지의 성형방법이 제공된다.In addition, according to the present invention, the die bonding step of attaching the semiconductor chip 103 on the chip pad 20 of the substrate 10 having the gate slot 30, the semiconductor chip 20 and the substrate 10 Wire-bonding step of electrically connecting the contact of the contact point, and the first gate 50 and the second gate 60 in communication with the cavity 74 and the gate 78 or the runner 80 to which the gate is supplied with resin The substrate 10 is fastened to the substrate 10 on the molds 70 and 72 having the gate blocking portion 76 formed between the first gate 50 and the second gate 60. Molten resin is injected through the 50 and the gate slot 30 and the second gate 60 in order to mold the resin; and welding solder balls for input / output terminals on the bottom of the substrate 10; Skip and separate the individual semiconductor packages from the substrate 10 by omitting the gating step Provided is a method for molding a semiconductor package, comprising a singulation step.

이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention;

도 3 은 본 발명에 적용되는 서브스트레이트를 보여주는 평면도이고, 도 4는 본 발명에 따른 수지몰딩용 금형의 단면도이고, 도 5는 상기 금형의 상형의 저면도이며, 도 6은 본 발명에 따라 제작된 개별 반도체팩키지의 구성도이다.Figure 3 is a plan view showing a substrate applied to the present invention, Figure 4 is a cross-sectional view of a mold for resin molding according to the present invention, Figure 5 is a bottom view of the upper mold of the mold, Figure 6 is produced in accordance with the present invention Is a schematic diagram of individual semiconductor packages.

도 3에 도시된 바와같이, 본 발명에 적용되는 서브스트레이트(10)는 각각의 칩패드(20)의 일측부에서 소정의 간격으로 이격배치된 장방형의 게이트슬롯(30)이 수지통로(102) 상에 관통되어 서브스트레이트(10)의 외측단을 따라서 일정한 간격으로 이격되어 형성된다. 이 게이트슬롯(30)의 내측 단부의 위치는 수지몰딩부(101)까지 연장되지는 않고, 이 수지몰딩부(101)의 외측에 인접한 부위까지 연장된다.As shown in FIG. 3, in the substrate 10 applied to the present invention, the resin passage 102 includes rectangular gate slots 30 spaced apart at predetermined intervals from one side of each chip pad 20. It is formed through and spaced apart at regular intervals along the outer end of the substrate (10). The position of the inner end of the gate slot 30 does not extend to the resin molding portion 101, but to a portion adjacent to the outer side of the resin molding portion 101.

한편, 본 발명에 따른 금형은 도 4 및 도 5에 도시된 바와같이, 게이트가 제 1 게이트(50)와 제 2 게이트(60)로 분리된다. 제 1 게이트(50)는 상형(캐비티블록)(70)의 수지공급포트(78)와 런너(80) 쪽에 배치되고, 제 2 게이트(60)는 캐비티(74) 쪽에 배치된다. 이 제 1 게이트(50)와 제 2 게이트(60)의 사이에는 상형의 저면까지 연장되는 게이트차단부(76)가 형성된다. 이 게이트차단부(76)는 하형(72)에 놓이는 서브스트레이트(10)의 게이트슬롯(30)에 대응하도록 위치설정된다. 이러한 구조에 따라, 수지공급포트(78)의 수지는 제 1 게이트(50)를 통해 유입되어 게이트차단부(76)에서 막혀서 게이트슬롯(30)을 통해 우회하여 제 2 게이트(60)를 통해 케비티(74)로 도입되어 수지몰딩부(101)를 형성하게 된다.Meanwhile, in the mold according to the present invention, as shown in FIGS. 4 and 5, the gate is separated into the first gate 50 and the second gate 60. The first gate 50 is disposed on the resin supply port 78 and the runner 80 side of the upper die (cavity block) 70, and the second gate 60 is disposed on the cavity 74 side. A gate blocking portion 76 is formed between the first gate 50 and the second gate 60 to extend to the bottom of the upper die. This gate blocking portion 76 is positioned to correspond to the gate slot 30 of the substrate 10 lying on the lower mold 72. According to this structure, the resin of the resin supply port 78 flows through the first gate 50 and is blocked at the gate blocking portion 76 to bypass the gate slot 30 to pass through the second gate 60. It is introduced into the bitty 74 to form the resin molding 101.

도 6은 게이트슬롯(30)이 형성된 서브스트레이트(10)를 본 발명에 따른 금형을 이용하여 수지몰딩한 후, 서브스트레이트(10)의 저면에 솔더볼(도시안됨)을 용접하고, 서브스트레이트(10)의 프레임부분을 절단하여 개별칩으로 분리된 반도체팩키지를 보여주는데, 수지몰딩부(101)의 일측에 제 2 게이트(60) 부분과, 싱귤레이션단계에서 절단된 게이트슬롯(30) 부분에 수지잔류물(60a)이 잔류된 것이 도시된다.FIG. 6 shows resin substrate of the substrate 10 having the gate slot 30 formed thereon using a mold according to the present invention, and then welds solder balls (not shown) to the bottom of the substrate 10 and the substrate 10. ) Shows a semiconductor package separated by individual chips by cutting the frame portion, wherein the resin remains in the second gate 60 part on one side of the resin molding part 101 and the gate slot 30 cut in the singulation step. It is shown that water 60a remains.

이와같이 본 발명에 따른 금형을 이용하여 반도체팩키지를 성형하면, 별도의 디게이팅공정을 생략하더라도 제 1게이트(50) 상에 잔류하는 수지와 게이트슬롯(30)에 잔류하는 대부분의 수지는 개별칩의 절단분리공정(싱귤레이션공정)에서 제거되게 되고, 제 2 게이트(60)에 잔류하는 수지(60a)는 그 크기가 작아서 그대로 존치시켜도 반도체칩의 사용에 지장이 없다. 따라서, 종래와 같이 서브스트레이트(100)의 게이트상에 잔류하는 수지잔류물을 떼어내기 위한 디게이팅공정이 완전히 생략될 수 있어서, 반도체제조공정이 단축되고 생산성이 향상되어 코스트의 절감을 도모할 수 있게 된다.As described above, when the semiconductor package is formed using the mold according to the present invention, even if a separate degating step is omitted, the resin remaining on the first gate 50 and most of the resin remaining on the gate slot 30 are separated from each other. The resin 60a, which is removed in the cutting and separating process (singulation process) and which remains in the second gate 60, is small in size and can be used as it is. Therefore, the degating process for removing resin residues remaining on the gate of the substrate 100 can be completely omitted as in the prior art, so that the semiconductor manufacturing process can be shortened and productivity can be improved to reduce costs. Will be.

이상에서 설명한 바와같이 본 발명에 따르면, 금형의 게이트를 제 1 게이트와 제 2 게이트로 분리하고, 제 1 게이트와 제 2 게이트 사이에는 게이트를 차단하느 게이트차단부를 형성함으로써, 수지통로상에 게이트슬롯이 형성된 서브스트레이트를 체결하여 수지몰딩하는 경우에, 디게이팅공정을 생략할 수 있음은 물론, 이에따라 디게이팅을 용이하게 하기 위해 수지통로상에 별도로 금도금이나 별도의 처리를 할 필요도 없게 되어, 반도체 생산공정을 획기적으로 개선하여 생산성을 향상시킬수 있게 된다.As described above, according to the present invention, a gate slot is formed on a resin path by separating a gate of a mold into a first gate and a second gate, and forming a gate blocking portion that blocks the gate between the first gate and the second gate. In the case of resin molding by fastening the formed substrates, the degating process can be omitted, and accordingly, there is no need to separately conduct gold plating or separate processing on the resin passage to facilitate degating. It is possible to improve productivity by drastically improving the production process.

Claims (2)

상면에 반도체칩(103)이 부착되는 다수의 칩패드(20)가 형성되고 그 외측단에서 각각의 칩패드(20)용 수지몰딩부(101)에 근접한 부위에 이르는 수지통로상에 게이트슬롯(30)이 형성된 서브스트레이트(10)의 반도체칩(103)을 수지몰딩하는 반도체팩키지 성형용 금형에 있어서, 상기 금형의 게이트는 수지공급포트(78) 또는 런너(80) 쪽에 배치되는 제 1 게이트(50)와, 캐비티(74) 쪽에 배치되는 제 2 게이트(60)로 분리되고, 상기 제 1 게이트(50)와 상기 제 2 게이트(60) 사이에는 상기 서브스트레이트(10)의 게이트슬롯(30)에 면하는 게이트차단부(76)가 형성된 것을 특징으로 하는 반도체팩키지 성형용 금형.A plurality of chip pads 20 to which semiconductor chips 103 are attached are formed on an upper surface thereof, and gate slots are formed on a resin path that extends from an outer end thereof to a portion close to the resin molding part 101 for each chip pad 20. In the mold for molding a semiconductor package for resin molding the semiconductor chip 103 of the substrate 10 having the substrate 30 formed thereon, the gate of the mold is a first gate disposed on the resin supply port 78 or the runner 80. 50 and a second gate 60 disposed on the cavity 74 side, and the gate slot 30 of the substrate 10 is disposed between the first gate 50 and the second gate 60. Mold for forming a semiconductor package, characterized in that the gate blocking portion (76) formed to face. 게이트슬롯(30)이 형성된 서브스트레이트(10)의 칩패드(20) 상에 반도체칩(103)을 부착하는 다이본딩단계와, 반도체칩(20)과 서브스트레이트(10)의 접점과 전기적으로 접속하는 와이어본딩단계와, 게이트가 수지가 공급되는 포트(78) 또는 런너(80)와 연통되는 제 1 게이트(50)와 캐비티(74)와 연통되는 제 2 게이트(60)로 분리되고 상기 제 1 게이트(50)와 상기 제 2 게이트(60) 사이에 게이트차단부(76)가 형성된 금형(70,72) 상에 상기 서브스트레이트(10)를 체결하여 상기 제 1 게이트(50)과 게이트슬롯(30) 및 제 2 게이트(60)를 순차경유하여 용융수지를 주입하여 수지몰딩하는 단계와, 서브스트레이트(10)의 저면에 입출력단자용 솔더볼을 용접하는 단계와, 디게이팅공정을 생략하고 서브스트레이트(10)로부터 개개의 반도체팩키지를 절단분리하는 싱귤레이션단계로 이루어지는 것을 특징으로 하는 반도체팩키지의 성형방법.A die bonding step of attaching the semiconductor chip 103 to the chip pad 20 of the substrate 10 having the gate slot 30 formed thereon, and electrically connecting the semiconductor chip 20 to the contacts of the substrate 10. The wire bonding step, and the gate is separated into a first gate 50 communicating with the port 78 or the runner 80 to which the resin is supplied, and a second gate 60 communicating with the cavity 74 and the first The substrate 10 is fastened to the first gate 50 and the gate slot by fastening the substrate 10 on the molds 70 and 72 having the gate blocking portion 76 formed between the gate 50 and the second gate 60. 30) and molten resin is sequentially injected through the second gate 60, and resin molding is performed; welding solder balls for input / output terminals on the bottom surface of the substrate 10; and the substrate eliminating the degating process. A singulation step of cutting and separating the individual semiconductor packages from (10) The method for forming a semiconductor package, characterized in that that.
KR1019970054127A 1997-10-22 1997-10-22 A mold for forming semiconductor package and forming method thereof KR100248498B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054127A KR100248498B1 (en) 1997-10-22 1997-10-22 A mold for forming semiconductor package and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054127A KR100248498B1 (en) 1997-10-22 1997-10-22 A mold for forming semiconductor package and forming method thereof

Publications (1)

Publication Number Publication Date
KR100248498B1 true KR100248498B1 (en) 2000-03-15

Family

ID=19523169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054127A KR100248498B1 (en) 1997-10-22 1997-10-22 A mold for forming semiconductor package and forming method thereof

Country Status (1)

Country Link
KR (1) KR100248498B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360146A (en) * 1989-07-28 1991-03-15 Nec Kansai Ltd Resin mold type semiconductor device and resin molding equipment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360146A (en) * 1989-07-28 1991-03-15 Nec Kansai Ltd Resin mold type semiconductor device and resin molding equipment

Similar Documents

Publication Publication Date Title
US6013947A (en) Substrate having gate recesses or slots and molding device and molding method thereof
US7169651B2 (en) Process and lead frame for making leadless semiconductor packages
US6246015B1 (en) Printed circuit board for ball grid array semiconductor packages
KR100369386B1 (en) Printed circuit board for ball grid array(bga) semiconductor package and method for encapsulating bga semiconductor package using the same
US6110755A (en) Method for manufacturing semiconductor device
US6214645B1 (en) Method of molding ball grid array semiconductor packages
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
US6479887B1 (en) Circuit pattern tape for wafer-scale production of chip size semiconductor packages
KR20030031412A (en) Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
JP3660854B2 (en) Manufacturing method of semiconductor device
KR100248498B1 (en) A mold for forming semiconductor package and forming method thereof
US6875637B2 (en) Semiconductor package insulation film and manufacturing method thereof
JP4475785B2 (en) Manufacturing method of resin-encapsulated semiconductor device
US6894374B2 (en) Semiconductor package insulation film and manufacturing method thereof
KR100324939B1 (en) Printed Circuit Boards for Semiconductor Packages to Prevent Static
JPH1044180A (en) Transfer resin sealing method and resin sealing with the method
KR970011135B1 (en) Ball grid array package with degating area on pcb board and the molding method
US20230067918A1 (en) Leadframe-less laser direct structuring (lds) package
JP4723776B2 (en) Manufacturing method of semiconductor device
KR100251861B1 (en) Frame for cleaning mold for manufacturing semiconductor package
JP4477976B2 (en) Manufacturing method of semiconductor device
KR0171975B1 (en) Ball grid array printed circuit board cutted at the part where adjacent ot gate
KR100531423B1 (en) lead frame for fabrication semiconductor and mold die therefor, and device for fabricating semiconductor using the same
KR100401147B1 (en) Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same
KR20020066745A (en) Mold for manufacturing semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee