KR100247270B1 - A liquid crystal display having a storage capacitor and manufacturing method thereof - Google Patents

A liquid crystal display having a storage capacitor and manufacturing method thereof Download PDF

Info

Publication number
KR100247270B1
KR100247270B1 KR1019980002311A KR19980002311A KR100247270B1 KR 100247270 B1 KR100247270 B1 KR 100247270B1 KR 1019980002311 A KR1019980002311 A KR 1019980002311A KR 19980002311 A KR19980002311 A KR 19980002311A KR 100247270 B1 KR100247270 B1 KR 100247270B1
Authority
KR
South Korea
Prior art keywords
region
liquid crystal
crystal display
formed
display device
Prior art date
Application number
KR1019980002311A
Other languages
Korean (ko)
Other versions
KR19990066400A (en
Inventor
정병후
배병성
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980002311A priority Critical patent/KR100247270B1/en
Priority claimed from JP37413198A external-priority patent/JP3973787B2/en
Publication of KR19990066400A publication Critical patent/KR19990066400A/en
Application granted granted Critical
Publication of KR100247270B1 publication Critical patent/KR100247270B1/en

Links

Abstract

투명한 절연 기판 위에 규소층이 형성되어 있고, 그 위에 게이트 절연막이 형성되어 있다. And a transparent insulating layer is formed on the silicon substrate, the gate insulating film is formed on. 게이트 절연막 위에는 게이트 전극 및 유지 전극선이 규소층을 일정 길이로 가로지르는데, 유지 전극선의 폭은 규소층의 폭보다 좁고 유지 전극선의 테두리가 규소층의 안쪽으로 들어가게 형성되어 있다. A gate insulating film formed on the gate electrode and the sustain electrode line is I traverses the silicon layer to a predetermined length, the width of the sustain electrode lines have a narrow border of the sustain electrode line than the width of the silicon layer is formed to enter into the inside of the silicon layer. 규소층은 게이트 전극 하부에 도핑되어 있지 않는 채널 영역과 그 양쪽의 도핑된 소스 및 드레인 영역, 드레인 영역과 인접해 있으며 유지 전극 하부에 위치한 도핑된 유지 영역, 유지 영역의 위 테두리 상부 전체에 드레인 영역과 연결된 도핑된 테두리 영역이 위치하고, 아래 테두리 하부 전체에 드레인 영역과 격리되어 있는 도핑된 테두리 영역이 위치한다. Silicon layer with the gate electrode lower doped is not the channel region and that both the doping of that in the source and drain regions, and adjacent to the drain region sustain electrode lower doped holding region located on the drain to the entire upper edge the upper portion of the region area, and within the associated doped edge region, and the doped region border position that is isolated from the drain region to the entire lower border under. 유지 영역에 화상 신호 전압보다 박막 트랜지스터의 문턱 전압 이상 큰 전압을 인가하여 전하 축전층을 형성하여 전극으로서의 역할을 하게 한다. The holding region is the larger voltage than the threshold voltage of the thin film transistors than an image signal voltage, to form a charge storage layer and to serve as an electrode. 또한, 드레인 영역의 전하들이 도핑된 테두리 영역으로 먼저 이동한 다음 유지 영역으로 이동하게 하여 유지 영역의 저항을 줄인다. In addition, in the first go to the border area of ​​the charge are doped drain region to the next of the region reduces the resistance of the region.

Description

유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 The liquid crystal display device having a storage capacitor and a method of manufacturing the same

본 발명은 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법에 관한 것이다. The present invention relates to a liquid crystal display device and its manufacturing method having a storage capacitor.

일반적으로, 박막 트랜지스터 액정 표시 장치는 화상 신호를 전달하기 위한 데이터선, 주사 신호를 전달하기 위한 게이트선, 삼단자 스위칭(switching) 소자인 박막 트랜지스터, 액정 축전기, 그리고 유지 축전기를 포함하는데, 유지 축전기의 구조에 따라 독립 배선 방식 또는 전단 게이트 방식 액정 표시 장치로 구분된다. In general, a thin film transistor liquid crystal display includes data lines for transmitting an image signal, a gate for transmitting a scanning signal line, three terminal switching (switching) comprises an element of a thin film transistor, a liquid crystal capacitor and the storage capacitor, the storage capacitor depending on the structure is divided into independent wiring method or the previous gate type liquid crystal display device. 전자는 유지 축전기 형성을 위해 화소 내에 독립적인 배선을 형성하는 경우이고, 후자는 전단의 게이트선을 이용하는 경우이다. The former is the case of forming the independent wire in the pixel for forming the storage capacitor, the latter is a case where the gate line of the front end.

그러면, 첨부한 도면을 참고로 하여 독립 배선 방식의 액정 표시 장치의 구동 원리 및 종래의 액정 표시 장치의 구조에 대하여 설명한다. Then, to the accompanying drawings for reference it will be explained the structure of the conventional liquid crystal display device and a driving principle of the liquid crystal display of the independent wiring method.

도 1은 종래의 독립 배선 방식 액정 표시 장치의 등가 회로도이다. 1 is an equivalent circuit diagram of a conventional independent wire type liquid crystal display device.

가로 방향의 다수의 게이트선(G1, G2)과 세로 방향의 다수의 데이터선(D1, D2, D3)이 배열되어 있고, 게이트선(G1, G2)과 데이터선(D1, D2, D3)이 교차하여 화소 영역을 이루며, 화소 영역을 가로지르는 형태로 유지 전극용 배선(COM1, COM2)이 배열되어 있다. A plurality of gate lines in the transverse direction (G1, G2) and the longitudinal number of data lines (D1, D2, D3) is are arranged, the gate lines (G1, G2) and the data lines (D1, D2, D3) in the direction of the crossing to constitute the pixel region, it is arranged a holding wire (COM1, COM2) for an electrode in the form across the pixel region. 화소 영역 내에는 박막 트랜지스터(TFT)가 형성되어 있는데, 박막 트랜지스터(TFT)의 게이트 단자(g)는 게이트선(G1, G2)과 연결되어 있고, 소스 및 드레인 단자(s, d)는 각각 데이터선(D1, D2, D3) 및 액정 축전기(LC)와 연결되어 있다. In the pixel region there is formed a thin film transistor (TFT), thin film transistor (TFT), the gate terminal (g) the gate line is connected with (G1, G2), source and drain terminals (s, d) of each data It is connected to the line (D1, D2, D3) and a liquid crystal capacitor (LC). 또한 드레인 단자(d)와 유지 전극용 배선(COM1, COM2) 사이에는 유지 축전기(STG)가 연결되어 있으며, 액정 축전기(LC)의 다른 쪽 단자에는 공통 전압(V com )이 인가된다. There is also a drain terminal (d) and kept held between the wiring electrodes (COM1, COM2) for the capacitor (STG) is connected, the other terminal of the LC capacitor (LC) is applied with a common voltage (V com).

게이트선(G1)을 통해 박막 트랜지스터(TFT)의 게이트 단자(g)에 열림 전압이 인가되면 데이터선(D1, D2, D3)의 화상 신호가 박막 트랜지스터(TFT)를 통해 액정 축전기(LC) 및 유지 축전기(STG) 내로 들어가 액정 축전기(LC) 및 유지 축전기(STG)가 충전되고, 이 충전된 전하는 다음 주기에서 박막 트랜지스터(TFT)에 다시 게이트 열림 전압이 인가될 때까지 유지된다. A gate line (G1) LC capacitor (LC), and an image signal of when the opening voltage applied to the gate terminal (g) of the thin-film transistor (TFT), the data lines (D1, D2, D3) via the thin film transistor (TFT) through holding capacitors get into (STG) LC capacitor (LC) and the storage capacitor (STG) is charged and held in the charged charge until the next cycle is again open the gate voltage on the thin film transistor (TFT). 일반적으로 게이트 전압이 열림 상태에서 닫힘 상태로 바뀔 때 화소 전압이 다소 하강하는데, 유지 축전기(STG)는 이 변동 정도를 줄이는 역할을 한다. In general, the pixel voltage is slightly lowered when the gate voltage is changed to the closed state from the open state, the storage capacitor (STG) serves to reduce the degree of the variation.

일반적으로 액정 표시 장치의 박막 트랜지스터는 비정질 규소층 또는 다결정 규소층을 활성층으로 가지며, 게이트 전극과 활성층의 상대적인 위치에 따라 탑 게이트(top gate) 방식과 버텀 게이트(bottom gate) 방식으로 나눌 수 있다. In general, thin film transistors of the liquid crystal display device can be classified as having an amorphous silicon layer or polycrystalline silicon layer as an active layer, a top gate, depending on the relative position of the gate electrode and the active layer (top gate) manner as the bottom-gate (bottom gate) method. 다결정 규소 박막 트랜지스터의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트(top gate) 방식이 주로 이용된다. In the case of polycrystalline silicon thin film transistor, the gate electrode is the top-gate (top gate) system which is located in the upper portion of the semiconductor layer is mainly used.

그런데, 종래 기술에 따른 탑 게이트 방식의 다결정 규소 박막 트랜지스터액정 표시 장치의 유지 축전기는 규소층 중 도핑된 유지 영역 및 그 위의 유지 전극, 그리고 그 사이에 놓인 게이트 절연막으로 이루어진다. By the way, the storage capacitor of a top-gate polycrystalline silicon thin film transistor liquid crystal display system according to the prior art consists of a gate insulating film placed in the sustain electrodes, and that between the holding region and the upper doping of the silicon layer. 또한, 유지 전극, 그 상부에 놓인 화소 전극, 그리고 그 사이에 놓인 층간 절연막 및 보호막으로 이루어진 절연층에 의해 또 다른 유지 축전기가 형성된다. In addition, the sustain electrodes, the upper is another storage capacitor by the pixel electrode, and the insulating layer of the interlayer insulating film and the protective film placed therebetween is formed is placed on. 이때, 층간 절연막과 보호 절연막의 두께가 각각 5,000Å 정도로서 500~3,000Å 두께의 게이트 절연막에 비해 훨씬 두껍기 때문에 화소 전극과 유지 전극 사이에는 상대적으로 작은 값의 유지 용량이 형성되어 유지 축전기로서 큰 역할을 하지 못한다. At this time, the thickness of the interlayer insulating film and the protective insulating film is the storage capacitor of the pixel electrode and the sustain electrode is relatively small between the value is formed because each degree of 500 to 5,000Å is much thicker than the gate insulating film thickness of 3,000Å a major role as a storage capacitor can not do.

이러한 구조에서는 유지 전극과 규소층의 유지 영역에 의한 유지 축전기를 형성하기 위해서, 유지 영역이 전극을 역할을 하도록 하기 위한 이온 도핑 공정이 더 필요하다. In such a structure in order to form a storage capacitor by the region of the sustain electrode and the silicon layer, the ion doping process is more need for a holding region to act as an electrode. 즉, 포토 레지스트막을 형성하고 마스크를 이용하여 패터닝한 후 포토 레지스트막이 제거된 부분을 통해 이온을 규소층에 주입하고 확산시키는 공정이 필요하다. In other words, there is a need for a process in which a photoresist film is formed, and injecting and diffusing the ions through a patterned after the photoresist film is removed portion by using a mask on the silicon layer.

본 발명의 과제는 박막 트랜지스터 및 유지 축전기 형성시 사진 식각 공정 및 유지 축전기를 위한 이온 도핑 공정을 제거하여 제조 공정을 단순화하는 것이다. An object of the present invention is to simplify the production process by removing the ion doping process for a thin film transistor and the storage capacitor formed during photolithography, and the storage capacitor.

본 발명의 또 다른 과제는 유지 용량을 충분히 확보하는 것이다. Another object of the present invention is to secure a sufficient storage capacitor.

또한, 본 발명의 또 다른 과제는 유지 축전기의 한 전극이 되는 규소 영역의 유효 저항을 낮추는 것이다. Further, another object of the present invention is to reduce the effective resistance of the silicon region where the one electrode of the storage capacitor.

도 1은 종래의 독립 배선 방식 액정 표시 장치의 회로도이고, 1 is a circuit diagram of a conventional independent wire type liquid crystal display device,

도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 2 is a layout view of an LCD according to a first embodiment of the present invention,

도 3은 도 2의 III-III' 선에 대한 단면도이고, 3 is a cross-sectional view of III-III 'line of FIG. 2,

도 4는 도 2에서 규소층, 유지선 및 게이트 전극만을 도시한 배치도이고, Figure 4 is a constellation diagram illustrating only the silicon layer, and a hold line, the gate electrode 2, the

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 5 is a layout view of an LCD according to a second embodiment of the present invention,

도 6은 도 5의 VI-VI' 선에 대한 단면도이고, 6 is a cross-sectional view of a VI-VI 'line of Figure 5,

도 7은 전압 인가시 유지 축전기가 형성되는 원리를 설명하기 위한 도면이고, 7 is a view for explaining the principle of forming a voltage applied when the storage capacitor,

도 8 및 도 9는 본 발명의 실시예에 따른 액정 표시 장치의 각 신호 전압의 파형도이고, And FIG. 8 and FIG. 9 is a waveform of each signal voltage of the liquid crystal display according to the embodiment of the present invention,

도 10은 유지 전압의 크기에 따른 유지 용량의 변화를 나타낸 그래프이고, Figure 10 is a graph showing a change of the storage capacitor according to the magnitude of the sustain voltage,

도 11은 화소 전극에 인가되는 전압의 충전 특성을 나타낸 그래프이고, 11 is a graph showing the charge characteristics of the voltage applied to the pixel electrode,

도 12a 내지 도 12j는 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 도시한 단면도이고, Figures 12a to 12j are sectional views illustrating the manufacturing method according to the process sequence of a liquid crystal display device according to an embodiment of the invention,

도 13은 본 발명의 제1 및 제2 실시예에 따른 액정 표시 장치의 등가 회로도이고, 13 is an equivalent circuit diagram of the liquid crystal display according to the first and second embodiments of the present invention,

도 14는 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고, Figure 14 is a layout view of an LCD according to a third embodiment of the present invention,

도 15는 제2 및 제3 실시예에 따른 액정 표시 장치의 화소 전극에 인가되는 전압의 충전 특성을 나타낸 그래프이고, And Figure 15 is a graph showing the charge characteristics of the voltage applied to the pixel electrode of the liquid crystal display according to the second and third embodiments,

도 16은 본 발명의 제3 실시예에 따른 액정 표시 장치의 등가 회로도이고, 16 is an equivalent circuit diagram of a liquid crystal display device according to a third embodiment of the present invention,

도 17은 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이고, FIG 17 is a layout view of an LCD according to a fourth embodiment of the present invention,

도 18은 도 17의 XVIII-XVIII' 선에 대한 단면도이고, 18 is a cross-sectional view of the XVIII-XVIII 'line of Figure 17,

도 19는 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이고, 19 is a layout view of an LCD according to a fifth embodiment of the present invention,

도 20은 도 19의 XX-XX' 선에 대한 단면도이고, And Figure 20 is a sectional view on XX-XX 'line of Figure 19,

도 21은 본 발명의 제5 실시예에 따른 액정 표시 장치의 등가 회로도이고, And Figure 21 is an equivalent circuit diagram of a liquid crystal display device according to a fifth embodiment of the present invention,

도 22 및 도 23은 본 발명의 제6 및 제7 실시예에 따른 액정 표시 장치의 배치도이고, 22 and 23 is a layout view of a liquid crystal display according to the sixth and seventh embodiments of the present invention,

도 24는 본 발명의 제8 실시예에 따른 액정 표시 장치의 배치도이고, Figure 24 is a layout view of an LCD according to an eighth embodiment of the present invention,

도 25는 도 24의 XXV-XXV' 선에 대한 단면도이고, Figure 25 is a cross-sectional view of the XXV-XXV 'line of Figure 24,

도 26은 본 발명의 제9 실시예에 따른 액정 표시 장치의 배치도이고, FIG 26 is a layout view of an LCD according to a ninth embodiment of the present invention,

도 27은 도 26의 XXVII-XXVII' 선에 대한 단면도이고, And Figure 27 is a cross-sectional view of the XXVII-XXVII 'line of Figure 26,

도 28은 본 발명의 제10 실시예에 따른 액정 표시 장치의 배치도이고, FIG 28 is a layout view of an LCD according to a tenth embodiment of the present invention,

도 29는 도 28의 XXIX-XXIX' 선에 대한 단면도이다. 29 is a cross-sectional view of the XXIX-XXIX 'line of Fig.

이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치의 규소층은 도핑된 소스 및 드레인 영역, 도핑되지 않은 채널 영역, 도핑된 유지 축전기용 유지 영역 및 테두리 영역을 포함한다. These challenges silicon layer of the liquid crystal display device of the present invention to address comprises doped source and drain regions, non-doped channel regions, the storage capacitor holding the doped region and the border region. 여기에서 채널 영역은 소스 및 드레인 영역의 사이에 위치하며, 유지 영역은 드레인 영역과 인접하고 채널 영역과는 분리되어 있으며, 테두리 영역은 유지 영역의 테두리에 인접하고 드레인 영역과는 연결되어 있다. Here, the channel region is located between the source and drain regions, the region may be adjacent to the drain region and separated from the channel region, a border area is provided adjacent to the border of the region, and is connected to the drain region. 이러한 규소층의 상부에 게이트 절연막이 형성되어 있고, 게이트 절연막 위에는 채널 영역에 해당하는 위치에 게이트 전극이, 유지 영역에 해당하는 위치에 유지 전극이 형성되어 있다. And on top of such a silicon layer as a gate insulating film is formed, the sustain electrodes are formed on the gate electrode at a position corresponding to a channel region formed on the gate insulating film, corresponding to the region position. 여기에서 유지 영역, 유지 전극, 그리고 그 사이에 위치하는 게이트 절연막이 유지 축전기를 이루는데, 유지 영역은 도핑되어 있지 않아 그대로는 유지 축전기로서의 역할을 할 수 없으나, 화상 전압의 최대값에 비해 박막 트랜지스터를 온(on) 시키기 위한 임계 전압 이상을 유지 전극에 인가하면 유지 영역의 표면에 전하 축적층이 형성되므로 유지 축전기로 사용할 수 있다. Maintained at this area, the sustain electrodes, and I as a gate insulating film made of the storage capacitor which is located therebetween, the region is because it is not doped as it is, but can serve as a storage capacitor, a thin film transistor as compared to the maximum value of the image voltage an on (on) it is applied to a threshold voltage more than the sustain electrode since the charge storage layers are formed on the surface of the region to be used as a storage capacitor. 이때, 테두리 영역이 전하의 이동 경로의 일부가 됨으로써 전하 축적층의 저항이 낮아지는 효과가 있다. At this time, by being part of the movement path of the border area, the charge has the effect that the resistance of the charge storage layer decreases.

이러한 액정 표시 장치는 규소층 및 게이트 절연막을 형성하고, 그 위에 게이트 전극 및 유지 전극을 형성한 다음, 게이트 전극 및 유지 전극을 마스크로 하여 규소층을 이온 도핑함으로써 제조할 수 있다. This liquid crystal display device can be produced by ion-doped silicon layer to form a silicon layer and a gate insulating film, forming a gate electrode and a sustain electrode thereon, and then, a gate electrode and a sustain electrode as a mask.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다. This will be described in detail so that the invention can be easily implemented by those of ordinary skill in the art belonging to the liquid crystal display device and a method of manufacturing the same according to an embodiment of the present invention with reference to the accompanying drawings.

본 발명의 실시예에서 보여주는 액정 표시 장치들은 액정 축전기의 두 전극, 즉 화소 전극과 공통 전극이 각각 다른 기판에 형성되어 있는 구조를 가지며, 도면 및 설명에서는 화소 전극이 형성되어 있는 쪽 기판을 중심으로 설명한다. A liquid crystal display device shown in the embodiments of the present invention around the two electrodes, that is, the pixel electrode and the common electrode side, each having a structure which is formed on the other substrate, the drawings and description the pixel electrode is formed on the substrate of the liquid crystal capacitor It will be described.

먼저, 제1 실시예를 통해 유지 용량 전극 하부에 놓인 규소층을 도핑시키지 않은 채 유지 축전기의 역할을 하도록 하는 액정 표시 장치 구조 및 구동 방법에 대해 설명한다. First, a description about the liquid crystal display device structure and the driving method that is not doped while the silicon layer is placed in the lower storage capacitor electrode via the first embodiment to serve as a storage capacitor.

도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치를 나타낸 배치도이고, 도 3은 도 2의 III-III' 선에 대한 단면도이고, 도 4는 유지선과 규소층 및 게이트 전극을 확대하여 나타낸 배치도이다. 2 is shown an enlarged cross-sectional view, and Figure 4 is a hold line and a silicon layer and a gate electrode of the first embodiment is a constellation diagram illustrating a liquid crystal display according to the embodiment, Figure 3 is a III-III of Figure 2 'of the present invention an arrangement.

도 2 내지 도 3에 도시한 바와 같이, 투명한 절연 기판(100) 위에 다결정 규소층(200)이 가로 방향으로 길게 형성되어 있고, 다결정 규소층(200)이 형성되어 있는 기판(100) 위에는 이산화규소(SiO 2 )나 질화규소(SiNx)로 이루어진 게이트 절연막(300)이 500~3,000Å의 두께로 전면에 걸쳐 형성되어 있다. 2 to 3, the transparent insulating substrate 100 over the polysilicon layer 200 is formed to extend in the lateral direction, and the silicon dioxide formed on the polysilicon layer 200, substrate 100, which is formed a gate insulating film 300 made of a (SiO 2) or silicon nitride (SiNx) is formed over the entire surface to a thickness of 500 ~ 3,000Å.

게이트 절연막(300) 위에는 게이트선(400)이 가로 방향으로 형성되어 있고, 그 일부가 세로 방향으로 연장되어 나와 게이트 전극(410)이 되며, 게이트 전극(410)은 규소층(200)의 일부와 중첩된다. Portion of the gate insulating film 300 and the gate line 400 is formed in the lateral direction on top, and lists some extend in the vertical direction and the gate electrode 410, gate electrode 410 is a silicon layer 200 and the It is redundant. 또한 유지선(430)이 게이트선(400)과 평행하게 동일한 층에 동일한 물질로 가로 방향으로 길게 형성되어 있고 규소층(200)과 일부 중첩되는데, 규소층(200)과 중첩되는 부분의 유지선(430)이 유지 전극(420)이 된다. In addition, a hold line 430, a hold line of the part is formed to extend in the transverse direction of the same material in the same layer parallel to the gate line 400, and there is some overlap with the silicon layer 200, which overlaps with the silicon layer 200 (430 ) is the sustain electrode 420.

이때, 도 4에 도시한 바와 같이, 규소층(200)은 폭이 좁은 부분과 폭이 큰 부분으로 나뉘며, 게이트 전극(410)은 폭이 좁은 부분과 중첩되고 게이트 전극(410)을 중심으로 그 왼쪽은 폭이 좁고 오른쪽은 폭이 크다. At this time, around a silicon layer 200 is divided into a large part of the narrow portion and the wide gate electrode 410 is the narrow portion and overlapping a gate electrode 410, the width as shown in Figure 4 and left is narrow and the right side is larger in width. 유지선(430)은 규소층(200) 중 폭이 큰 부분과 중첩되며, 중첩부 중 L 길이 만큼의 부분에서 상하로 폭이 확장되어 중첩 면적을 크게 하고 있다. A hold line 430, and is superimposed with the large width portion of the silicon layer 200, at a portion of the length L as the width of the overlapping portion it is extended up and down the overlap area zoom. 본 실시예에서 확장부에서의 유지선(430)의 폭(W 1 )은 규소층(200)의 폭(W 0 )보다 크고, 그 테두리가 규소층(200)의 바깥에 위치하는 구조로 되어 있으며, 확장부의 길이(L)는 폭(W 1 )보다 길다. The width (W 1) of a hold line 430 of the extended portion in this embodiment is a structure which is located outside of the width larger than the (W 0), that borders a silicon layer 200 of the silicon layer 200, and and a length (L) extension portion is longer than the width (W 1).

한편, 규소층(200) 중에서 게이트 전극(410) 및 유지 전극(420)의 하부에 놓인 부분은 도핑되어 있지 않고 그 나머지 부분은 n형 불순물로 도핑되어 있으며, 도핑된 부분은 게이트 전극(410) 및 유지 전극(420)에 의하여 다수의 영역으로 나누어진다. On the other hand, the lower underlying part does not doping the remaining part of the gate electrode 410 and the sustain electrode 420 in the silicon layer 200 is doped with n-type impurity, a doped portion of the gate electrode 410 by a and the sustain electrode 420 is divided into a plurality of areas. 게이트 전극(410) 하부의 도핑되지 않은 영역은 박막 트랜지스터의 채널이 형성되는 채널 영역(220)이고, 유지 전극(420) 하부의 도핑되지 않은 영역은 유지 전극(420)과 더불어 유지 축전기의 전극 역할을 하는 유지 영역(240)이며, 채널 영역(220) 양쪽의 도핑된 영역은 각각 소스 영역(210) 및 드레인 영역(230)이 되고, 드레인 영역(230)은 유지 영역(240)과 인접한다. Gate electrode 410 is not doped region of the lower part of the channel region 220 is the channel of the thin film transistor is formed, the sustain electrode 420, an undoped region of the bottom an electrode role of the storage capacitor, with the sustain electrodes 420, the region 240, and the doped regions of both the channel region 220 and the respective source region 210 and drain region 230, drain region 230 for the is adjacent to the holding region (240). 이들 영역 이외에도 규소층(200)과 유지선(430)의 길이 및 폭의 차이 때문에 유지선(430) 바깥에 노출되는 규소층 영역(250, 260)이 생기고, 이들 영역도 도핑되어 있으며 유지 영역(240)에 인접하고 드레인 영역(230)과는 분리되어 있다. These areas in addition to the silicon layer 200, and due to differences in the length and width of the hold line 430, a hold line 430 occurs the silicon layer regions 250 and 260 is exposed to the outside, and also the doping of these regions and the region 240, adjacent to and is separated from the drain region 230.

게이트선(400), 게이트 전극(410) 및 유지선(430) 등의 게이트 배선 상부에는 층간 절연막(500)이 형성되어 있으며 게이트 절연막(300)과 층간 절연막(500)은 소스 및 드레인 영역(210, 230)을 드러내는 접촉구(C1, C2)를 가지고 있다. Gate line 400, the gate electrode 410 and a hold line 430, the gate wiring above, such as, the interlayer insulating film 500 is formed, and the gate insulating film 300 and the interlayer insulating film 500, the source and drain regions (210, 230) to have a contact hole (C1, C2) exposed.

층간 절연막(500) 위에는 데이터선(600)이 세로 방향으로 형성되어 게이트 선(400) 및 유지선(430)과 교차하고 있으며, 데이터선(600)의 일부는 접촉구(C1)를 통하여 소스 영역(210)과 연결된다. An interlayer insulating film 500, the data line 600 is formed in the longitudinal direction formed on the gate lines 400 and a hold line 430, and which intersects the data line 600, a source region portion, through the old contact (C1) of ( 210) is connected to. 게이트 전극(410)을 중심으로 데이터선(600)의 반대편에는 데이터 배선용 금속 패턴으로 형성되어 있는 드레인 전극(620)이 접촉구(C2)를 통하여 드레인 영역(240)과 연결되어 있다. The other side of the center of the gate electrode 410, the data lines 600, there are a drain electrode 620 that is formed in the data metal pattern is a wiring via a contact hole (C2) connected to the drain region 240.

데이터선(600)이 형성되어 있는 층간 절연막(500)은 보호 절연막(700)으로 덮여 있고, 보호 절연막(700)에는 드레인 전극(620)을 드러내는 경유구(C3)가 뚫려 있다. An interlayer insulating film 500 with the data line 600 are formed is covered with a protective insulating film 700, the protective insulating film 700, there are bored through nine (C3) to expose the drain electrode 620. 데이터선(600)과 게이트선(400)이 교차하여 정의되는 화소 영역(PX) 안쪽의 보호 절연막(700) 위에는 ITO(indium-tin-oxide) 투명 화소 전극(800)이 형성되어 경유구(C3)를 통해 드레인 전극(620)과 연결되어 있으며, 유지 전극(420)과 중첩되어 있다. Data line 600 and gate line 400 is formed on the pixel regions (PX) protective insulating film 700 on the inside of the intersection define ITO (indium-tin-oxide) transparent pixel electrode 800 via the sphere (C3 are formed ) it is connected to the drain electrode 620 through, and is overlapped with the sustain electrode 420. the

한편, 본 실시예에서와는 달리 드레인 영역(230)이 화소 전극(800)과 바로 연결되는 것도 가능하다. On the other hand, it is also possible, unlike the present embodiment in which the drain region 230 is directly connected to the pixel electrode 800. 이에 대해서는 도 5 및 도 6을 참고로 하여 설명한다. As it will be described with reference to FIGS.

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 6은 도 5의 VI-VI'선에 대한 단면도로서, 드레인 전극(620)을 위한 금속 패턴이 존재하지 않는 구조이다. 5 is a layout view of an LCD according to a second embodiment of the present invention, Figure 6 is a cross-sectional view of VI-VI 'line in Fig. 5, a structure in which a metal pattern for the drain electrode 620 does not exist, .

도 5 및 도 6에 도시한 바와 같이, 보호 절연막(700), 층간 절연막(500), 게이트 절연막(300)에 드레인 영역(230)을 드러내는 접촉구(C4)가 뚫려 있으며, 이 접촉구(C4)를 통해 화소 전극(800)이 드레인 영역(230)과 직접 연결되어 있다. As it is shown in Figs. 5 and 6, a protective insulating film 700, the interlayer insulating film 500, a contact hole (C4) to the gate insulating film 300 to expose the drain region 230 is perforated, and a contact hole (C4 ), the pixel electrode 800 via a direct connection is to the drain region 230. 이 점을 제외하면 제1 실시예와 동일한 구조를 가진다. Except for this point, it has the same structure as the first embodiment.

앞서 설명한 것처럼, 유지 영역(240), 유지 전극(420), 그리고 그 사이에 위치한 게이트 절연막(300)은 유지 축적기를 이루며, 여기에서 유지 영역(240)은 도핑되어 있지 않아 그 자체로는 도체로서의 역할을 할 수 없으므로 유지 축전기의 한 전극으로서 역할을 충분히 할 수 있도록 하기 위하여 아래와 같이 전압을 인가한다. As described earlier, the region 240, the sustain electrode 420, and the gate insulating film 300 located in between and is formed a group holding storage, the region 240, here, because you are not doped in itself as a conductor not able to act to apply the voltage, as shown below in order to be able to sufficiently serve as an electrode of the storage capacitor.

도 7은 전압 인가시의 유지 축전기가 형성되는 원리를 설명하기 위한 도면으로서, 유지 전극에 가해진 전압(V)이 화상 신호 전압에 비해 박막 트랜지스터의 문턱 전압(Vth) 이상으로 가해졌을 때의 상태를 모식적으로 나타낸 단면도이다. The state in which Figure 7 is a voltage diagrams for explaining the principle of the storage capacitor is formed at the time of the application, the voltage (V) applied to the sustain electrode is applied to at least the threshold voltage (Vth) of the TFT than in the image signal voltage a cross-sectional view. Fig.

게이트 전극(410)에 열림 전압이 인가되면 소스 영역(210)과 드레인 영역(230) 사이에 위치하는 채널 영역(220)에 전자가 이동할 수 있는 채널(channel)이 생기고, 이 채널을 통해 소스 영역(210)으로부터의 화상 신호 전압이 데이터선(600) 및 드레인 영역(230)을 거쳐 화소 전극(800)으로 인가된다. When the open voltage applied to the gate electrode 410, source region 210 and drain region a channel (channel) that the electrons can move to the channel region 220 which is located between 230 occurs, the source region through the channel the image signal voltage from 210 via the data line 600 and drain region 230 is applied to the pixel electrode (800).

이때, 화상 신호 전압의 최고값에 비해 박막 트랜지스터의 문턱 전압 V th 이상의 값을 갖는 전압(V st )을 유지 전극(420)에 인가하면, 유지 전극(420)이 통상의 전계 효과 트랜지스터에서의 게이트 전극의 역할을 하여 드레인 영역(230)과 인접해 있는 도핑되지 않은 유지 영역(240)의 상층부에 전하 축적층(241)이 형성된다. At this time, when a voltage is applied (V st) with a value of the threshold voltage V than th of the thin film transistor as compared to the highest value of the image signal voltage to the sustain electrode 420, the sustain electrode 420, a gate in an ordinary field effect transistor the charge accumulation layer 241 is formed on the upper layer of the region 240 that is not doped with it to act as the electrode adjacent to the drain region 230. 이렇게 형성된 전하 축적층(241)은 도전층이므로 유지 전극의 역할을 할 수 있다. The thus formed charge storage layer 241 because the conductive layer can serve as a sustain electrode.

유지 전극(420)에 인가되는 전압 파형의 예가 도 8 및 도 9에 도시되어 있다. An example of a voltage waveform applied to the sustain electrode 420 is shown in FIGS. 도 8 및 도9는 공통 전압, 게이트 전압, 화상 전압, 유지 전압의 파형도로서, 게이트 전압(V g ) 및 화상 전압(V video )은 각각 하나의 게이트선 및 데이터선에 인가되는 신호 전압이고, 공통 전압(V com )은 공통 전극에 인가되는 신호 전압이며, 유지 전압(V st )은 유지선 또는 유지 전극에 인가되는 전압이다. 8 and 9 are the common voltage, the gate voltage, as an image voltage, the waveform of the sustain voltage is a gate voltage (V g) and the image voltage (V video) is a signal voltage applied to one gate line and data line respectively, the common voltage (V com) is a signal voltage applied to the common electrodes, the sustain voltage (V st) is a voltage applied to the hold line or the sustain electrode.

게이트 열림 신호는 각 게이트선에 차례로 인가되며, 어떤 게이트선에 열림 신호가 인가될 때 그 게이트선과 연결되어 있는 화소의 화상 신호가 각 데이터선을 통하여 인가된다. Gate open signal is applied sequentially to each gate line, when applied to the open signal to the gate lines which are image signals of a pixel that is connected to the gate lines is applied through the data lines. 이 화상 신호는 열려진 박막 트랜지스터를 통하여 해당 화소의 액정 축전기에 인가된다. The image signal through the open thin-film transistor is applied to the liquid crystal capacitor of the pixel. 이러한 방법으로 모든 화소에 화상 신호가 인가되면, 다시 각 게이트선에 차례로 게이트 열림 신호가 인가되고 앞에서 설명한 동작을 반복한다. When an image signal is applied to all of the pixels in this way, the gate open signal is then again in each of the gate lines, and repeats the operation described above. 단, 이때 화상 신호는 공통 전압에 대하여 직전의 화상 신호와는 반대 극성, 즉 반전된 값을 가진다. However, where the image signal has an opposite polarity, that is, an inverted value and an image signal of the immediately preceding reference to the common voltage.

따라서, 도 8 및 도 9에서, 하나의 게이트선에 인가되는 게이트 전압(V g )은 일정한 주기로 펄스 형태의 열림 전압이 인가되는 형태의 파형을 나타내며, 화상 전압(V video )은 일정한 주기로 공통 전압(V com )에 대하여 반전되는 형태의 파형을 나타낸다. Thus, in Figs. 8 and 9, one of the gate voltage (V g) is applied to the gate line at regular intervals shows a waveform of the type applied to the open voltage of the pulse type, common at regular intervals an image voltage (V video) voltage It indicates the type of waveform to be inverted to the (V com).

한편, 공통 전압(V com )은 도 8에서처럼 일정한 크기를 계속 유지하는 직류이거나, 도 9에서처럼 게이트 전압(V g )의 주기와 동일한 주기로 낮은 값과 높은 값을 반복하는 교류의 형태를 가질 수 있으며, 이러한 공통 전압(V com )의 형태에 따라 유지 전압(V st )의 파형도 변화시킬 수 있다. On the other hand, the common voltage (V com) will be in the form of alternating current to repeat the low and high value the same period as the period of the direct current or a gate voltage (V g), as shown in Figure 9 to maintain a constant size as shown in Figure 8, and , the waveform of the sustain voltage (V st), depending on the type of such a common voltage (V com) may also be varied. 즉, 도 8에서와 같이 공통 전압(V com )이 직류이면 유지 전압(V st )도 직류로 하고, 도 9에서와 같이 공통 전압(V com )이 교류이면 유지 전압(V st )도 교류로 할 수 있다. In other words, a common voltage (V com) is a direct current is the holding voltage (V st) common voltage (V com) The AC also exchange if the holding voltage (V st) as shown in Fig into a direct current, and Fig. 9, as shown in FIG. 8 can do. 후자의 경우에는 공통 전압(V com )이 높은 값을 가지면 유지 전압(V st )도 높은 값을, 반대로 공통 전압(V com )이 낮은 값을 가지면 유지 전압(V st )도 낮은 값을 가지도록 하는 것이 바람직하다. In the latter case, the common voltage (V com) to high value holding voltage (V st) has the high value, on the contrary has the low value of the common voltage (V com) holding voltage (V st) is also to have a low value, it is preferable to.

도 8 및 도 9에 나타난 두 경우 모두, 유지 전극(420)에 인가되는 유지 전압(V st )의 최소값은 화상 전압(V ds )의 최대값보다 문턱 전압(V th ) 이상이어야 한다. If all 8 and both shown in Figure 9, holding the minimum value of the holding voltage (V st) is applied to the electrode 420 is to be less than the maximum value than the threshold voltage (V th) of an image voltage (V ds).

도 10은 유지 전압(V st )의 크기에 따른 유지 용량(C st )의 변화를 보여주는 그래프로서, 화상 전압(V video )을 각각 0V 로 하고 유지 전압(V st )을 변화시켰을 때 유지 용량(C st ) 값의 변화를 나타내고 있다. The storage capacitor when Figure 10 is changed to the storage capacitor (C st), the image voltage (V video) to a 0V to the sustain voltage (V st) respectively, a graph showing the change in accordance with the magnitude of the holding voltage (V st) ( shows a change of C st) value.

화상 전압(V video )이 0V인 경우, 유지 전압(V st )의 값이 박막 트랜지스터의 문턱 전압(V th )인 약 3.5 V 이상이 되면 약 575 Farad의 유지 용량이 생기며 이는 일반적인 전도성 전극을 사용한 경우와 동일한 정도의 유지 용량 값이다. If the image voltage (V video) is 0V, the value of the holding voltage (V st) After about 3.5 V above the threshold voltage (V th) of the thin film transistor Ie, the maintenance dose of about 575 Farad which with common conductive electrode If the holding capacitance of the same order as. 또한, 화상 전압(V video )이 각각 5V, 10V 로 변할 경우 "화상 전압+V th " 만큼을 유지 전압(V st )으로 인가하면 575F를 얻을 수 있다. Further, when the image is applied voltage (V video) is changed to 5V, 10V, respectively as the "image voltage + V th" to the hold voltage (V st) can be obtained 575F.

도 11은 화상 전압(V pixel )의 최대값이 10 V이고 박막 트랜지스터의 문턱 전압이 3.5V인 경우, 유지 전압(V st )이 각각 10V, 14V일 때의 화소의 충전 특성을 보여주는 그래프로서, 게이트 열림 전압이 인가되면(T 1 ) 충전되기 시작하여 최대값에 도달하고 게이트 닫힘 전압이 인가되면(T 2 ) 충전 전압이 순간적으로 약간 감소하는 곡선을 보여주고 있으며, 이때 전압 강하분을 통상 피드 스루(feed through) 전압이라 한다. 11 is a graph showing the charging characteristic of the pixel when the maximum value of the image voltage (V pixel) is 10 V and if the threshold voltage of the thin film transistor 3.5V, the holding voltage (V st) are 10V, 14V, respectively, When the gate-open voltage (T 1) when starting to charge had reached its maximum value, and the gate closing voltage (T 2) and to show the curve is slightly reduced for a short period of charging voltage, wherein the normal to voltage drop feed It is referred to as a through (feed through) voltage.

유지 전극(420)에 인가되는 유지 전압(V st )이 10V인 경우, 14V인 경우에 비하여 화소에 최대 전압 10V가 빠르게 충전되지만, 게이트 전압(V g )이 오프(off)가 되면 14V인 경우에 내려가는 전압 강하폭(ΔV1)보다 전압 강하폭(ΔV2)이 크다. If the holding when the holding voltage (V st) is applied to the electrode 420 is 10V, but a maximum voltage 10V quickly charged in the pixel than in the case of 14V, the gate voltage (V g) is if the off (off) 14V voltage is greater the voltage drop width (ΔV2) than the drop width (ΔV1) down to.

이 결과를 보면, 유지 전압이 14V인 경우, 즉 화상 전압의 최대값보다 문턱 전압 이상 큰 유지 전압이 인가되는 경우에는 유지 용량이 발생하여 충전 시간이 지연되고 킥 백 전압이 감소함을 알 수 있다. Looking at the results, when the sustain voltage is 14V, that is when a large holding voltage threshold voltage or more is less than the maximum value of the image voltages to the storage capacitor occurs, the charging time is delayed can be seen that kick-back voltage decreases .

이처럼, 유지 전극(420)에 적절한 전압을 인가함으로써 도핑되지 않은 유지 영역(240)을 유지 축전기의 한 전극으로 사용할 수 있으므로 유지 영역(240)을 도핑하기 위한 공정이 따로 필요없다. As such, this does not need a separate process for doping of the region 240, enabling the use of the region 240 that is not doped with one electrode of the storage capacitor by applying an appropriate voltage to the sustain electrode 420.

그러면, 제1 및 제2 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 도 2 내지 도 6 및 도 12a 내지 도 12j를 참고로 하여 설명한다. Then, the first and second embodiments the liquid crystal display 2 to 6 and a manufacturing method according to the 12a to 12j will be described with the reference.

투명한 절연 기판(100) 위에 다결정 규소층(200)을 형성한다. On a transparent insulating substrate 100 to form a polycrystalline silicon layer 200. 이때, 규소층(200)의 결정성을 증대시키기 위해 열처리나 레이저 어닐링(laser annealing)을 실시할 수도 있다(도 12a 참조). In this case, it may be subjected to heat treatment or laser annealing (laser annealing) in order to increase the crystallinity of the silicon layer 200 (see Fig. 12a).

이산화규소(SiN 2 )나 질화규소를 500~3,000Å 두께로 증착하여 게이트 절연막(300)을 형성한다(도 12b 참조). The deposited silicon dioxide (SiN 2) or silicon nitride to a thickness of 500 ~ 3,000Å to form a gate insulating film 300 (see Fig. 12b).

게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트선(400, 410) 및 유지 전극선(420, 430) 등의 게이트 배선을 형성한다. Patterning after depositing a gate conductive material to interconnect the gate lines (400, 410) and held to form a gate wiring, such as electrode lines (420, 430). 앞서 설명한 바와 같이, 게이트선(400)의 분지인 게이트 전극(410)과 유지 전극선(430)의 일부인 유지 전극(420)은 규소층(200)의 상부에 위치한다(도 12c 참조). The part sustain electrode 420 of, as described previously, the gate line branch of the gate electrode 410 and the sustain the 400 electrode lines 430 is positioned on top of the silicon layer 200 (see FIG. 12c).

게이트 배선(400, 410, 420, 430)을 마스크로 하여 규소층(20)에 이온을 주입하고 확산하여 소스 및 드레인 영역(210, 230)을 형성한다. A gate wiring (400, 410, 420, 430) for implanting ions in the silicon layer 20 as a mask and diffusion to the source and drain regions 210 and 230 are formed. 이때, 게이트 전극(410) 및 유지 전극(420)의 하부는 도핑되지 않아 각각 채널 영역(220)과 유지 영역(240)을 이루는데, 유지 영역(240)은 드레인 영역(230)과 인접한다. At this time, the gate electrode 410 and maintain the lower portion of the electrode 420 is not to be doped to achieve the respective channel region 220 and the region 240, the region 240 is adjacent to the drain region 230. 또한, 앞서 설명한 것처럼 유지 영역(240)과 인접하며, 드레인 영역(230)과 격리된 도핑 영역(250, 260)도 생긴다(도 12d 참조). Further, adjacent to the region 240. As mentioned previously, the doped region (250, 260) isolated from the drain region 230 also occurs (see Fig. 12d).

그 위에 층간 절연막(500)을 형성함으로써 게이트선(400), 게이트 전극(410) 및 유지선(430)과 나중에 형성할 데이터선 및 드레인 전극 사이를 절연시킨다(도 12e 참조). The thereby formed over the interlayer insulating film 500, insulation between the gate line 400, the gate electrode 410 and a hold line 430 and the data line and the drain electrode to be formed later (see Fig. 12e).

그 후, 규소층(200)의 소스 및 드레인 영역(210, 230) 상부의 게이트 절연막(300)과 층간 절연막(500)을 제거함으로써, 접촉구(C1, C2)를 형성한다. That by then removing the source and drain regions 210 and 230 gate insulating film 300 and the interlayer insulating film 500 of the upper portion of the silicon layer 200 to form contact hole (C1, C2). 단, 제2 실시예의 구조에서는 이 단계에서 접촉구(C2)를 형성할 필요가 없다(도 12f 참조). However, the second embodiment structure, it is not necessary to form a contact sphere (C2) in this step (see Fig. 12f).

크롬(Cr) 또는 몰리브덴(Mo)과 같은 데이터 배선용 금속을 증착하고 패터닝하여, 데이터선(600) 및 드레인 전극(620)을 형성한다. Depositing a data wiring metal such as chromium (Cr) or molybdenum (Mo) and patterned to form the data lines 600 and drain electrodes 620. The 이때, 데이터선(600)의 일부 및 드레인 전극(620)은 접촉구(C1, C2)를 통해 소스 및 드레인 영역(210, 230)과 각각 연결된다. At this time, the part and the drain electrode 620 of the data lines 600 are connected respectively to the source and drain regions 210 and 230 through the contact hole (C1, C2). 단, 제2 실시예의 구조에서는 드레인 전극(620)을 형성할 필요가 없다(도 12g 참조). However, in the second embodiment, the structure is not necessary to form the drain electrode 620 (see Fig. 12g).

그 상부에 보호 절연막(700)을 도포한 후(도 12h 참조), 드레인 전극(620) 상부를 식각하여 경유구(C3)를 형성한다. After application of the protective insulating film 700 on its top (see Fig. 12h), thereby forming a sphere through (C3) by etching an upper drain electrode 620. 단, 제2 실시예의 구조에서는 드레인 영역(230) 상부의 게이트 절연막(300), 층간 절연막(500) 및 보호 절연막(700)을 제거하여 접촉구(C4)를 형성한다(도 12i 참조). Provided that the second embodiment in the structure form a drain region 230, obtain contact by removing the upper gate insulating film 300, the interlayer insulating film 500 and the protective insulating film (700) (C4) (see Fig. 12i).

마지막으로, ITO와 같은 투명 도전 물질은 증착하고 패터닝하여 유지 전극(420) 상부에 화소 전극(800)을 형성한다. Finally, a transparent conductive material such as ITO is deposited to form a pixel electrode 800, the sustain electrode 420 by patterning the top. 이 단계에서 화소 전극(800)이 경유구(C3)를 통해 드레인 전극(620)과 연결된다. The pixel electrode 800 at this stage is connected to the drain electrode 620 through the via sphere (C3). 단, 제2 실시예의 구조에서는 화소 전극(800)이 접촉구(C4)를 통하여 직접 드레인 영역(230)과 연결된다(도 12j 참조). However, in the second embodiment the structure is a pixel electrode 800 through the contact hole (C4) connected with a direct drain region 230 (see Fig. 12j).

앞서 설명한 바와 같이, 유지 전극(420)에 인가되는 전압을 조절함으로써 유지 영역(240)을 유지 축전기의 한 전극으로 이용할 수 있기 때문에, 유지 영역(240)을 이온 도핑할 필요가 없어 마스크 수가 줄어든다. As previously explained, maintained since the access to the region 240 by controlling the voltage applied to the electrode 420 to the electrode of the storage capacitor, reducing the number need not be an ion doping of the region 240 is masked.

그런데, 도 11에서 보면, 박막 트랜지스터에 게이트 열림 전압이 인가되더라도 화소의 전압이 갑자기 화상 전압에 도달하는 것이 아니라 일정 시간에 걸쳐 점차 화상 전압값에 도달하는 것을 알 수 있으며, 이는 배선 및 축전기의 저항 및 정전 용량 때문에 발생하는 현상이다. By the way, Fig. In 11, it can be seen that the gate open voltage is applied even reach gradually the image voltage value over a certain period of time, rather than the voltage of the pixel suddenly reaches the image voltage on the thin film transistor, which is the resistance of the wiring and a capacitor and is a phenomenon that occurs due to the capacitance. 따라서, 이를 등가 회로도로 나타내면 도 13과 같다. Accordingly, as Figure 13 it indicates this to the equivalent circuit diagram. 단, 도 13에서 저항은 유지 축전기만을 고려한 것으로서, 유지 영역(240)의 저항을 R st1 로 나타내었고 이는 유지 축전기(STG)와 직렬로 연결된 것으로 볼 수 있다. However, as in Figure 13 resistance considering only the storage capacitor, and showed the resistance of the region 240 to R st1, which can be seen as coupled in series with the storage capacitor (STG). 상세히 설명하며, 서로 절연되어 교차하는 게이트선(G) 및 데이터선(D)에 각각 게이트(g) 및 소스(s)가 연결된 박막 트랜지스터(TFT)의 드레인(d)에 액정 축전기(LC)와 유지 축전기(STG)가 병렬로 연결되어 있고, 드레인(d)과 유지 축전기(STG)의 사이에 저항(R st1 )이 연결되어 있는 구조이다. Described in detail, and a liquid crystal capacitor (LC) to the drain (d) of the respective gate (g) and source thin film transistor (TFT) (s) is connected to a gate line (G) and the data line (D) crossing isolated from each other the storage capacitor has a structure that is (STG) has a resistance (R st1) connected between and connected in parallel, the drain (d) and the storage capacitor (STG).

이때, 유지 영역(240)의 저항값은 다음과 같은 요인에 의하여 결정된다. At this time, the resistance of the region 240 is determined by the following factors.

드레인 영역(230) 및 유지 전극(420)에 전압이 인가되면, 드레인 영역(230)의 전하들이 유지 영역(240)으로 이동하여 전하가 축적된다. If the drain region 230 and the sustain electrode 420, a voltage is applied, an electric charge is accumulated by charge in the drain region 230 are moved to the maintenance region 240. 이때, 드레인 영역(230)의 전하들이 유지 영역(240)의 오른쪽 끝까지 이동하는 경로의 길이는 L이 되고, 저항 R st1 은 이 길이에 비례한다. At this time, the length of the path which the charge of the drain region 230 to move the right end of the region 240 to be L, and resistance R st1 is proportional to the length. 그런데, 축전기의 충전 시간은 저항에 비례하므로 전하의 이동 거리를 줄이는 것이 바람직하다. However, the charging time of the capacitor is proportional to the resistance, so it is desirable to reduce the movement distance of charges.

따라서, 전하가 이동하는 경로를 짧게 하여 유지 영역(240)의 저항을 줄이기 위한 실시예를 제시한다. Thus, a path in which the charge is moved to a short presents an embodiment for reducing the resistance of the region 240.

도 14는 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도로서, 규소층, 유지 전극선 및 게이트 전극만을 도시한 것이고, 도 2 또는 도 5의 구조에 적용될 수 있다. 14 is a layout view of an LCD according to a third embodiment of the present invention depicts only the silicon layer, a gate electrode and sustain electrode lines, it may be applied to the structure of Fig. 2 or Fig.

도 13에 도시한 바와 같이, 제3 실시예는 유지 전극선(430)의 폭(W 3 )이 규소층(200)의 폭(W 2 )보다 좁고 유지 전극선(430)의 테두리가 규소 패턴(200)의 안쪽으로 들어가도록 설계되어 있다. 13, the third embodiment is the width of the sustain electrode line 430, (W 3), the width (W 2) than the borders silicon pattern (200 of narrow sustain electrode line 430, the silicon layer 200 ) it is designed to fit inside of. 도 4에 도시한 구조와 유지 용량을 동일하게 하기 위해서는 확장된 부분의 길이는 L로 동일하게 하고, 확장된 부분의 폭(W 3 )을 도 4에서의 규소층(200)의 확장 부분의 폭(W 0 )과 동일하게 하면 된다. The length of the same extension to a structure and a holding capacitor part shown in Figure 4 is the same as L, and the width of the extended portion (W 3), the width of the expanded portion of the silicon layer 200 in the Figure 4 If it is the same as (W 0).

이러한 구조에서는 유지 영역(240)의 위 테두리 상부 전체에 드레인 영역(230)과 연결된 도핑된 테두리 영역(250)이 생기고, 아래 테두리 하부 전체에 드레인 영역(230)과 격리되어 있는 도핑된 테두리 영역(260)이 생긴다. This structure in the region 240 above the rim upper entirety occurs the drain region 230, a border region 250 doping is associated with, is isolated from the drain region 230 to the rim bottom entire down-doped border area of ​​the ( 260) is caused.

이러한 액정 표시 장치의 유지 전극(420)에 유지 전압(V st )이 인가되면 유지 영역(240)의 상부에 전하 축적층(241)이 형성된다. If the holding voltage (V st) to the sustain electrode 420 of the liquid crystal display device is applied to the upper charge storage layer 241 in the region 240 are formed. 이때, 도핑된 테두리 영역(250)의 저항이 전하 축적층(241)의 저항보다 작기 때문에, 드레인 영역(230)의 전하들이 먼저 테두리 영역(250)으로 이동한 후 유지 영역(240)을 세로 방향으로 가로질러 W 3 만큼의 거리를 이동한다. In this case, the because of the resistance of the doped edge region 250 is less than the resistance of the charge storage layer 241, then the charge of the drain area 230 are first moved to the edge region 250 of the region 240 longitudinally transverse to move the distance by W 3. 그런데, 유지선(430)의 확장부의 폭(W 3 )은 길이(L)보다 짧기 때문에, 도 4의 구조에 비하여 전하의 이동 거리가 짧아지고 이에 따라 유지 영역(240)의 저항도 작아진다. However, the width (W 3) of the hold line extended portion 430 is shorter than the length (L), also the moving distance of electric charges is shortened compared to the structure of Figure 4, the smaller the resistance of the holding area 240 accordingly.

도 15는 도 4에 따른 구조와 도 13에 따른 구조의 액정 표시 장치의 화소 전압(V pixel )의 충전 특성을 나타낸 그래프이다. 15 is a graph showing the charging characteristic of the pixel voltage (V pixel) of the liquid crystal display device of the structure according to Figure 13 structure, and according to FIG.

도 15에서 도 4의 구조를 가지는 액정 표시 장치의 충전 특성 곡선이 점선으로 그려진 a이고, 도 14의 구조를 가지는 액정 표시 장치의 충전 특성 곡선이 b이다. And also it is drawn with a dotted line charging characteristic curves of a liquid crystal display device having the structure of Figure 4-15, a charging characteristic curve b of the liquid crystal display device having a structure of Fig. 두 경우, 유지 용량에는 차이가 없으므로 킥백 전압(ΔV)에는 차이가 없으나, b의 경우 a보다 충전 시간이 줄어드는 것을 알 수 있다. In either case, the storage capacitor is OK but the difference has no difference kickback voltage (ΔV), it can be seen that decreasing the charging time than a case of b.

그런데, 제3 실시예에 따른 액정 표시 장치에서는 유지 영역(240)의 저항은 줄어들지만 전하가 테두리 영역(250) 부분의 저항이 유지 영역(240)의 저항에 더해진다. By the way, the added on resistance of the liquid crystal display device, the region 240 is a resistance, but yields the charge border region 250 is the region 240, the resistance of the part according to the third embodiment. 이를 등가 회로도를 통하여 나타내면 도 16과 같다. This represents the same as Fig. 16 through the equivalent circuit. 즉, 도 16에서와 같이, 유지 영역(240)의 저항(R st2 )과 드레인(d)의 사이에 테두리 영역(250)의 저항(R 1 )이 연결되어 있는 구조이다. That is, as shown in FIG. 16, a resistor structure in which (R 1) is connected in the region 240, the resistance (R st2) and a drain (d) a border region 250 between the.

도 15에서 알 수 있는 바와 같이, 테두리 영역(250)의 저항(R 1 ) 값은 유지 영역(240)의 저항 감소분보다는 작지만, 이 저항(R 1 )을 감소시키면 충전 시간을 더 빠르게 할 수 있다. If As can be seen in 15, the resistance (R 1), the value of the border area 250 is small than the resistance decrease of the holding area 240, reduces the resistance (R 1) may further speed up the charge time . 따라서, 테두리 영역(250)의 저항을 감소시킨 실시예를 제시한다. Thus, the present embodiment in which reduced the resistance of the border region 250.

배치도인 도 17 및 도 17의 XVIII-XVIII' 선에 대한 단면도인 도 18에 도시한 구조는 본 발명의 제4 실시예에 따른 액정 표시 장치로서, 도 14에 도시한 제3 실시예와 기본 구조는 동일하다. The third embodiment with the basic structure the structure shown in Figure 18 is a cross-sectional view of the XVIII-XVIII 'line of the arrangement of Figs. 17 and 17 is a liquid crystal display device according to a fourth embodiment of the present invention, shown in FIG. 14 it is the same. 다만, 규소층(200)의 도핑된 상부 테두리 영역(250)이 게이트 절연막(300), 층간 절연막(500), 보호 절연막(700)에 뚫려 있으며 가로 방향으로 배열된 다수의 접촉구(C5)를 통해서 그 위의 ITO 화소 전극(800)과 연결되어 있다. However, a doped upper border area 250 is a gate insulating film 300, the interlayer insulating film 500, bored in the protective insulating film 700 and the contact number of the array in the lateral direction, obtain (C5) of the silicon layer 200 through and is connected with the location of the ITO pixel electrode 800.

이러한 구조에서는 화소 전극(800)의 저항이 도핑된 테두리 영역(250)보다 저항보다 작기 때문에, 전하들이 화소 전극(800)을 경로로 하여 테두리 영역(250) 전체에 퍼지고 다시 유지 영역(240)으로 이동하기 때문에 결과적으로 테두리 영역(250)의 저항도 상대적으로 작아지고, 이에 따라 충전 시간도 줄어든다. Due to this structure, less than the resistance than the border area 250, a resistor doped with the pixel electrode 800, charges to a border region 250 held spread to the entire back area 240 to the pixel electrode 800 with the path which results in a smaller degree in the resistance of the border region 250 because the relative movement, and therefore also reduces the charging time.

이러한 저항 성분을 더욱 줄일 수 있는 실시예를 제시한다. It presents an embodiment that can further reduce the resistance component.

배선도인 도 19 및 도 19의 XX-XX' 선에 대한 단면도인 도 20에 도시한 제5 실시예에서는 유지 영역(240) 하부에 위치하는 도핑된 테두리 영역(260)과 화소 전극(800)이 게이트 절연막(300), 층간 절연막(500) 및 보호막(700)에 뚫린 접촉구(C6)를 통하여 연결되어 있다. Of 19 and a fifth embodiment in keeping the edge region 260 and the pixel electrode 800 is doped which is located in the lower region 240 shown in FIG. 19 of Figure 20 a cross-sectional view on XX-XX 'line of wiring is It is connected via a gate insulating film 300, a contact hole perforated in the interlayer insulating film 500 and the protective film (700) (C6). 다른 구조는 제3 실시예와 유사하다. Other structure is similar to the third embodiment.

이러한 구조에서는 드레인 영역(230)으로부터의 전하들이 상부 테두리 영역(250)뿐 아니라, 저항이 낮은 화소 전극(800)을 통하여 하부 테두리 영역(260)으로도 이동한다. In such a structure it is also moved to the electric charge to an upper edge area 250, as well as, via the pixel electrode 800, a low resistance lower border area 260 from the drain region 230. 따라서, 상부 및 하부 테두리 영역(250, 260)으로부터 전하들이 동시에 유지 영역(240)으로 이동하기 때문에 두 영역(250, 260)으로부터 출발하는 전하가 실제 이동하는 거리는 유지 영역(240)의 폭의 절반 거리가 된다. Thus, the upper and lower border areas (250, 260) from the charge at the same time the region 240 to move to for two regions (250, 260) a distance that the charge is moving actually departing from the holding area 240, the width of half of the is the distance. 저항도 이에 따라 줄어들고 충전 시간 또한 짧아진다. Resistance decrease becomes shorter accordingly also the charging time.

이러한 구조를 등가 회로도를 통하여 나타내면 도 21과 같으며, 편의상 유지 축전기(STG)와 저항 성분만을 도시하였다. It was expressed equal to 21 these structures through the equivalent circuit diagram, shown for convenience only the storage capacitor (STG) and the resistance component.

도 21에서, R 2 , R 3 는 각각 상부 테두리 영역(250) 및 하부 테두리 영역(260)의 저항이고, R st3 및 R st4 는 각각 유지 영역(240) 중 상·하부 반쪽 영역의 저항이다. In Figure 21, R 2, R 3 are each an upper edge region 250 and the resistance of the lower border area (260), R st3 and R st4 is the resistance of the upper and the lower half region of the region 240, respectively. 도 19의 구조가 도 14의 구조와 동일하다면, R st3 ≒ R st4 ≒ ½R st2 , R 2 ≒ R 1 이 된다. If the structure of Figure 19, the same as that of Figure 14, st3 R ≒ ≒ R st4 ½R is a st2, R 2 ≒ R 1. 하부 테두리 영역(260)의 저항이 상부 테두리 영역(250)의 저항과 비슷하다고 하면, R 3 ≒ R 2 ≒ R 1 이 되므로, 전체 저항은 ½R 1 + ¼R st2 가 되어 도 14의 구조에 비하여 저항이 상당히 줄어듦을 알 수 있다. If the resistance of the lower border area 260 that is similar to the resistance of the upper rim region 250, since the R 3 ≒ R 2 ≒ R 1 , the total resistance is the resistance than the structure of Figure 14 is a ½R 1 + ¼R st2 this can be seen quite shrink.

도 19의 구조에 더하여 테두리 영역(250, 260)의 저항을 더욱 줄일 수 있는 구조의 제6 및 제7 실시예에 대하여 설명한다. Embodiment 19 of the structure in addition which can further reduce the resistance of the border region (250, 260) the structure of the sixth and seventh examples will be described.

도 22 및 도 23에 도시한 제6 및 제7 실시예는 도핑된 하부 테두리 영역(260)과 ITO 화소 전극(800)이 게이트 절연막(300), 층간 절연막(500), 보호 절연막(700)에 뚫려 있으며 가로 방향으로 배열된 다수의 접촉구(C7)를 통해 연결되거나, 도핑된 상부 및 하부 테두리 영역(250, 260) 모두와 ITO 화소 전극(800)이 게이트 절연막(300), 층간 절연막(500) 및 보호 절연막(700)에 뚫려 있는 다수의 접촉구(C5, C7)를 통해 연결되도록 함으로써, 테두리 영역(250, 260)의 저항을 낮추고 있다. In FIGS. 22 and 23 a sixth and seventh embodiments are the lower rim region 260 and the ITO pixel electrode 800, a gate insulating film 300, the interlayer insulating film 500, the protective insulating film 700 is doped as shown in perforated and or connected through a plurality of contact hole (C7) arranged in a transverse direction, a doped upper and lower border areas (250, 260) both the ITO pixel electrode 800, a gate insulating film 300, the interlayer insulating film (500 ) and by ensuring that connection through a plurality of contact hole (C5, C7) that drilled a protective insulating film 700, the lower the resistance of the border region (250, 260). 이는 앞서 설명하였듯이 테두리 영역(250, 260)에 비해 저항이 낮은 ITO 화소 전극(800)이 전하의 이동 경로가 되기 때문이다. This is because as previously described border region (250, 260) to the ITO pixel electrode 800 is lower than the resistance to the path of movement of the charge.

도 24 내지 도 29는 테두리 영역과 ITO 화소 전극을 연결하는 대신 ITO보다 저항이 작은 금속 패턴을 테두리 영역과 연결하여 전하의 이동 경로를 금속 패턴으로 유도하는 실시예들을 보여준다. 24 to 29 is in the resistance than ITO, instead of connecting the border region and the ITO pixel electrode connected to the metal pattern with a small border area shows the embodiment for guiding a movement path of a charge of a metal pattern.

도 24는 본 발명의 제8 실시예에 따른 액정 표시 장치의 배치도이고 도 25는 도 24의 XXV-XXV' 선의 단면도로서, 기본 구조는 앞선 실시예들과 같다. Figure 24 is a cross-sectional view and FIG. 25 is a constellation diagram XXV-XXV 'of the line 24 of the liquid crystal display device according to an eighth embodiment of the present invention, the basic structure is the same as the foregoing embodiment.

다만, 도핑된 테두리 영역(250, 260) 및 유지 전극(420) 상부의 층간 절연막(500) 위에 금속 패턴(630)이 형성되어 유지 전극(420)과 중첩되어 있으며, 화소 전극(800)은 금속 패턴(63)과 겹치지 않는다. However, the doped edge region (250, 260) and the sustain electrode 420, metal pattern 630 on the interlayer insulating film 500 of the upper portion is formed and is overlapped with the sustain electrodes 420, the pixel electrode 800 is a metal It does not overlap a pattern 63. 금속 패턴(630)은 도핑된 상부 및 하부 테두리 영역(250, 260)과 게이트 절연막(300) 및 층간 절연막(500)에 형성되어 있는 다수의 접촉구(C8, C9)를 통해 접촉하고 있다. Metal pattern 630 is in contact with the plurality of contact holes that are formed in the doped upper and lower border areas 250 and 260 and the gate insulating film 300 and the interlayer insulating film (500) (C8, C9).

이 구조는 기본적으로 도 23의 구조와 유사하나 저항이 큰 화소 전극(800) 대신 저항이 작은 금소 패턴(630)을 이용하기 때문에 저항이 더 줄어든다. This structure further reduces the resistance due to use basically similar to the structure and the small rather than large pixel electrode 800 resistance geumso resistance pattern 630 of FIG.

또한, 유지 전극(420), 층간 절연막(500) 그리고 금속 패턴(630)이 또 다른 하나의 유지 축전기를 이루기 때문에, 유지 용량이 증가하는 효과가 있다. Further, the holding achieve because the electrode 420, interlayer insulating film 500 and metal pattern 630 is another one of the storage capacitor, it is effective to increase the storage capacitor.

도 26 및 도 27은 본 발명의 제9 실시예에 따른 액정 표시 장치의 배치도 및 XXVII-XXVII'의 단면도로서, 금속 패턴(640, 650)이 도핑된 테두리 영역(250, 260)의 상부에만 형성되어 있고, 이들은 게이트 절연막(300) 및 층간 절연막(500)에 형성되어 있는 다수의 접촉구(C8, C9)를 통해서 연결되어 있다. 26 and 27 is a cross-sectional view of the arrangement and XXVII-XXVII 'of the liquid crystal display according to a ninth embodiment of the present invention, formed only in the upper portion of the metal pattern (640, 650) doped with a border region (250, 260) It is, and which are connected via a plurality of contact holes that are formed in the gate insulating film 300 and the interlayer insulating film (500) (C8, C9).

제8 실시예에서와 마찬가지로 테두리 영역(250, 260)의 저항을 낮출 수 있는 구조이다. The eighth embodiment is to lower the resistance of the border region (250, 260) structure as in the example. 그러나, 이 경우는 유지 전극(420)과 금속 패턴(640, 650)이 중첩되지 않으므로 유지 전극(420)과 금속 패턴(640, 650)에 의한 유지 축전기가 형성되지는 않는다. However, in this case, because the sustain electrodes 420 and the metal pattern (640, 650) not overlapping the storage capacitor is not formed by the sustain electrode 420 and the metal pattern (640, 650).

도 28 및 도 29는 본 발명의 제10 실시예에 따른 액정 표시 장치의 배치도 및 XXVI-XXVI' 선에 대한 단면도이다. 28 and 29 are cross-sectional views of the arrangement and XXVI-XXVI 'line of a liquid crystal display device according to a tenth embodiment of the present invention.

그 기본 구조 및 효과는 제8 실시예와 같으나 ITO 화소 전극(800)이 유지 전극(240) 상부의 보호막(700) 위에 형성되어 있다는 점이 다르다. The basic structure and the effect is different from that formed on the eighth embodiment and the ITO pixel electrode 800, a protective film 700 of the upper holding electrode 240 gateuna.

본 발명의 제3 내지 제10 실시예에 따른 액정 표시 장치를 제조하는 방법은 유지 전극(420)을 규소 패턴(200)보다 안쪽으로 형성하는 것과 데이터선(600)을 만들 때 금속 패턴(630, 640, 650)을 함께 만들어 준다는 점 등을 제외하면 제1 및/또는 제2 실시예에 따른 제조 방법과 동일하다. When creating a third to a tenth embodiment method for manufacturing a liquid crystal display device is to form the sustain electrodes 420 to the inside than the silicon pattern 200 as the data lines 600 according to the present invention, the metal pattern (630, 640, 650), except that such Giving made with the same as the first and / or the production process according to the second embodiment.

이상에서와 같이, 본 발명에 따른 액정 표시 장치 및 그 제조 방법은 유지 축전기용 이온 도핑 공정이 필요없고, 큰 유지 용량 값을 가질 수 있는 유지 축전기를 별도의 추가 공정 없이 형성할 수 있다. As described above, it is not a liquid crystal display device and its manufacturing method according to the invention requires the storage capacitor ion doping step, it is possible to form the storage capacitor can have a large storage capacitor value without further processing. 또한, 전하 축적층의 저항을 감소시킬 수 있으므로 화상 전압이 충전되는 데 걸리는 시간이 줄어드는 효과가 있다. In addition, it is possible to reduce the resistance of the charge storage layer has a decrease in the amount of time it takes for the voltage to charge the image effect.

Claims (17)

  1. 투명한 절연 기판, A transparent insulating substrate,
    상기 기판 위에 형성되어 있는 규소층, A silicon layer formed on the substrate,
    상기 규소층을 덮고 있는 게이트 절연막, A gate insulating film covering the silicon layer,
    상기 게이트 절연막 위에 형성되어 있는 게이트 전극, A gate electrode formed on the gate insulating film,
    상기 게이트 절연막 위에 형성되어 있는 유지 축전기용 유지 전극을 포함하며, Includes a storage capacitor the sustain electrodes are formed on the gate insulating film,
    상기 규소층은 도핑되어 있는 소스 영역 및 드레인 영역, 상기 소스 영역 및 드레인 영역 사이에 위치하며 도핑되지 않은 채널 영역, 상기 드레인 영역과 인접하고 상기 채널 영역과 분리되어 있으며 도핑되지 않은 유지 영역, 그리고 상기 유지 영역의 테두리에 인접하고 상기 드레인 영역과 연결되어 있으며 도핑되어 있는 제1 영역을 포함하며, 상기 유지 전극은 상기 유지 영역 위에 위치하는 액정 표시 장치. The silicon layer adjacent to the source region and the drain region with doping, the source region is located between and drain regions and the non-doped channel region, said drain region and are separated from the channel region, and maintain an undoped region, and the close to the border of the region, and is connected to the drain region and comprising a first region that is doped, wherein the sustain electrode is a liquid crystal display device that is formed on the holding region.
  2. 제1항에서, In claim 1,
    상기 유지 영역에는 상기 드레인 영역에 인가되는 전압의 최대값보다 문턱 전압 이상 큰 전압이 인가되는 액정 표시 장치. The holding zone has a liquid crystal display device to which the higher voltage than the threshold voltage is lower than the maximum value of the voltage applied to the drain region.
  3. 제1항에서, In claim 1,
    상기 유지 영역은 제1 방향으로 길게 형성되어 있고, 상기 드레인 영역은 상기 유지 영역의 제1 방향 한쪽 끝에 위치하며, 상기 제1 영역은 상기 제1 방향의 상기 유지 영역 테두리를 따라 형성되어 있는 액정 표시 장치. The holding region is the is formed long in one direction, the drain region is shown liquid crystal is formed of the first region is located at the end of the first direction side of the holding region in accordance with the holding area frame in the first direction Device.
  4. 제3항에서, In claim 3,
    상기 유지 영역을 중심으로 상기 제1 영역의 반대편에 위치하고 상기 유지 영역과 인접하며 상기 드레인 영역 및 상기 제1 영역과 분리되어 있는 도핑된 제2 영역을 더 포함하는 액정 표시 장치. With respect to the holding region located on the opposite side of the first region adjacent to the holding region and the liquid crystal display device further comprising a doped second region that is separated from the drain region and the first region.
  5. 제4항에서, In claim 4,
    상기 드레인 영역과 전기적으로 연결되어 있는 투명한 화소 전극을 더 포함하는 액정 표시 장치. A liquid crystal display device further comprising a transparent pixel electrode which is electrically connected to the drain region.
  6. 제5항에서, In claim 5,
    상기 화소 전극은 상기 제1 영역과 상기 제1 방향을 따라 다수의 위치에서 연결되어 있는 액정 표시 장치. The pixel electrode The liquid crystal display device that is connected at a plurality of locations along the first region to the first direction.
  7. 제6항에서, In claim 6,
    상기 유지 전극을 덮고 있는 절연층을 더 포함하며, 상기 화소 전극은 상기 절연층을 매개로 상기 유지 전극과 중첩되어 있는 액정 표시 장치. The pixel electrode, further comprising an insulating layer covering the sustain electrodes is a liquid crystal display device which is overlapping with the sustain electrode as a medium for the insulating layer.
  8. 제6항에서, In claim 6,
    상기 게이트 절연막에는 상기 제1 영역을 드러내는 다수의 접촉구가 형성되어 있으며, 상기 접촉구를 통하여 상기 화소 전극이 상기 제1 영역과 연결되는 액정 표시 장치. The gate insulating film has been formed with a plurality of contact hole to expose the first region, the liquid crystal display device that the pixel electrode through the contact hole connected to the first region.
  9. 제5항에서, In claim 5,
    상기 화소 전극은 상기 제2 영역과 연결되어 있는 액정 표시 장치. The pixel electrode The liquid crystal display device is associated with the second area.
  10. 제9항에서, In claim 9,
    상기 유지 전극과 상기 화소 전극 사이에 형성되어 있는 절연층을 더 포함하며, 상기 게이트 절연막에는 상기 제2 영역을 드러내는 제1 접촉구가 형성되어 있으며, 상기 제1 접촉구를 통해 상기 화소 전극은 상기 제2 영역과 연결되어 있는 액정 표시 장치. Said holding further comprises an electrode and an insulating layer formed between the pixel electrode, the gate insulating film has been formed with a first contact hole to expose the second region, the pixel electrode through the first contact hole has the the liquid crystal display device is associated with the second region.
  11. 제10항에서, In claim 10,
    상기 게이트 절연막에는 상기 제1 영역을 드러내는 다수의 제2 접촉구가 상기 제1 방향을 따라 다수의 위치에 형성되어 있으며, 상기 제2 접촉구를 통해 상기 화소 전극은 상기 제1 영역과 연결되어 있는 액정 표시 장치. The gate insulating film has a plurality of second contact hole exposing said first region is formed in a plurality of positions along the first direction, the pixel electrodes through the second contact hole is connected to the first region a liquid crystal display device.
  12. 제10항에서, In claim 10,
    상기 제1 접촉구는 상기 제1 방향을 따라 다수 개 형성되어 있는 액정 표시 장치. The liquid crystal display device that is formed along the first direction a plurality of the first contact sphere.
  13. 제5항에서, In claim 5,
    상기 화소 전극은 상기 유지 전극과 절연되어 중첩되어 있는 액정 표시 장치. The pixel electrode is a liquid crystal display device are superimposed and insulated from the sustain electrode.
  14. 제5항에서, In claim 5,
    상기 유지 전극을 덮고 있는 층간 절연막, 상기 유지 전극 위의 상기 층간 절연막 위에 형성되어 있으며 상기 제1 영역 및 제2 영역과 각각 연결되어 있는 제1 및 제2 금속 패턴을 더 포함하는 액정 표시 장치. Is formed on the interlayer insulating film above the interlayer insulating film, the sustain electrode covering the sustain electrodes, and a liquid crystal display device further comprising a first and second metal patterns are respectively connected to the first and second regions.
  15. 제14항에서, In claim 14,
    상기 제1 및 제2 금속 패턴은 서로 연결되어 있는 액정 표시 장치. The first and the second metal pattern has a liquid crystal display device that are connected to each other.
  16. 제14항에서, In claim 14,
    상기 게이트 절연막에는 상기 제1 영역 및 상기 제2 영역을 드러내는 다수의 접촉구가 형성되어 있어 상기 접촉구를 통해 상기 제1 및 제2 금속 패턴과 상기 제1 및 제2 영역이 연결되는 액정 표시 장치. The gate insulating film, the liquid crystal display device, there is formed a plurality of contact hole to expose the first region and the second region to which the first and second metal patterns and the first and second regions connected via the contact hole .
  17. 제16항에서, In claim 16,
    상기 금속 패턴 위에 보호막이 더 형성되어 있으며, 상기 화소 전극은 상기 유지 전극과 중첩되도록 보호막 위에 형성되어 있는 액정 표시 장치. The metal pattern, and the protective film is further formed over the pixel electrode The liquid crystal display device that is formed on the protective film so as to overlap with the sustain electrode.
KR1019980002311A 1998-01-26 1998-01-26 A liquid crystal display having a storage capacitor and manufacturing method thereof KR100247270B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980002311A KR100247270B1 (en) 1998-01-26 1998-01-26 A liquid crystal display having a storage capacitor and manufacturing method thereof

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
KR1019980002311A KR100247270B1 (en) 1998-01-26 1998-01-26 A liquid crystal display having a storage capacitor and manufacturing method thereof
JP37413198A JP3973787B2 (en) 1997-12-31 1998-12-28 Liquid crystal display device and manufacturing method thereof
US09/222,783 US6317173B1 (en) 1997-12-31 1998-12-30 Liquid crystal displays, manufacturing methods and a driving method thereof
CN 200810166498 CN101387802B (en) 1997-12-31 1998-12-30 Liquid crystal display device, method for manufacturing same and driving method
CN 200410062132 CN1550838B (en) 1997-12-31 1998-12-30 Liquid crystal displays, manufacturing methods and a driving method thereof
CNB981271723A CN1173218C (en) 1997-12-31 1998-12-30 Liquid crystal displays, manufacturing methods and driving method thereof
CN 200410062130 CN100595657C (en) 1997-12-31 1998-12-30 Liquid crystal display and a method for manufacturing the same
CN 200410062131 CN100595658C (en) 1997-12-31 1998-12-30 Liquid crystal displays, manufacturing methods and a driving method thereof
US09/956,145 US6549249B2 (en) 1997-12-31 2001-09-20 Liquid crystal displays and manufacturing methods thereof the interlayer insulating film having a thinner depth
US10/367,769 US6784950B2 (en) 1997-12-31 2003-02-19 Liquid crystal display and a method for manufacturing the same
US10/367,743 US7271857B2 (en) 1997-12-31 2003-02-19 Method for manufacturing a liquid crystal display
US11/082,983 US7227597B2 (en) 1997-12-31 2005-03-18 Liquid crystal display having a source electrode and a metal pattern for a storage capacitor formed on an insulating substrate
JP2007103355A JP4884281B2 (en) 1997-12-31 2007-04-11 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19990066400A KR19990066400A (en) 1999-08-16
KR100247270B1 true KR100247270B1 (en) 2000-03-15

Family

ID=19532120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002311A KR100247270B1 (en) 1998-01-26 1998-01-26 A liquid crystal display having a storage capacitor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100247270B1 (en)

Also Published As

Publication number Publication date
KR19990066400A (en) 1999-08-16

Similar Documents

Publication Publication Date Title
CN1088260C (en) Active matrix electro-optical device
US5793460A (en) Liquid crystal display device and method for manufacturing the same
US4783147A (en) Active matrix display screen without spurious transistor
US6088070A (en) Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
KR100426031B1 (en) an active matrix organic electroluminescence display and a manufacturing method of the same
KR100535254B1 (en) An active matrix display device, a semiconductor device and a semiconductor display device
US6175394B1 (en) Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
US5614427A (en) Method of making an array of TFTs having reduced parasitic capacitance
US7206053B2 (en) Electro-optical device
KR100270467B1 (en) Active matrix substrate of lcd and its fabrication method
DE19610283B4 (en) A method of manufacturing a liquid crystal display device with increased capacity storage capacitors and liquid crystal device
JP4241238B2 (en) Liquid crystal display
US5744820A (en) Liquid crystal display device with a disconnected wiring pattern attached by independent metal wiring
US8242553B2 (en) Thin film transistor substrate and thin film transistor used for the same
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
US7480025B2 (en) Array substrate for a liquid crystal display device and manufacturing method of the same
KR100205388B1 (en) Liquid crystal display device and its manufacturing method
KR910009040B1 (en) Method of manufacturing an amphorous-silicon thin film transistor
US6262438B1 (en) Active matrix type display circuit and method of manufacturing the same
US5506598A (en) Active matrix substrate and a method for driving the same
KR100370800B1 (en) method for fabricating array substrate for LCD
US7675582B2 (en) Stacked storage capacitor structure for a thin film transistor liquid crystal display
JP5348362B2 (en) Method for manufacturing thin film transistor substrate
CN100595658C (en) Liquid crystal displays, manufacturing methods and a driving method thereof
KR100234892B1 (en) Structure and manufacturing method of liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 19

EXPY Expiration of term