KR100246738B1

KR100246738B1 - Interleaver/diinterleaver processing method of communication equipment

Info

Publication number: KR100246738B1
Application number: KR1019970066666A
Authority: KR
Inventors: 김동환
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1997-12-08
Filing date: 1997-12-08
Publication date: 2000-03-15
Also published as: KR19990048058A

Abstract

본 발명은 통신장치의 인터리버/디인터리버 처리방법에 관한 것으로, 종래의 장치에 있어서는 종래의 장치에 있어서는 송신단의 인터리버와 수신단의 디인터리버를 모두 m×n행렬로 구성할 경우, m×n개의 비트를 저장할 메모리가 필요하게 되고, 또한 메모리로의 읽기와 쓰기 동작도 그에 비례하여 늘어나게 되므로 그만큼 처리속도가 떨어지게 되는 문제점이 있었다. 따라서, 본 발명은The present invention relates to an interleaver / deinterleaver processing method of a communication apparatus. In the conventional apparatus, in the conventional apparatus, when the interleaver at the transmitting end and the deinterleaver at the receiving end are configured in an m × n matrix, m × n bits There is a problem in that a memory is required to store the data, and the read and write operations to the memory also increase in proportion to the processing speed. Therefore, the present invention

인터리버의 앞단에 m의 배수번째 데이터는 바로 출력하고, 그 이외의 데이터는 인터리버에 행방향으로 저장한 후 열방향으로 읽어 출력하는 송신판단로직부를 두고, 디인터리버의 앞단에 n의 배수번째 데이터는 바로 출력하고, 그 이외의 데이터는 디인터리버에 열방향으로 저장한 후 행방향으로 읽어 출력하는수신판단로직부를 구비함으로써 한 행만큼의 메모리 용량이 절약되고 이에따라 메모리를 읽고 쓰는 시간이 절약되고 처리속도를 향상시킬 수 있는 효과가 있다.A multiplier of m is immediately output at the front end of the interleaver, and other data are stored in the row direction in the interleaver, and a transmission decision logic part is read and output in the column direction. It has a receiving decision logic part that outputs immediately and stores other data in the column direction and reads it in the row direction in the deinterleaver, which saves the memory capacity of one row and saves the time to read and write the memory. There is an effect to improve.

Description

Interleaver / Deinterleaver Processing Method of Communication Device

본 발명은 통신장치의 인터리버/디인터리버 처리방법에 관한 것으로, 특히 입력데이터의 전부를 저장부에 저장하지 않고 송신 데이터의 한 열 및 수신 데이터의 한 행은 통과시켜 바로 출력시킴으로써, 처리속도를 향상시킬 수 있는 통신장치의 인터리버/디인터리버 처리방법에 관한 것이다.The present invention relates to a method of processing an interleaver / deinterleaver of a communication device, and in particular, does not store all of the input data in a storage unit and improves the processing speed by passing a row of transmitted data and a row of received data immediately. The interleaver / deinterleaver processing method of the communication device that can be made.

도1은 통신장치의 개략적인 구성도로서, 이에 도시된 바와 같이 송신부는 송신할 데이터에 에러정정비트를 추가하여 인코딩하는 채널인코더부(1)와; 상기 채널인코더부(1)에서 출력되는 데이터의 배열을 바꾸어 출력하는 인터리버(2)와; 상기 인터리버(2)에서 출력되는 데이터를 변조시키는 변조부(3)로 구성되어 있고, 수신부는 전송채널(4)을 통하여 전송되어온 데이터를 입력받아 이를 복조하는 복조부(5)와; 상기 복조부(5)를 통해 복조된 데이터를 입력받아 송신되기전의 원래의 데이터 배열로 복원하는 디인터리버(6)와; 상기 디인터리버(6)를 통해 출력된 데이터의 에러복구 및 디코딩하는 채널디코더부(7)로 구성된 것으로, 이와 같이 구성된 종래 장치의 동작 순서를 설명 한다.Fig. 1 is a schematic structural diagram of a communication device, in which a transmitter includes a channel encoder 1 for adding and encoding error correction bits to data to be transmitted; An interleaver (2) for changing and outputting the arrangement of data output from the channel encoder (1); A demodulator (5) configured to modulate the data output from the interleaver (2), the receiver comprising a demodulator (5) for receiving and demodulating data transmitted through the transmission channel (4); A deinterleaver (6) which receives the demodulated data through the demodulator (5) and restores the original data arrangement before transmission; The operation of the conventional apparatus configured as described above, which is composed of the channel decoder unit 7 for error recovery and decoding of the data output through the deinterleaver 6, will be described.

송신부에서 송신할 데이터는 채널인코더부(1)를 통해 에러정정비트가 추가되고, 여러 단계의 전송채널(4)을 거치는 동안 에러가 운집되어 버스트에러(burst error)가 생기는 것을 방지하기 위해 송신부에 인터리버(2)를 두어 송신데이터의 배열을 일부 수정하여 변조부(3)에서 이를 변조시켜 출력하면, 수신부에서는 상기 송신부에서 변조되어 출력된 송신 데이터를 수신하여 복조부(5)를 통해 송신 데이터를 복조시키고, 디인터리버(6)에서 송신되기전의 원래의 데이터 배열로 재배열 시켜 출력하면 채널디코더부(7)에서 에러복구 및 디코딩을 수행한다.The data to be transmitted from the transmitter is added to the error correction bit through the channel encoder 1, and to prevent burst errors due to error gathered during the multi-stage transmission channel 4, When the interleaver 2 is modified to partially modify the arrangement of the transmission data, and the modulator 3 modulates the output data, the receiver receives the transmitted data modulated by the transmitter and outputs the transmitted data through the demodulator 5. After demodulating, rearranging and outputting the original data array before being transmitted from the deinterleaver 6, the channel decoder 7 performs error recovery and decoding.

상기에서, 인터리버(2)는 3행×4열의 12셀로 구성할 경우, 도2에 도시된 바와 같이 채널인코더부(1)를 거친 송신데이터를 행방향으로 메모리에 저장하고 열방향으로 내보내게 된다. 따라서 인터리버(1)에서 내보내는 송신데이터는 0, 3, 6, 9, 1, 4, 7, 10, 2, 5, 8, 11번의 순서가 되는데, 만약 전송채널(4)을 거치는 동안 3,6,9번째 비트에 에러가 발생한다면, 수신 데이터는 수신부의 디인터리버(6)에 의해 인터리버(2)와는 역으로 열방향으로 저장하고 행방향으로 내보내어 원래 송신 데이터의 순서로 복원하게 되어 3,6,9번째 비트에 분산되어 나타나므로 채널디코더부(7)에서 에러검출 및 수정이 가능하게 된다.In the above, when the interleaver 2 is composed of 12 cells of 3 rows x 4 columns, transmission data passing through the channel encoder unit 1 is stored in the memory in the row direction and exported in the column direction as shown in FIG. . Therefore, the transmission data sent out from the interleaver 1 is in the order of 0, 3, 6, 9, 1, 4, 7, 10, 2, 5, 8, 11, if 3,6 during the transmission channel (4) If an error occurs in the ninth bit, the received data is stored in the column direction by the deinterleaver 6 of the receiver in the column direction in the reverse direction of the interleaver 2 and exported in the row direction to restore the original transmission data. Since it is distributed in 6th and 9th bits, error detection and correction are possible in the channel decoder unit 7. FIG.

그러나, 상기 종래의 장치에 있어서는 송신단의 인터리버와 수신단의 디인터리버를 모두 m×n행렬로 구성할 경우, m×n개의 비트를 저장할 메모리가 필요하게 되고, 또한 메모리로의 읽기와 쓰기 동작도 그에 비례하여 늘어나게 되므로 그만큼 처리속도가 떨어지게 되는 문제점이 있었다.However, in the conventional apparatus, when both the interleaver of the transmitting end and the deinterleaver of the receiving end are composed of m × n matrices, a memory for storing m × n bits is required, and read and write operations to the memory are also required. Since it increases in proportion, there was a problem that the processing speed is reduced.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 입력데이터의 전부를 메모리에 저장하지 않고 송신 데이터의 한 열 또는 수신 데이터의 한 행은 통과시켜 바로 출력시킴으로써, 처리속도를 향상시킬 수 있는 통신장치의 인터리버/디인터리버 처리방법을 제공 하는데 그 목적이 있다.Accordingly, the present invention was created to solve the above-mentioned conventional problems. Instead of storing all of the input data in a memory, one row of transmission data or one row of received data is passed through and immediately outputted. It is an object of the present invention to provide an interleaver / deinterleaver processing method of a communication device that can be improved.

도1은 통신장치의 일반적인 구성도.1 is a general configuration diagram of a communication device.

도2는 종래 인터리버/디인터리버에 저장되는 데이터배열의 예시도.2 is an exemplary diagram of a data array stored in a conventional interleaver / deinterleaver.

도3은 본 발명에 의한 일실시예를 개략적으로 도시한 구성도.Figure 3 is a schematic diagram showing an embodiment according to the present invention.

도4는 본 발명에 의한 인터리버/디인터리버에 저장되는 데이터배열의 예시도.4 is an exemplary diagram of a data array stored in an interleaver / deinterleaver according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 송신판단로직부 20 : 수신판단로직부10: transmitting judgment logic part 20: receiving judgment logic part

상기와 같은 목적을 달성하기 위한 본 발명은, 인터리버의 앞단에 m의 배수번째 데이터는 바로 출력하고, 그 이외의 데이터는 인터리버에 행방향으로 저장한 후 열방향으로 읽어 출력하는 송신판단로직부를 두고, 디인터리버의 앞단에 n의 배수번째 데이터는 바로 출력하고, 그 이외의 데이터는 디인터리버에 열방향으로 저장한 후 행방향으로 읽어 출력하는수신판단로직부를 구비함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.In order to achieve the above object, the present invention has a transmission decision logic unit for directly outputting a multiple of m data at the front end of an interleaver, and storing other data in the row direction in the interleaver and reading the column in the column direction. According to the present invention, a multiplier data of n is immediately output at the front end of the deinterleaver, and other data are stored in the column direction in the deinterleaver and read out in a row direction. An embodiment is described in detail with reference to the accompanying drawings as follows.

도3은 본 발명에 의한 일실시예를 개략적으로 도시한 구성도로서, 이에 도시한 바와 같이 인터리버(2)와, 디인터리버(6)의 앞단에 입력데이터가 하나씩 들어올 때마다 카운터값이 하나씩 증가함에 따라 입력데이터를 출력시키거나 인터리버(2) 또는 디인터리버(6)에 내보내는 송신,수신판단로직부(10,20)를 구비하여 구성 한것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.FIG. 3 is a block diagram schematically showing an embodiment of the present invention. As shown in FIG. 3, a counter value increases by one each time input data enters the front end of the interleaver 2 and the deinterleaver 6 one by one. As described above, the transmission and reception determination logic units 10 and 20 output or output the input data to the interleaver 2 or the deinterleaver 6 will be described. The operation and operation of the present invention configured as described above will be described.

도4에 도시한 바와 같이 인터리버(2)를 3행×4열의 12셀로 구성할 경우, 송신부에서는 0,3,6,9번째 비트는 송신판단로직부(10)에서 판단하여 인터리버(2)에 저장하지 않고 바로 출력시킨다. 즉, 0번째 비트는 바로 출력시키고, 1,2번째 비트는 인터리버(2)에 저장하고, 3번째 비트는 바로 출력시키고, 4,5번째 비트는 저장하는 방식이다. 한편 수신부에서는 0,4,8번째로 입력되는 입력데이터는 송신부의 0,1,2번째 입력데이터로써, 수신판단로직부(20)에서 출력으로 바로 내보내고 나머지 9개의 비트는 디인터리버(6)의 메모리에 저장시키게 된다.As shown in Fig. 4, when the interleaver 2 is composed of 12 cells of 3 rows x 4 columns, the 0, 3, 6, and 9th bits are determined by the transmission determining logic unit 10 in the transmitter, and are transmitted to the interleaver 2. Print directly without saving. That is, the 0th bit is immediately output, the 1st and 2nd bits are stored in the interleaver 2, the 3rd bit is directly output, and the 4th and 5th bits are stored. On the other hand, the 0,4,8th input data at the receiver is the 0,1,2th input data of the transmitter, and is immediately sent to the output from the receiving decision logic unit 20, and the remaining 9 bits of the deinterleaver 6 are input. Will be stored in memory.

좀더 일반적인 경우를 예로 들어 설명한다면, 인터리버(2)를 m×n행렬로 구성할 경우, 도3에 도시한 바와같이 송신판단로직부(10)에서는 m의 배수번째 입력데이터를 출력으로 통과시키고, 수신판단로직부(20)에서는 n의 배수번째 입력데이터를 출력으로 통과시키게 된다. 즉, 송신판단로직부(10)에서는 도4의 (a)에 도시한 바와같이 0, m, 2m, 3m, ..., (n-1)m번째 입력데이터는 통과하고, 나머지 입력데이터는 행방향으로 인터리버(2)에 저장한다. 또, 수신판단로직부(20)에서는 도4의 (b)에 도시한 바와같이 0, n, 2n, 3n, ..., (m-1)n번째 입력데이터는 통과하고 나머지는 열방향으로 디인터리버(6)에 저장한다.For example, when the interleaver 2 is configured as an m × n matrix, as shown in FIG. 3, the transmission determining logic unit 10 passes the input data of m to the output, The reception determination logic unit 20 passes the input data of the multiple of n to the output. That is, in the transmission determining logic unit 10, as shown in Fig. 4A, the 0th, mth, 2m, 3m, ..., (n-1) mth input data passes, and the remaining input data The interleaver 2 is stored in the row direction. In the receiving decision logic section 20, as shown in Fig. 4B, the 0th, nth, 2n, 3n, ..., (m-1) nth input data pass, and the rest are in the column direction. The deinterleaver 6 is stored.

다음, 인터리버(2)에 m×n개의 데이터가 모두 입력되면 첫 번째 행의 데이터는 송신판단로직부(10)에 의해 이미 출력된 상태이므로 메모리에 저장되어 있는 두 번째 행의 데이터부터 출력시키게 되고, 디인터리버(6)도 마찬가지로, m×n개의 데이터가 모두 입력되면 첫 번째 열의 데이터는 입력단계에서 이미 수신판단로직부(20)에 의해 출력된 상태이므로 메모리에 저장되어 있는 두 번째열의 데이터부터 출력시키게 된다.Next, when all m × n pieces of data are input to the interleaver 2, the data of the first row is already output by the transmission determining logic unit 10, and then the data of the second row stored in the memory is output. In the deinterleaver 6, when all m × n pieces of data are input, the data in the first column is already output by the receiving decision logic unit 20 at the input stage. Will be printed.

이상에서 설명한 바와 같이 본 발명 통신장치의 인터리버/디인터리버 처리방법은 입력데이터의 전부를 메모리에 저장하지 않고 송신 데이터의 한 열 또는 수신 데이터의 한 행을 통과시켜 바로 출력시킴으로써, 한 행만큼의 메모리 용량이 절약되고 이에따라 메모리를 읽고 쓰는 시간이 절약됨으로써 처리속도를 향상시킬 수 있는 효과가 있다.As described above, the interleaver / deinterleaver processing method of the communication apparatus according to the present invention outputs a single row of transmission data or a row of received data without outputting all of the input data in a memory, thereby outputting a single row of memory. This saves capacity and consequently saves time for reading and writing the memory, thereby improving the processing speed.

Claims

And receiving the transmission data from the channel encoder, immediately outputting a multiple of m, and storing other data in the row direction in the interleaver and reading the data in the column direction.

Receiving data received from the demodulator, the n-th data is immediately output, and other data is stored in the column direction in the deinterleaver and read in the row direction output method of the deinterleaver of the communication device .