KR100499467B1 - Block interleaving method, and apparatus for the same - Google Patents
Block interleaving method, and apparatus for the same Download PDFInfo
- Publication number
- KR100499467B1 KR100499467B1 KR10-2000-0012190A KR20000012190A KR100499467B1 KR 100499467 B1 KR100499467 B1 KR 100499467B1 KR 20000012190 A KR20000012190 A KR 20000012190A KR 100499467 B1 KR100499467 B1 KR 100499467B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- interleaver
- interleaver memory
- symbols
- memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 통신 시스템에 관한 것으로, 특히 인터리빙될 심볼량이 많고 다양한 전송속도(rate)를 지원해야 될 통신시스템에 보다 효율적인 블록 인터리빙 방법 및 그를 위한 장치에 관한 것이다.The present invention relates to a communication system, and more particularly, to a block interleaving method and apparatus therefor, which are more efficient for a communication system having a large amount of symbols to be interleaved and to support various rates.
이에 대해 본 발명에서는 인터리빙될 심볼량이 많고 다양한 전송속도(rate)를 지원해야 될 통신 시스템에서 자원 낭비 없는 새로운 인터리빙 기법에 의해 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 적용한 블록 인터리빙 방법 및 그를 위한 장치를 제공한다. On the other hand, the present invention provides a block interleaving method and apparatus for applying reverse BRO interleaving write and sequential read by a new interleaving technique without waste of resources in a communication system that has a large amount of symbols to be interleaved and supports various rates. do.
Description
본 발명은 통신 시스템에 관한 것으로, 특히 인터리빙될 심볼량이 많고 다양한 전송속도(rate)를 지원해야 된 통신시스템에 보다 효율적인 블록 인터리빙 방법 및 그를 위한 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication system, and more particularly, to a block interleaving method and apparatus therefor, which are more efficient for a communication system having a large amount of symbols to be interleaved and which must support various rates.
일반적으로 통신 시스템에서는 전송 성능 향상을 위해 채널 코딩(channel coding)과 함께 인터리빙(interleaving)이 사용된다.In general, in a communication system, interleaving is used together with channel coding to improve transmission performance.
인터리빙은 전송 다이버시티(diversity)를 얻기 위해 통신 시스템이 채택하는 것이며, 이 인터리빙을 위한 인터리버의 종류로는 블록 인터리버(block interleaver), 컨벌루션널 인터리버(convolutional interleaver) 등이 있다.Interleaving is adopted by a communication system to obtain transmission diversity. Examples of interleavers for interleaving include block interleaver and convolutional interleaver.
이하의 설명은 블록 인터리버에 관한 것이다.The following description relates to a block interleaver.
도 1은 종래의 블록 인터리빙 방법을 설명하기 위한 장치 구성을 나타낸 블록도이다.1 is a block diagram showing an apparatus configuration for explaining a conventional block interleaving method.
도 1을 참조하면, 채널 코딩된 입력심볼은 인터리버 메모리(10)에 순차적으로 저장된다. 여기서 채널 코딩에는 에러 검출 및 수정이 가능한 코드가 사용되는데, 이하에서는 리드-솔로몬 코드(Reed-Solomon code)나 BCH 코드(Bose Chaudhuri Hockenghem code)와 같이 입력 코드에 일정한 중복도(redundancy)를 가하는 블록 코드가 사용된다. 이후 인터리빙 알고리즘에 따라 인터리버 메모리(10)에 저장된 심볼들을 읽는다. Referring to FIG. 1, channel coded input symbols are sequentially stored in the interleaver memory 10. In this case, a channel coding code is used for detecting and correcting an error. Hereinafter, a block for applying a constant redundancy to an input code, such as a Reed-Solomon code or a BCH Chaudhuri Hockenghem code, is used. The code is used. Then, the symbols stored in the interleaver memory 10 are read according to the interleaving algorithm.
이에 대해 보다 상세히 설명하자면, 입력심볼은 인터리버 쓰기주소 발생기(interleaver write address generator)(20)에서 만들어진 쓰기주소(write address)에 순차적으로 저장된다. 여기서 인터리버 쓰기주소 발생기(20)는 0번지에서 (N-1)번지까지의 행 주소를 순차적으로 발생시킨다. In more detail, the input symbols are sequentially stored in write addresses generated by the interleaver write address generator 20. Here, the interleaver write address generator 20 sequentially generates row addresses from address 0 to address (N-1).
이렇게 인터리버 메모리(10)에 저장된 심볼들에 대해, 인터리버 읽기주소 발생기(interleaver read address generator)(30)가 인터리버 알고리즘에 따라 읽기주소(read address)를 발생시키면 그 해당 읽기주소에 저장되어 있던 심볼이 출력된다. 이 때 인터리버 읽기주소 발생기(30)의 읽기주소 발생을 위한 알고리즘에 사용되는 파라미터로는 인터리버 메모리 크기(N ×N), 인터리버 매개변수(m, J)가 있다. Thus, when the interleaver read address generator 30 generates a read address according to the interleaver algorithm, for the symbols stored in the interleaver memory 10, the symbols stored in the corresponding read address are generated. Is output. At this time, the parameters used in the algorithm for generating the read address of the interleaver read address generator 30 include the interleaver memory size (N × N) and the interleaver parameters (m, J).
매개변수 m은 인터리버 메모리(10)의 열 주소(column address)를 표현한 이진 주소값을 비트 인버젼(bit inversion)시킨 이진 주소값이며, 매개변수 J는 서로 인접된 심볼들간의 거리를 나타낸다. The parameter m is a binary address obtained by bit inversion of a binary address representing a column address of the interleaver memory 10, and the parameter J represents a distance between adjacent symbols.
여기서, 비트 인버젼에 대해 간단히 설명하면, 인터리버 메모리(10)의 크기가 (N ×N = 8 ×8)일 경우 열(column)을 나타내는 이진 주소값은 차례로 "0=000(2), 1=001(2), 2=010(2), 3=011(2), 4=100(2), 5=101(2), 6=110(2), 7=111(2)"이다. 이를 각각 비트 인버젼 시키면, "000(2)=0, 100(2)=4, 010(2)=2, 110 (2)=6, 001(2)=1, 101(2)=5, 011(2)=3, 111(2)=7" 이 된다. 다음에 설명될 비트 리버싱 연산(Bit Reversing Operation ; 이하, BRO 라 약칭함) 인터리버에 이 같은 비트 인버젼이 적용되어, 원래 열 주소값 순서대로 심볼을 출력시키지 않고 비트 인버젼된 열 주소값 순서대로 심볼을 출력시킨다.Here, the bit inversion will be briefly described. When the size of the interleaver memory 10 is (N × N = 8 × 8), the binary address values representing the columns are “0 = 000 (2) , 1 in order. = 001 (2) , 2 = 010 (2) , 3 = 011 (2) , 4 = 100 (2) , 5 = 101 (2) , 6 = 110 (2) , 7 = 111 (2) ". Bit-inversion of each of these means "000 (2) = 0, 100 (2) = 4, 010 (2) = 2, 110 (2) = 6, 001 (2) = 1, 101 (2) = 5, 011 (2) = 3, 111 (2) = 7 ". This bit inversion is applied to the bit reversing operation (hereinafter abbreviated as BRO) interleaver, which will be described later. Print the symbols as they are.
다음은 상기한 파라미터들을 사용하는 종래의 BRO 인터리버에 대해 설명한다. The following describes a conventional BRO interleaver using the above parameters.
종래의 BRO 인터리버에는 인터리버 쓰기주소 발생기(20)가 발생시킨 0번지에서 (N-1)번지까지의 행 주소대로 입력심볼이 저장된다. 다음에 BRO 인터리버에 저장된 심볼들은 다음 식 1에 나타낸 주소(Ai)에 따라 출력된다.In the conventional BRO interleaver, input symbols are stored according to row addresses from address 0 to address (N-1) generated by the interleaver write address generator 20. The symbols stored in the BRO interleaver are then output according to the address A i shown in Equation 1 below.
상기한 식 1에서 i= 0 ~ (N-1) 이며, 는 x보다 크지 않는 최대 정수이다. 또한 BROm(y)는 y의 비트 인버젼시키는 연산자로써, 상기에서도 언급한 바와 같이 BRO 인터리버의 크기가 (8 ×8)일 경우에 BROm(6)=3이 된다.In the above formula 1 i = 0 ~ (N-1), Is the largest integer not greater than x. In addition, BRO m (y) is a bit inversion operator of y, and as mentioned above, BRO m (6) = 3 when the size of the BRO interleaver is (8 × 8).
상기에서 설명된 바와 같이 종래에는 채널 코딩을 거친 심볼들이 순차적으로 인터리버 메모리에 저장된 후 상기한 식 1에 의한 읽기주소에 따라 출력되는 구성을 가진다.As described above, in the related art, the channel-coded symbols are sequentially stored in the interleaver memory and then output in accordance with the read address according to Equation 1 above.
그런데 이 때 만약 인터리딩될 심볼량이 많아서 인터리버 메모리에 심볼들을 저장하는 시간이 인터리버 메모리로부터 심볼들을 읽어내는 시간보다 많이 걸릴 경우에는, 하나의 인터리버 메모리를 갖는 구조로는 완전한 인터리빙 효과를 얻을 수 없다. 이 때문에 두 개의 인터리버 메모리를 사용하는 이중 버퍼링 구조가 요구된다.However, if the amount of symbols to be interleaved is so large that the time for storing the symbols in the interleaver memory is longer than the time for reading the symbols from the interleaver memory, the structure having one interleaver memory does not provide a complete interleaving effect. This requires a double buffering scheme that uses two interleaver memories.
그러나 이중 버퍼링 구조는 자원 낭비를 초래하므로, 하나의 인터리버 메모리를 사용하면서도 보다 효율적으로 인터리빙을 처리할 수 있는 새로운 기법이 요구되며, 특히 인터리빙될 심볼량의 변화에 따라 체계적인 인터리빙 구조가 필요하다.However, since the double buffering structure causes a waste of resources, a new technique for more efficiently interleaving while using a single interleaver memory is required. In particular, a systematic interleaving structure is required according to a change in the amount of symbols to be interleaved.
본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 인터리빙될 심볼량이 많고 다양한 전송속도(rate)를 지원해야 될 통신 시스템에서 자원 낭비 없는 새로운 인터리빙 기법에 의해 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 적용한 블록 인터리빙 방법 및 그를 위한 장치를 제공하는데 있다. An object of the present invention has been made in view of the above, and the reverse BRO interleaving write and sequential read are performed by a new interleaving technique without waste of resources in a communication system that has a large amount of symbols to be interleaved and supports various rates. The present invention provides a block interleaving method and apparatus therefor.
상기한 목적을 달성하기 위한 본 발명에 따른 블록 인터리빙 방법의 특징은, 인터리버 메모리의 마지막 행 주소부터 입력되는 심볼을 저장하고, 그 다음 인터리버 메모리의 행 주소값을 비트 인버젼시킨 그 주소값의 역방향 행 순서에 따라 다음에 입력되는 심볼들을 상기 인터리버 메모리에 저장하는 단계와, 상기 인터리버 메모리의 마지막 열 주소에 저장된 심볼을 출력하고, 그 다음 상기 인터리버 메모리의 열 주소값의 역방향 열 순서에 따라 상기 저장된 심볼들을 순차적으로 출력하는 단계로 이루어진다. A feature of the block interleaving method according to the present invention for achieving the above object is a reverse direction of the address value that stores the symbol input from the last row address of the interleaver memory, and then bit-inverted the row address value of the interleaver memory. Storing next input symbols in the interleaver memory according to a row order, outputting a symbol stored at a last column address of the interleaver memory, and then storing the stored symbols according to a reverse column order of column address values of the interleaver memory. Outputting the symbols sequentially.
여기서, 상기 저장 단계가 상기 인터리버 메모리의 크기가 (N ×N), 상기 인터리버 메모리의 열 주소값을 비트 인버젼시킨 그 주소값이 m, 그리고 서로 인접한 심볼들간의 거리가 J일 경우, 입력되는 i번째 심볼이 y에 대해 비트 인버젼시키는 연산자인 BROm(y)를 포함한 의 주소에 저장된다.Here, the storing step is input if the size of the interleaver memory is (N × N), the address value of bit inversion of the column address value of the interleaver memory is m, and the distance between adjacent symbols is J. The i symbol contains BRO m (y), the operator to bit invert the y Is stored at the address of.
상기한 목적을 달성하기 위한 본 발명에 따른 블록 인터리빙 장치의 특징은, 입력되는 심볼들을 행 단위로 써서 저장하고, 그 저장된 심볼들을 열 단위로 읽어서 출력하는 인터리버 메모리와, 상기 인터리버 메모리의 마지막 행 주소값을 발생시키고, 그 다음 상기 인터리버 메모리의 행 주소값을 비트 인버젼시킨 주소값을 발생시켜 보다 큰 주소값부터 상기 인터리버 메모리에 제공하는 인터리버 쓰기주소 발생기와, 역방향으로 순차적인 열 주소값을 발생시켜 상기 인터리버 메모리에 제공하는 인터리버 읽기주소 발생기를 포함하여 구성된다. A feature of the block interleaving apparatus according to the present invention for achieving the above object is an interleaver memory for storing input symbols by row, reading the stored symbols in columns, and outputting the last row address of the interleaver memory. An interleaver write address generator for generating a value, and then generating an address value that bit-inverts the row address value of the interleaver memory to provide the interleaver memory with a larger address value, and sequentially generating a column address value in a reverse direction. And an interleaver read address generator provided to the interleaver memory.
바람직하게는, 상기 인터리버 쓰기주소 발생기가, 상기 인터리버 메모리의 크기가 (N ×N), 상기 인터리버 메모리의 열 주소값을 비트 인버젼시킨 그 주소값이 m, 그리고 서로 인접한 심볼들간의 거리가 J일 경우에, 입력되는 i번째 심볼이 y에 대해 비트 인버젼시키는 연산자인 BROm(y)를 포함한 의 주소에 저장되도록 하는 주소값을 발생시킨다.Preferably, the interleaver write address generator has a size (N × N) of the interleaver memory, an address value of bit inversion of a column address value of the interleaver memory, m, and a distance between adjacent symbols. If, the i-th symbol entered contains BRO m (y), the operator to bit invert the y Generates an address value to be stored in the address of.
이하 본 발명에 따른 블록 인터리빙 방법 및 그를 위한 장치에 대한 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다.Hereinafter, a preferred embodiment of a block interleaving method and apparatus therefor according to the present invention will be described with reference to the accompanying drawings.
본 발명에서는 채널 코딩된 입력심볼을 인터리버 메모리에 순차적으로 쓰고 읽는 기존과 달리 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 적용한다. 따라서 본 발명에서는 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 적용하는데 필수적인 역방향 인터리빙 주소 발생 알고리즘(Backward Interleaving Address Generation Algorithm)을 제시하며, 그에 따른 블록 인터리빙 방법 및 장치 구성에 대해 설명한다.According to the present invention, reverse BRO interleaving write and sequential read are applied differently from the conventional write and read of channel coded input symbols to interleaver memory. Accordingly, the present invention proposes a backward interleaving address generation algorithm essential for applying reverse BRO interleaving writes and sequential reads, and describes a block interleaving method and apparatus configuration accordingly.
도 2는 본 발명의 블록 인터리빙 방법을 설명하기 위한 장치 구성을 나타낸 블록도이다.2 is a block diagram showing an apparatus configuration for explaining the block interleaving method of the present invention.
도 2를 참조하면, 입력 코드에 일정한 중복도(redundancy)를 가함으로써 에러 검출 및 수정이 가능한 리드-솔로몬 코드(Reed-Solomon code)나 BCH 코드(Bose Chaudhuri Hockenghem code)와 같은 블록 코드로 채널 코딩된 입력심볼은 인터리버 메모리(100)에 저장된다. 이후 인터리버 메모리(100)에 저장된 심볼들을 (N-1)번지부터 0번지까지 순서대로 읽어서 출력시킨다. Referring to FIG. 2, channel coding is performed with a block code such as a Reed-Solomon code or a Bose Chaudhuri Hockenghem code that can detect and correct an error by applying a constant redundancy to an input code. The input symbol is stored in the interleaver memory 100. Thereafter, the symbols stored in the interleaver memory 100 are read and output from (N-1) to 0 addresses in order.
도 2에 도시된 인터리버 메모리(100)의 크기가 (N ×N)이고 인터리버 메모리(100)에 행(row) 단위로 저장되고 열(column) 단위로 출력되는 경우, 입력심볼은 인터리버 쓰기주소 발생기(interleaver write address generator)(200)에서 역방향 인터리빙 주소 발생 알고리즘에 의해 만들어진 쓰기주소(write address)에 저장된다. When the size of the interleaver memory 100 shown in FIG. 2 is (N × N) and is stored in the interleaver memory 100 in units of rows and is output in units of columns, the input symbol is an interleaver write address generator. In the (interleaver write address generator) 200 is stored in the write address (write address) generated by the reverse interleaving address generation algorithm.
이하 인터리버 쓰기주소 발생기(200)에서 사용되는 역방향 인터리빙 주소 발생 알고리즘에 대해 보다 상세히 설명한다. Hereinafter, a reverse interleaving address generation algorithm used in the interleaver write address generator 200 will be described in more detail.
이 역방향 인터리빙 주소 발생 알고리즘에 사용되는 파라미터로는 인터리버 메모리 크기(N ×N)를 나타내는 파라미터와, 인터리버 메모리(100)의 행 주소(row address)를 표현한 이진 주소값을 비트 인버젼(bit inversion)시킨 이진 주소값을 나타낸 인터리버 매개변수(m)와 서로 인접된 심볼들간의 거리를 나타낸 매개변수(J)에 대한 각 파라미터를 사용한다. 이후 인터리버 읽기주소 발생기(300)는 (N-1)번지에서 0번지까지의 열 주소를 순차적으로 발생시켜 인터리버 메모리(100)에 저장된 심볼들이 출력되도록 한다. As a parameter used in the reverse interleaving address generation algorithm, a parameter indicating an interleaver memory size (N × N) and a binary address value representing a row address of the interleaver memory 100 may be bit inversions. Each parameter for the interleaver parameter m representing the binary address value and the parameter J representing the distance between adjacent symbols are used. Thereafter, the interleaver read address generator 300 sequentially generates column addresses from address (N-1) to address 0 so that symbols stored in the interleaver memory 100 are output.
앞에서도 언급한 비트 인버젼에 대해 설명한다. 인터리버 메모리(100)의 크기가 (N ×N = 8 ×8)일 때 행(row)을 나타내는 이진 주소값이 차례로 "0=000(2), 1=001(2), 2=010(2), 3=011(2), 4=100(2), 5=101(2), 6=110(2), 7=111(2)"이다. 이 이진 주소값들을 각각 비트 인버젼시키면 "000(2)=0, 100(2)=4, 010(2)=2, 110(2)=6, 001(2)=1, 101(2)=5, 011(2)=3, 111(2)=7" 이 된다.The aforementioned bit inversion is described. When the size of the interleaver memory 100 is (N × N = 8 × 8), the binary address values representing rows are “0 = 000 (2) , 1 = 001 (2) , 2 = 010 (2 ) , 3 = 011 (2) , 4 = 100 (2) , 5 = 101 (2) , 6 = 110 (2) , 7 = 111 (2) ". Bit-inversion of these binary address values respectively means "000 (2) = 0, 100 (2) = 4, 010 (2) = 2, 110 (2) = 6, 001 (2) = 1, 101 (2). = 5, 011 (2) = 3, 111 (2) = 7 ".
본 발명에 따른 BRO 인터리버에는 이 같은 비트 인버젼이 적용되어, 입력심볼이 인터리버 쓰기주소 발생기(200)에서 발생된 다음 식 4의 주소(Ai)에 따라 저장된다.The bit inversion is applied to the BRO interleaver according to the present invention, and an input symbol is generated by the interleaver write address generator 200 and stored according to the address A i of Equation 4 below.
상기한 식 2에서 i= 0 ~ (N-1) 이며, 는 x보다 크지 않는 최대 정수이다. 또한 BROm(y)는 y의 비트 인버젼시키는 연산자로써, 상기에서도 언급한 바와 같이 BRO 인터리버의 크기가 (8 ×8)일 경우에 BROm(0)=0, BROm(1)=4, BROm(2)=2, BROm(3)=6, BROm(4)=1, BROm(5)=5, BROm(6)=3, BROm(7)=7이 된다.In Formula 2, i = 0 to (N-1), Is the largest integer not greater than x. In addition, BRO m (y) is a bit inversion operator of y. As mentioned above, when the size of the BRO interleaver is (8 × 8), BRO m (0) = 0 and BRO m (1) = 4. , BRO m (2) = 2, BRO m (3) = 6, BRO m (4) = 1, BRO m (5) = 5, BRO m (6) = 3, BRO m (7) = 7 .
입력심볼을 저장할 인터리버 메모리(100)의 쓰기주소를 발생시키는 인터리버 쓰기주소 발생기(200)는 상기한 식 2에서 i가 0에서 (N-1)까지 증가하므로, 입력심볼들은 인터리버 메모리(100)의 마지막 쓰기주소에서부터 상기한 식 2에 의한 쓰기주소에 저장된다. In the interleaver write address generator 200 generating the write address of the interleaver memory 100 to store the input symbols, since i increases from 0 to (N-1) in Equation 2, the input symbols are stored in the interleaver memory 100. From the last write address is stored in the write address according to Equation 2 above.
다음에 BRO 인터리버에 저장된 심볼들은 인터리버 읽기주소 발생기(300)가 발생시킨 (N-1)번지에서 0번지까지의 열 주소대로 출력된다.Next, the symbols stored in the BRO interleaver are output as column addresses from address (N-1) to address 0 generated by the interleaver read address generator 300.
본 발명에 따른 상기의 인터리빙 구조를 사용함으로써, 입력심볼을 인터리버 메모리(100)에 쓰는 시간동안 인터리버 메모리(100)로부터 읽어내는 출력심볼량에 해당되는 메모리 영역만 더 있으면 이중 메모리 구조를 운용하는 경우와 동일하게 블록 인터리빙을 실현할 수 있다.By using the interleaving structure according to the present invention, if there is more memory area corresponding to the output symbol amount read out from the interleaver memory 100 during the writing time of the input symbol into the interleaver memory 100, the dual memory structure is operated. Likewise, block interleaving can be realized.
이상에서 설명한 바와 같이 본 발명의 블록 인터리빙 방법 및 그를 위한 장치에 따르면 다음과 같은 효과가 있다.As described above, according to the block interleaving method and apparatus therefor, the present invention has the following effects.
본 발명에서는 인터리빙 주소를 만들어 내는 역방향 인터리빙 주소 발생 알고리즘(Backward Interleaving Address Generation Algorithm)을 적용하여 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 수행함으로써 자원 낭비 없는 체계적인 인터리빙 구조를 실현할 수 있다.According to the present invention, a systematic interleaving structure without waste of resources can be realized by performing backward BRO interleaving write and sequential read by applying a backward interleaving address generation algorithm that generates an interleaving address.
또한 인터리딩될 심볼량이 많아서 인터리버 메모리에 심볼들을 저장하는 시간이 인터리버 메모리로부터 심볼들을 읽어내는 시간보다 많이 걸릴 경우에, 하나의 인터리버 메모리를 갖는 구조로도 완전한 인터리빙 효과를 얻을 수 있다. In addition, when the amount of symbols to be interleaved is so large that storing symbols in the interleaver memory takes more time than reading symbols from the interleaver memory, a complete interleaving effect can be obtained even with a structure having one interleaver memory.
특히 본 발명은 음성 데이터를 전송하는 시스템은 물론 영상이나 디지털 데이터를 전송하는 고속 통신 시스템에 보다 효과적인 인터리빙 구조를 제공하며, 전송시간별로 인터리빙될 심볼량이 변하거나 여러 인터리버를 통합하려는 시스템에 유용하다.In particular, the present invention provides a more effective interleaving structure for a system for transmitting audio data as well as a high speed communication system for transmitting video or digital data, and is useful for a system for changing the amount of symbols to be interleaved for each transmission time or for integrating several interleavers.
도 1은 종래의 블록 인터리빙 방법을 설명하기 위한 장치 구성을 나타낸 블록도.1 is a block diagram showing an apparatus configuration for explaining a conventional block interleaving method.
도 2는 본 발명의 블록 인터리빙 방법을 설명하기 위한 장치 구성을 나타낸 블록도. 2 is a block diagram showing an apparatus configuration for explaining the block interleaving method of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100 : 인터리버 메모리 100: interleaver memory
200 : 인터리버 쓰기주소 발생기200: interleaver write address generator
300 : 인터리버 읽기주소 발생기300: interleaver read address generator
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0012190A KR100499467B1 (en) | 2000-03-10 | 2000-03-10 | Block interleaving method, and apparatus for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0012190A KR100499467B1 (en) | 2000-03-10 | 2000-03-10 | Block interleaving method, and apparatus for the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010088148A KR20010088148A (en) | 2001-09-26 |
| KR100499467B1 true KR100499467B1 (en) | 2005-07-07 |
Family
ID=19654195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0012190A KR100499467B1 (en) | 2000-03-10 | 2000-03-10 | Block interleaving method, and apparatus for the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100499467B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782214B1 (en) * | 2001-05-15 | 2007-12-05 | 엘지전자 주식회사 | Apparatus and Method for embodying multi-carrier interleaving |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510643B1 (en) * | 2000-11-01 | 2005-08-30 | 엘지전자 주식회사 | Method for interleaving in Mobile Communication System |
| KR100525549B1 (en) * | 2002-12-11 | 2005-10-31 | 주식회사 팬택앤큐리텔 | Read Address Counting Apparutus and its method in Block Interleaver |
| US8391410B2 (en) | 2004-07-29 | 2013-03-05 | Qualcomm Incorporated | Methods and apparatus for configuring a pilot symbol in a wireless communication system |
| EP1771963A1 (en) * | 2004-07-29 | 2007-04-11 | Qualcomm Incorporated | System and method for interleaving |
| US9246728B2 (en) | 2004-07-29 | 2016-01-26 | Qualcomm Incorporated | System and method for frequency diversity |
| KR101365372B1 (en) * | 2004-12-27 | 2014-02-19 | 엘지전자 주식회사 | Method for interleaving packet data of PDCH in mobile communication system |
| US9391751B2 (en) | 2005-07-29 | 2016-07-12 | Qualcomm Incorporated | System and method for frequency diversity |
| US9042212B2 (en) | 2005-07-29 | 2015-05-26 | Qualcomm Incorporated | Method and apparatus for communicating network identifiers in a communication system |
-
2000
- 2000-03-10 KR KR10-2000-0012190A patent/KR100499467B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782214B1 (en) * | 2001-05-15 | 2007-12-05 | 엘지전자 주식회사 | Apparatus and Method for embodying multi-carrier interleaving |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010088148A (en) | 2001-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100370239B1 (en) | Memory device for applying to high speed block pipelined reed-solomon decoder and method of memory access and reed-solomon decoder having the memory device | |
| EP0681373B1 (en) | Convolutional interleaver with reduced memory requirements and address generator therefor | |
| JP3958745B2 (en) | Communication system interleaving apparatus and method | |
| JP2004088789A (en) | Interleaving/deinterleaving device and method of communication system | |
| JP3880964B2 (en) | Interleaver and interleaving method in communication system | |
| JP2000068862A (en) | Error correction coder | |
| JPH10214486A (en) | Method of generating superposed interleaver and memory address | |
| US6182265B1 (en) | Method for encoding a channel using a parallel convolutional encoder | |
| GB2305086A (en) | Viterbi trellis decoder using branch metrics | |
| CN111294059A (en) | Encoding method, decoding method, error correction method and related device | |
| KR100499467B1 (en) | Block interleaving method, and apparatus for the same | |
| US7895498B2 (en) | Apparatuses and method for error correction coding and error correction decoding | |
| JP2009512353A (en) | Improved turbo code interleaver for low frame error rate | |
| JP3891568B2 (en) | Method and apparatus for decoding error correction code | |
| US20050050284A1 (en) | System and method for interleaving data in a communications device | |
| JP2007158463A (en) | Interleave method, interleave device and deinterleave device | |
| JPH10313275A (en) | Memory for data processing in mobile telephone system | |
| US6718505B1 (en) | Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC) | |
| KR100762612B1 (en) | Apparatus for sharing memory between interleaver and deinterleaver in turbo decoder and method thereof | |
| KR100487366B1 (en) | Block interleaving method, and apparatus for the same | |
| CN108023662B (en) | Configurable packet interleaving method and interleaver | |
| KR100248395B1 (en) | Design method of channel encoder in digital communication | |
| KR100439029B1 (en) | Parallel de-interleaver and receiver including the de-interleaver in CDMA transfer system | |
| US6687870B1 (en) | Method and apparatus for interleaving for information transmission or storage applications | |
| US20020003885A1 (en) | Enhanced encryption of digital communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E801 | Decision on dismissal of amendment | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |