KR100244199B1 - 자기기록 재생장치의 신호보정회로 - Google Patents

Abstract

고밀도 자기기록 재생장치에서 재생시 비대칭성인 고립재생펄스를 보정하는 신호보정회로에 관한 것으로서, 특히 재생시 검출되는 고립 재생 펄스의 반치폭을 줄임과 동시에 고립 재생 펄스의 피크를 중심으로 양쪽 방향의 첫 번째 제로 크로싱을 보정하는 펄스 슬리밍부와, 상기 펄스 슬리밍부의 출력을 소정 시간 지연시킨 후 출력함과 동시에 상기 펄스 슬리밍부의 출력을 이용하여 소정 시간 간격을 두고 비제로 크로싱을 보정하기 위한 보정 신호를 발생하는 보정 신호 발생부와, 상기 보정 신호 발생부에서 소정시간 지연된 후 출력되는 신호와 소정의 시간 간격을 두고 발생된 두 보정 신호를 더하여 매 비트 간격마다 파형이 제로 크로싱을 지나도록 보정하는 가산기로 구성되어, 펄스 슬리밍부에서 펄스 슬리밍을 수행함과 동시에 고립재생 펄스가 T,-T 지점에서 제로 크로싱을 지나도록 하고, 보정 신호 발생부와 가산기에 의해 2T, -2T 지점에서의 미스 제로 크로싱을 보정함으로써, 파형의 반치폭이 좁아지는 펄스 슬리밍이 이루어짐과 동시에 고립재생 펄스의 파형이 매 비트 간격마다 제로크로싱을 지나므로 심볼간 간섭을 없애 고밀도 자기기록 재생장치의 성능을 높일 수 있다.

Description

자기기록 재생장치의 신호보정회로

본 발명은 고밀도 자기기록 재생장치에 관한 것으로서, 특히 재생시 비대칭성인 고립재생펄스를 보정하는 신호보정회로에 관한 것이다.

일반적으로 자기기록 재생장치에서 펄스 슬리밍(Pulse Slimming)은 정해진 대역에 데이터를 많이 기록하는 고밀도 기록을 실현하는데 매우 필수적인 요소이다. 이때, 비트 지속기간(Bit Duration)(Tb)의 간격이 작아질수록 단위 시간당 기록되는 데이터 양은 증가하는데, 고립재생 펄스의 반치폭( 펄스폭이 50인 위치 즉, 고립재생 펄스 피크의 절반 지점에서의 펄스 폭)이 비트 지속기간(Bit Duration)(Tb)보다 훨씬 크다면 심볼간 간섭이 심해져 성능 열화를 초래하게 된다. 이때, 데이터 율(fb=1/Tb)은 Tb에 반비례하므로, 반치폭이 Tb보다 훨씬 큰 경우는 데이터 율(Data Rate)을 어느 레벨 이상 올리지 못한다. 그러므로, 높은 데이터 율을 기록하려면 반치폭을 줄여야 한다. 이 반치폭을 줄이는 과정을 펄스 슬리밍이라고 한다.

종래에는 펄스 슬리밍을 위한 등화 방식으로 도 1과 같은 코사인 이퀄라이저(Cosine Equalizer)를 사용하였다.

도 1을 보면, 병렬 연결된 저항(R1,R2), 딜레이 라인(DL), 및 차동 증폭기(OP1)로 구성된다.

상기 딜레이 라인(DL)은 전자 지연선으로서, 일반적으로 인덕턴스와 캐패시턴스를 사다리형으로 구성한 수동 회로망이다. 이때, 상기 딜레이 라인은 일종의 동축 케이블등이 갖는 특성 임피던스 Ro를 가지고 있다. 이러한 딜레이 라인은 인덕턴스 L에 의한 전자 에너지 축적 작용과 캐패시턴스 C의 정전 에너지 축적 작용에 의해 교호로 에너지 변환을 반복하면서 신호가 전송된다. 이때, 축적 에너지의 양 즉, LC의 값에 의해 신호는 일정한 시간만 지연된다. 그리고, 상기 딜레이 라인은 입력측의 에너지를 보내는 신호원의 임피던스와 그 신호 에너지를 받는 종단 임피던스가 딜레이 라인의 특성 임피던스와 같을 때 에너지는 일정 시간 지연된 후 입력측으로 반송되는 에너지 없이 모두 전송된다. 이는 임피던스 매칭이 되지않으면 딜레이 라인을 통해 전송된 에너지는 다시 입력측으로 되돌아가는 반사가 일어나게됨을 의미한다. 즉, 종단 임피던스가 무한대이거나 오픈되어 있으면 전반사가 일어난다.

따라서, 도 1에서 저항 R1과 R2의 병렬 합성 저항은 임피던스 Ro와 매칭이 되어야한다. 그리고, 딜레이 라인의 출력측이 차동 증폭기(OP1)의 비반전단에 연결되는데 상기 차동 증폭기(OP1)의 입력 임피던스는 거의 무한대이므로, 딜레이 라인을 통해 전송된 신호는 일정 시간 지연된 후 다시 입력측으로 전반사된다. 또한 R2는 펄스 슬리밍 정도를 결정하는데 이용된다.

도 2는 고립 재생 펄스가 완전 대칭인 경우를 나타낸 것으로서, 도 2a에서 파형 '1'은 저항(R1)을 통해 입력된 신호가 딜레이 라인을 통과하여 차동 증폭기(OP1)의 비반전단인 b점에 나타나는 파형을 나타낸 것이고, 파형 '2'는 저항(R1)을 통해 입력된 신호가 딜레이 라인을 통과하기 전에 저항 R2를 통해 K배하여 차동 증폭기(OP1)의 반전단인 c점에 나타나는 파형을 나타낸 것이며, 파형 '3'은 저항(R1)을 통해 입력된 신호가 딜레이 라인을 통과한 후 b점에서 다시 반사하여 저항(R2)을 통해 K배하여 c점에 나타낸 것이다. 그러므로, 차동 증폭기(OP1)의 반전단인 c점에서는 딜레이 라인의 지연 시간만큼 간격을 두고 파형 '2'와 파형 '3'이 나타난다.

그리고, 도 2a와 같이 나타난 대칭 파형을 차동 증폭기(OP1)에서 차동 증폭하면 도 2b와 같은 파형이 나타난다. 이때, 도 2b의 출력 파형을 보면, 파형의 반치폭이 좁아지며, 또한 매 비트 간격마다 파형이 제로 크로싱을 지남을 알 수 있다. 이런 경우 파형 보정이 양호하게 되었다고 볼 수 있다.

그러나, 실제적으로 고립 재생펄스는 테이프나 헤드의 기구적 특성때문에도 2에서와 같이 완전 대칭이 아니고 도 3에서와 같이 비대칭적이다.

도 3a에서 파형 '1'은 저항(R1)을 통해 입력된 신호가 딜레이 라인을 통과하여 차동 증폭기(OP1)의 비반전단인 b점에 나타나는 파형을 나타낸 것이고, 파형 '2'는 저항(R1)을 통해 입력된 신호가 딜레이 라인을 통과하기 전에 저항 R2를 통해 K배하여 차동 증폭기(OP1)의 반전단인 c점에 나타나는 파형을 나타낸 것이며, 파형 '3'은 저항(R1)을 통해 입력된 신호가 딜레이 라인을 통과한 후 b점에서 다시 반사하여 저항(R2)을 통해 K배하여 c점에 나타낸 것이다. 그러므로, 차동 증폭기(OP1)의 반전단인 c점에서는 딜레이 라인의 지연 시간만큼 간격을 두고 파형 '2'와 파형 '3'이 나타난다.

그리고, 도 2a와 같이 나타난 비대칭 파형을 차동 증폭기(OP1)에서 차동 증폭하면 도 2b와 같은 파형이 나타난다. 이때, 도 2b의 출력 파형을 보면, 시간 T점과 2T 지점에서 출력 파형이 제로 크로싱을 지나지 않음을 알 수 있다. 이러한 경우 심볼간 간섭을 일으키는데, 이러한 간섭은 검출시에 에러를 유발할 가능성이 높다.

따라서, 종래의 코사인 이퀄라이저는 고립재생 펄스가 완전 대칭인 경우에는 효과적이나 고립 재생 펄스가 비대칭인 경우에는 제로 크로싱을 만족하지 못하는 문제점을 갖고 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 고밀도 기록 재생시 비대칭성 고립재생펄스에 대해 펄스 슬리밍과 제로 크로싱을 모두 만족하도록 하는 자기기록 재생장치의 신호 보정 회로를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 자기기록 재생장치의 신호 보정 회로의 특징은, 재생시 검출되는 고립 재생 펄스의 반치폭을 줄임과 동시에 고립 재생 펄스의 피크를 중심으로 양쪽 방향의 첫 번째 제로 크로싱을 보정하는 펄스 슬리밍부와, 상기 펄스 슬리밍부의 출력을 소정 시간 지연시킨 후 출력함과 동시에 상기 펄스 슬리밍부의 출력을 이용하여 소정 시간 간격을 두고 미스 제로 크로싱을 보정하기 위한 보정 신호를 발생하는 보정 신호 발생부와, 상기 보정 신호 발생부에서 소정시간 지연된 후 출력되는 신호와 소정의 시간 간격을 두고 발생된 두 보정 신호를 더하여 매 비트 간격마다 파형이 제로 크로싱을 지나도록 보정하는 가산기를 포함하여 구성되는데 있다.

도 1은 종래의 펄스 슬리밍 회로의 구성 블록도

도 2a, 도 2b는 도 1에서 대칭적인 고립재생 펄스의 펄스 슬리밍 과정을 나타낸 파형도

도 3a, 도 3b는 도 1에서 비대칭적인 고립재생 펄스의 펄스 슬리밍 과정을 나타낸 파형도

도 4는 본 발명에 따른 자기기록 재생장치의 신호보정회로의 구성 블록도

도 5a 내지 도 5d는 도 4에서 비대칭적인 고립재생 펄스의 펄스 슬리밍 및 제로 크로싱 과정을 나타낸 파형도

도면의 주요부분에 대한 부호의 설명

10 : 펄스 슬리밍부 20 : 보정 신호 발생부

30 : 가산기 R1∼R12 : 저항

DL1∼DL3 : 딜레이 라인 OP1,OP2 : 차동 증폭기

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

도 4는 본 발명에 따른 자기기록 재생장치의 신호보정 장치에 대한 구성 블록도로서, 펄스 슬리밍부(10), 보정 신호 발생부(20), 및 가산기(30)로 구성된다.

상기 펄스 슬리밍부(10)는 도 1의 코사인 이퀄라이저에 저항(R3)을 추가한 구성으로, 상기 저항(R3)은 딜레이 라인(DL1)을 통과한 후 다시 반사되어오는 신호를 저항(R2)과의 조합에 의해 일정한 비로 나눈다. 이때, 저항(R3)과 딜레이 라인(DL1) 사이의 A점에서 왼쪽으로 바라본 저항(R1//R2+R3)의 합성 임피던스는 딜레이 라인(DL1)의 특성 임피던스와 같도록 설정하여 A점의 반사를 막는다. 상기 딜레이 라인(DL1)의 지연 시간 τ은 임의의 시간으로서, 축적 에너지의 양 즉, LC의 값에 의해 결정된다.

그리고, 상기 보정 신호 발생부(20)는 상기 펄스 슬리밍부(10)의 출력 전압을 분압하는 임피던스 매칭용 저항(R4,R5), 입력측은 상기 저항(R4,R5)의 노드에 연결되고 출력측은 오픈되는 딜레이 라인(DL2), 비반전단(+)은 상기 저항(R5)에 연결되고 반전단(-)은 접지되는 차동 증폭기(OP2), 상기 차동 증폭기(OP2)의 출력 전압을 분압하는 저항(R8), 상기 펄스 슬리밍부(10)의 출력 신호를 임의의 시간동안 지연시켜 출력하는 딜레이 라인(DL3), 및 상기 딜레이 라인(DL3)의 양측에 연결되는 임피던스 매칭용 저항(R6,R7)으로 구성된다. 여기서, 저항(R4)과 저항(R5)의 병렬 합성저항은 딜레이 라인(DL2)의 특성 임피던스와 매칭되도록 설정된다.

상기 가산기(30)는 저항(R9,R10,R11,R12), 연산 증폭기(31)로 구성되어 상기 보정 신호 발생부(20)의 차동 증폭기(OP2)의 출력과 딜레이 라인(DL3)의 출력을 더한다.

이와같이 구성된 본 발명에서 테이프나 헤드의 기구적 특성으로 인해 비대칭적인 고립 재생 펄스가 저항(R1)을 통해 a 노드로 입력되면 저항(R3)과 딜레이 라인(DL1)을 통해 임의의 시간(τ)동안 지연된 후 도 5a의 파형 '1'과 같이 차동 증폭기(OP1)의 비반전단(+)(b)으로 입력되고, 동시에 저항(R2)에서 K1배 되어 도 5a의 파형 '2'와 같이 차동 증폭기(OP1)의 반전단(-)(c)으로 입력된다. 또한, 상기 차동 증폭기(OP1)의 입력 임피던스는 거의 무한대이므로, 차동 증폭기(OP1)의 비반전단(+)으로 파형 '1'과 같이 전송된 신호는 다시 반사되어 딜레이 라인(DL1)을 통해 저항(R3)에서 분압된 후 저항(R2)에서 K1배되어 파형 '3'과 같이 차동 증폭기(OP1)의 반전단(-)으로 입력된다. 따라서, 파형 '2'와 파형 '3'은 크기 즉, 피크치가 서로 다른 파형이 되어 차동 증폭기(OP1)의 반전단(-)으로 입력된다. 상기 차동 증폭기(OP1)는 비반전단(+)으로 입력되는 도 5a의 파형 '1'과 같은 신호와 반전단(-)으로 임의의 시간 간격을 두고 입력되는 도 5a의 파형 '2' 및 파형 '3'의 신호의 차를 증폭하여 도 5b와 같이 출력한다. 도 5b를 보면, 고립 재생 펄스가 비대칭이었으나 고립 재생 펄스의 피크를 중심으로 양쪽 방향의 -T, T 지점에서는 제로 크로싱이 이루어짐을 알 수 있다. 즉, 고립 재생 펄스의 피크를 중심으로 왼쪽 방향으로 첫 번째 제로 크로싱(즉, -T)은 저항 R2로 맞추고 오른쪽 방향의 첫 번째 제로 크로싱(즉, T)은 저항 R3를 추가하여 저항 R2와 R3의 비로서 맞춘다. 이는 저항(R2) 값은 고정되어 있는데, 고립 재생 펄스는 양쪽의 폭이 비대칭이므로, 한쪽은 저항 R2를 이용하여 제로 크로싱을 맞추고 다른 한쪽은 저항 R2와 저항 R3의 비로 펄스의 크기를 제어하여 제로 크로싱을 맞춘다. 여기서, T의 간격은 비트 지속기간(Tb)의 간격과 같다.

그러나, 2T 지점에서는 제로 크로싱이 이루어지지 않고 있다. 이를 보정하기 위하여 보정 신호 발생부(20)와 가산기(30)가 이용된다.

즉, 상기 펄스 슬리밍부(10)의 차동 증폭기(OP1)의 출력(d)은 두 경로로 진행된다. 먼저, 저항(R4)으로 입력된 신호는 저항(R5)을 통해 K2배되어 도 5c의 파형 '1'과 같이 차동 증폭기(OP2)의 비반전단(+)으로 출력되고, 딜레이 라인(DL2)을 통과하여 오픈 지점에서 다시 반사된 신호(4Tb 지연된 신호)도 또한 저항(R5)를 통해 K2배되어 도 5c의 파형 '2'와 같이 상기 차동 증폭기(OP2)의 비반전단(+)(e)으로 출력된다. 이때, 딜레이 라인(DL2)은 출력단이 오픈되어 있으므로 딜레이 라인(DL2)을 통과한 신호는 무조건 다시 전반사되는데 저항(R4)과 저항(R5)의 병렬 합성저항은 딜레이 라인(DL2)의 특성 임피던스와 매칭되도록 설정되어 있어 펄스 슬리밍부(10) 쪽으로의 반사는 없다. 그리고, 상기 딜레이 라인(DL2)의 지연 시간을 인덕턴스 L와 캐패시턴스 C를 이용하여 2Tb로 설정하면 파형 '2'는 딜레이 라인(DL2)을 통과하면서 2Tb 지연되고 다시 딜레이 라인(DL2)을 통해 반사되면서 2Tb 지연되어 도 5c의 파형 '1'과 파형 '2'는 시간 간격이 4Tb만큼 난다. 그리고, 상기 차동 증폭기(OP1)는 반전단(-)이 접지되어 있으므로 비반전단(+)으로 입력되는 + 신호만 증폭되어 출력된다.

한편, 상기 슬리밍부(10)에서 저항(R6)으로 입력된 신호는 딜레이 라인(DL3)에서 임의의 시간(예컨대, 2Tb)동안 지연된 후 저항(R7)을 통해 출력된다. 여기서, 저항 R6과 R7의 임피던스가 딜레이 라인(DL3)의 특성 임피던스와 매칭되도록 설정되면 상기 딜레이 라인(DL3)을 통과하는 신호는 반사없이 그대로 출력된다. 이때, 저항(R7)과 딜레이 라인(DL3)의 특성 임피던스가 매칭되면 딜레이 라인(DL3)을 통해 출력되는 파형의 모양은 그대로이면서 크기가 반정도 줄어들므로 차동 증폭기(OP2)의 출력을 저항(R8)을 통해 분압시킨다. 그리고, 상기 딜레이 라인(DL3)을 통과하는 신호(f)와 차동 증폭기(OP2)를 통과하는 신호(g)를 가산기(30)에서 더하면 도 5d에서와 같이 2T, -2T 지점에서도 제로 크로싱이 이루어지게 된다.

따라서, 비대칭적인 고립재생 펄스의 반치폭을 줄이는 펄스 슬리밍이 이루어짐과 동시에 T(=Tb)구간마다 제로 크로싱이 일어남을 알 수 있다.

한편, 본 발명은 펄스 슬리밍부(10)의 딜레이 라인(DL1)의 출력단과 그라운드 사이에 저항을 추가하되 완전한 임피던스 매칭은 안되도록 저항 값을 조절하여 딜레이 라인(DL1)에서 부분반사만을 일으킴으로써, 비대칭적인 고립 재생펄스의 비제로 크로싱을 보정할 수 있다.

또한, 고립 재생 펄스의 보정 상태에 따라 저항(R4)과 딜레이 라인(DL2) 사이에 저항을 하나 추가하여 딜레이 라인(DL2)을 통과하지 않은 도 5c의 파형 '1'과 딜레이 라인(DL2)을 통과하여 반사된 도 5c의 파형 '2'의 크기를 다르게함으로써, 2T, -2T 지점에서의 제로 크로싱을 좀더 정확하게 보정할 수 있다.

이상에서와 같이 본 발명에 따른 자기기록 재생장치의 신호보정 회로에 의하면, 코사인 이퀄라이저에 저항을 추가하여 딜레이 라인을 통과하지 않는 신호와 딜레이 라인을 통과하여 반사된 신호의 크기를 다르게 함에 의해 고립재생 펄스가 T,-T 지점에서 제로 크로싱을 지나도록 하고, 회로의 추가로 4Tb 시간 간격을 두고 보정 신호를 발생시켜 2T, -2T 지점에서의 비제로 크로싱을 보정함으로써, 파형의 반치폭이 좁아지는 펄스 슬리밍이 이루어짐과 동시에 고립재생 펄스의 파형이 매 비트 간격마다 제로크로싱을 지나므로 심볼간 간섭을 없애 고밀도 자기기록 재생장치의 성능을 높이는 효과가 있다.

Claims (10)

1. 자기 기록매체를 이용하여 데이터를 기록 및 재생하는 자기기록 재생장치에 있어서,

   재생시 검출되는 고립 재생 펄스의 반치폭을 줄임과 동시에 고립 재생 펄스의 피크를 중심으로 양쪽 방향의 첫 번째 제로 크로싱을 보정하는 펄스 슬리밍부와,

   상기 펄스 슬리밍부의 출력을 소정 시간 지연시킨 후 출력함과 동시에 상기 펄스 슬리밍부의 출력을 이용하여 소정 시간 간격을 두고 미스 제로 크로싱을 보정하기 위한 보정 신호를 발생하는 보정 신호 발생부와,

   상기 보정 신호 발생부에서 소정시간 지연된 후 출력되는 신호와 소정의 시간 간격을 두고 발생된 두 보정 신호를 더하여 매 비트 간격마다 파형이 제로 크로싱을 지나도록 보정하는 가산기를 포함하여 구성됨을 특징으로 하는 자기기록 재생장치의 신호보정회로.
2. 제 1 항에 있어서, 상기 펄스 슬리밍부는

   입력되는 고립 재생 펄스를 분압하는 제 1 저항과,

   상기 제 1 저항에서 분압된 고립 재생 펄스 신호를 소정시간동안 지연시켜 출력하는 딜레이 라인과,

   입력된 고립 재생 펄스를 분압하여 출력함과 동시에 상기 딜레이 라인을 통과하여 반사된 신호를 제 1 저항과의 비로 분압하여 출력하는 제 2 저항과,

   상기 딜레이 라인을 통과하는 신호와 제 2 저항을 통해 소정 시간 간격을 두고 입력되는 신호를 차동 증폭하는 차동 증폭기로 구성됨을 특징으로 하는 자기기록 재생장치의 신호보정 회로.
3. 제 2 항에 있어서, 상기 제 1, 제 2 저항의 합성 임피던스와 딜레이 라인의 특성 임피던스가 매칭되도록 설정됨을 특징으로 하는 자기기록 재생장치의 신호보정 회로.
4. 제 1 항에 있어서, 상기 펄스 슬리밍부는

   입력되는 고립 재생 펄스 신호를 소정시간동안 지연시켜 출력하는 딜레이 라인과,

   상기 딜레이 라인을 통과하는 신호의 전압을 분압하는 제 1 저항과,

   입력되는 고립 재생 펄스를 분압하여 출력함과 동시에 상기 딜레이 라인을 통과하여 반사된 신호를 분압하여 출력하는 제 2 저항과,

   상기 딜레이 라인을 통과하는 신호와 제 2 저항을 통해 소정 시간 간격을 두고 입력되는 신호를 차동 증폭하는 차동 증폭기로 구성됨을 특징으로 하는 자기기록 재생장치의 신호보정 회로.
5. 제 4 항에 있어서, 상기 제 1 저항은 상기 딜레이 라인의 특성 임피던스와 비매칭되도록 설정됨을 특징으로 하는 자기기록 재생장치의 신호보정 회로.
6. 제 4 항에 있어서, 상기 제 2 저항은 딜레이 라인의 특성 임피던스와 매칭되도록 설정됨을 특징으로 하는 자기기록 재생장치의 신호보정 회로.
7. 제 1 항에 있어서, 상기 보정 신호 발생부는

   상기 펄스 슬리밍부의 출력 전압을 소정 시간 지연시켜 가산기로 출력하는 제 1 딜레이 라인과,

   상기 제 1 딜레이 라인의 입출력단에 각각 연결되는 임피던스 매칭용 제 1, 제 2 저항과,

   출력단을 오픈시켜 상기 펄스 슬리밍부의 출력 전압이 소정 시간 지연되어 통과하면 이를 다시 전반사시키는 제 2 딜레이 라인과,

   상기 펄스 슬리밍부의 출력 전압을 분압하여 출력함과 동시에 상기 제 2 딜레이 라인을 통과하여 전반사된 신호를 분압하여 출력하는 제 3 저항과,

   반전단은 접지되어 상기 제 3 저항을 통해 비반전단으로 임의의 시간 간격을 두고 입력되는 신호와의 차를 증폭하여 상기 가산기로 출력하는 차동 증폭기를 포함하여 구성됨을 특징으로 하는 자기기록 재생장치의 신호보정 회로.
8. 제 7 항에 있어서, 상기 제 3 저항은 제 2 딜레이 라인의 특성 임피던스와 매칭되도록 설정됨을 특징으로 하는 자기기록 재생장치의 신호보정 회로.
9. 제 7 항에 있어서, 상기 차동 증폭기의 출력단에는 차동 증폭기의 출력을 분압하는 저항이 연결됨을 특징으로 하는 자기기록 재생장치의 신호보정 회로.
10. 제 7 항에 있어서, 상기 제 3 저항과 제 2 딜레이 라인 사이에 제 4 저항을 연결하여 상기 제 3 저항과 제 4 저항의 비로 제 2 딜레이 라인을 통과하여 반사된 신호의 크기를 제어함을 특징으로 하는 자기기록 재생장치의 신호보정 회로.

Images