KR100243012B1 - Method for making trench structure of semiconductor device - Google Patents

Method for making trench structure of semiconductor device Download PDF

Info

Publication number
KR100243012B1
KR100243012B1 KR1019970021200A KR19970021200A KR100243012B1 KR 100243012 B1 KR100243012 B1 KR 100243012B1 KR 1019970021200 A KR1019970021200 A KR 1019970021200A KR 19970021200 A KR19970021200 A KR 19970021200A KR 100243012 B1 KR100243012 B1 KR 100243012B1
Authority
KR
South Korea
Prior art keywords
trench structure
etching
trench
semiconductor device
forming
Prior art date
Application number
KR1019970021200A
Other languages
Korean (ko)
Other versions
KR19980085202A (en
Inventor
김한수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970021200A priority Critical patent/KR100243012B1/en
Publication of KR19980085202A publication Critical patent/KR19980085202A/en
Application granted granted Critical
Publication of KR100243012B1 publication Critical patent/KR100243012B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Abstract

본 발명은 반도체 소자의 트랜치구조 형성방법에 관한 것으로, 종래 반도체 소자의 트랜치구조 형성방법은 한 번의 트랜치식각공정으로 깊은 트랜치구조를 형성함으로써, 트랜치식각공정의 부산물(polymer)이 트랜치구조의 하부에 누적되어도 식각 부산물을 제거하는데 한계가 있어 염원하는 깊은 트랜치구조를 제조할 수 없는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 다단계의 트랜치식각으로 깊은 트랜치구조를 형성하며, 상기 다단계의 트랜치 식각공정간에 식각 부산물을 제거하는 단계를 포함하여 깊은 트랜치구조 형성시 식각 부산물이 잔존하지 않아 염원하는 깊은 트랜치구조를 형성할 수 있는 효과가 있다.The present invention relates to a method of forming a trench structure of a semiconductor device, the conventional method of forming a trench structure of a semiconductor device by forming a deep trench structure in one trench etching process, by-product (polymer) of the trench etching process in the lower portion of the trench structure Even if cumulative, there is a limit in removing the etch by-products, so there is a problem in that a deep trench structure cannot be manufactured. In view of the above problems, the present invention forms a deep trench structure by using a multi-step trench etch, and includes removing the etch by-products between the multi-step trench etching processes. There is an effect that can form a trench structure.

Description

반도체 소자의 트랜치구조 형성방법Trench structure formation method of semiconductor device

본 발명은 반도체 소자의 트랜치구조 형성방법에 관한 것으로, 특히 다단계의 트랜치식각공정과 상기 다단계의 트랜치식각공정의 사이에 식각의 부산물을 제거하는 단계를 포함하여 깊은 트랜치구조를 형성하는데 적당하도록 한 반도체 소자의 트랜치구조 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a trench structure of a semiconductor device, and more particularly, to a semiconductor suitable for forming a deep trench structure including removing by-products of etching between a multi-step trench etching process and the multi-step trench etching process. It relates to a method of forming a trench structure of the device.

일반적으로, 반도체 소자 제조공정에 있어서, 트랜치구조는 각 소자간의 분리, 또는 고집적화에 따른 소자의 집적도 향상을 위해 주로 사용된다. 이러한 트랜치구조를 형성하기 위한 종래의 기술은 산화막을 식각 마스크로 하여 식각 가스를 이용하여 한 단계의 식각공정으로 트랜치구조를 형성하였으며, 이와 같은 종래 반도체 소자의 트랜치구조 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, in the semiconductor device manufacturing process, the trench structure is mainly used to improve the integration of the device due to separation or high integration between the devices. Conventional technology for forming such a trench structure has formed a trench structure in one step etching process using an etching gas using an oxide film as an etching mask, refer to the accompanying drawings a method of forming a trench structure of a conventional semiconductor device When described in detail as follows.

도1a 내지 도1c는 종래 반도체 소자의 트랜치구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2)을 증착하고, 그 산화막(2)의 상부에 감광막(3)을 도포한후, 상기 감광막(3)을 노광 및 식각하여 트랜치구조 패턴을 형성하는 단계(도1a)와; 상기 트랜치구조 패턴이 형성된 감광막(3)을 식각마스크로 하는 식각공정으로 산화막(2)에 트랜치구조 패턴을 형성하고, 상기 감광막(3)을 제거하는 단계(도1b)와; 상기 트랜치구조 패턴이 형성된 산화막(2)을 식각마스크로 하는 트랜치식각공정으로 상기 기판(1)에 깊은 트랜치구조를 형성하는 단계(도1c)로 구성된다.1A to 1C are cross-sectional views of a process for fabricating a trench structure of a conventional semiconductor device. As shown therein, an oxide film 2 is deposited on an upper portion of a substrate 1 and a photosensitive film 3 is disposed on an oxide film 2. After coating, forming a trench structure pattern by exposing and etching the photoresist film (FIG. 1A); Forming a trench structure pattern on the oxide film 2 by an etching process using the photoresist film 3 on which the trench structure pattern is formed as an etching mask, and removing the photoresist film 3 (FIG. 1B); And forming a deep trench structure in the substrate 1 by a trench etching process using the oxide film 2 having the trench structure pattern as an etching mask (FIG. 1C).

이하, 상기와 같이 구성되는 종래 반도체 소자의 트랜치구조 형성방법을 좀더 상세히 설명한다.Hereinafter, a method of forming a trench structure of a conventional semiconductor device configured as described above will be described in more detail.

먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 산화막(2)을 증착한다. 이때의 산화막(2)은 열산화막 또는 화학증착 산화막을 사용한다. 또한, 상기 산화막(2)의 상부에 감광막(3)을 도포한다음, 사진 식각공정으로 트랜치구조 패턴을 형성한다.First, as shown in FIG. 1A, an oxide film 2 is deposited on the substrate 1. At this time, the oxide film 2 uses a thermal oxide film or a chemical vapor deposition oxide film. In addition, after the photosensitive film 3 is applied on the oxide film 2, a trench structure pattern is formed by a photolithography process.

그 다음, 도1b에 도시한 바와 같이 상기 트랜치구조 패턴이 형성된 감광막(3)을 식각 마스크로 하는 비등방성식각으로 산화막(2)을 식각하여, 그 산화막(2)에 트랜치구조 패턴을 형성한 후, 상기 감광막(3)을 제거한다.Next, as shown in FIG. 1B, the oxide film 2 is etched by anisotropic etching using the photosensitive film 3 on which the trench structure pattern is formed as an etch mask, and then a trench structure pattern is formed on the oxide film 2. Then, the photosensitive film 3 is removed.

그 다음, 도1c에 도시한 바와 같이 상기 트랜치구조 패턴이 형성된 산화막(2)을 식각 마스크로 하는 트랜치 식각공정으로 기판(1)에 깊은 트랜치구조를 형성하여 제조공정을 완료하고, 이후의 공정에서 제조된 트랜치구조를 응용하여 분리구조 또는 소자의 다른 패턴을 제조하게 된다.Next, as shown in FIG. 1C, a deep trench structure is formed on the substrate 1 by a trench etching process using the oxide film 2 having the trench structure pattern as an etch mask to complete the manufacturing process. The fabricated trench structure is applied to fabricate isolation structures or other patterns of devices.

상기 식각 부산물의 발생원인은 식각 가스와 기판(1)이 완전히 반응되지 않아 생기는 경우(Cl계통)와, 기판(1)이 식각 가스와 반응후 완전히 배기가 되지 않아 패턴에 남는 경우(C계통)가 있다.The cause of the etching by-products is generated when the etching gas and the substrate 1 do not completely react (Cl system), and when the substrate 1 does not completely exhaust after reacting with the etching gas (C system). There is.

그러나, 상기와 같은 종래 반도체 소자의 트랜치구조 형성방법은 한 번의 트랜치식각공정으로 깊은 트랜치구조를 형성함으로써, 트랜치 식각공정의 부산물(polymer)이 트랜치구조의 하부에 누적되어도 식각 부산물을 제거하는데 한계가 있어 염원하는 깊은 트랜치구조를 제조할 수 없는 문제점이 있었다.However, the method of forming a trench structure of the conventional semiconductor device as described above forms a deep trench structure in one trench etching process, so that even if polymers of the trench etching process are accumulated under the trench structure, there is a limit in removing the etching byproducts. There was a problem that can not manufacture a deep trench structure to be desired.

이와 같은 문제점을 감안한 본 발명은 트랜치구조의 하부에 식각공정의 부산물이 누적됨을 방지하여 염원하는 깊은 트랜치구조를 형성하는 반도체 소자의 트랜치구조 형성방법의 제공에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a method for forming a trench structure of a semiconductor device in which a by-product of an etching process is accumulated under the trench structure to form a desired deep trench structure.

도1a 내지 도1c는 종래 반도체 소자의 트랜치구조 제조공정 수순단면도.1A to 1C are cross-sectional views of a trench structure manufacturing process of a conventional semiconductor device.

도2a 내지 도2h는 본 발명에 의한 반도체 소자의 트랜치구조 제조공정 수순단면도.2A to 2H are cross-sectional views of a trench structure manufacturing process of a semiconductor device according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1:기판2:열산화막1: Substrate 2: Thermal Oxidation Film

3:감광막3: photosensitive film

상기와 같은 목적은 다단계로 트랜치 식각공정을 수행하고, 상기 다단계의 트랜치 식각공정의 사이에 식각 부산물을 제거하는 공정을 포함시킴으로써 달성되는 것으로, 이와 같은 본 발명 반도체 소자의 트랜치구조 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is achieved by performing a trench etching process in a multi-step, and including a step of removing the etch by-product between the multi-step trench etching process, the method of forming a trench structure of the present invention When described in detail with reference to the drawings as follows.

도2a 내지 도2h는 본 발명 반도체 소자의 트랜치구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 열산화막(2)을 증착하고, 상기 열산화막(2)의 상부에 감광막(3)을 증착한 후, 상기 감광막(3)에 사진식각공정을 이용한 트랜치구조 패턴을 형성하는 단계(도2a)와; 상기 감광막(3)을 식각 마스크로 하는 비등방성식각으로 열산화막(2)에 트랜치구조 패턴을 형성하는 단계(도2b)와; 상기 열산화막(2)을 식각마스크로 하는 트랜치식각으로 기판(1)에 얕은 트랜치구조를 형성하는 단계(도2c)와; 상기 트랜치식각으로 기판(1)에 형성한 얕은 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거하는 단계(도2d)와; 상기 얕은 트랜치구조를 트랜치식각하여 중간 깊이의 트랜치구조를 형성하는 단계(도2e)와; 상기 중간 깊이의 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거하는 단계(도2f)와; 상기 중간 깊이의 트랜치구조를 트랜치식각하여 깊은 트랜치구조를 형성하는 단계(도2g)와; 상기 형성된 깊은 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거하는 단계(도2h)로 이루어진다.2A through 2H are cross-sectional views illustrating a process for fabricating a trench structure of a semiconductor device according to the present invention. As shown in FIG. (3) depositing a trench structure pattern using a photolithography process on the photosensitive film 3 (FIG. 2A); Forming a trench structure pattern in the thermal oxide film 2 by anisotropic etching using the photoresist film 3 as an etching mask (FIG. 2B); Forming a shallow trench structure in the substrate (1) by the trench etching using the thermal oxide film (2) as an etching mask (FIG. 2C); Removing the etching by-products accumulated on the side and bottom of the shallow trench structure formed on the substrate 1 by the trench etching (FIG. 2D); Trench etching the shallow trench structure to form a trench structure of medium depth (FIG. 2E); Removing etch byproducts accumulated on the side and bottom of the intermediate depth trench structure (FIG. 2F); Trench etching the intermediate depth trench structure to form a deep trench structure (FIG. 2G); Removing the etching by-product accumulated on the side and bottom of the formed deep trench structure (Fig. 2h).

이하, 상기와 같이 구성된 본 발명 반도체 소자의 트랜치구조 형성방법을 좀더 상세히 설명한다.Hereinafter, the trench structure forming method of the semiconductor device of the present invention configured as described above will be described in more detail.

먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 열산화막(2)을 1~1.5

Figure kpo00001
m로 증착하고, 상기 열산화막(2)의 상부에 감광막(3)을 증착한 후, 상기 감광막(3)에 사진식각공정을 이용한 트랜치구조 패턴을 형성한다.First, as shown in FIG. 2A, the thermal oxide film 2 is placed on the upper portion of the substrate 1 in the range of 1 to 1.5.
Figure kpo00001
After depositing at m and depositing the photoresist film 3 on the thermal oxide film 2, a trench structure pattern using a photolithography process is formed on the photoresist film 3.

그 다음, 도2b에 도시한 바와 같이 상기 감광막(3)을 식각 마스크로 하는 비등방성식각으로 열산화막(2)에 트랜치구조 패턴을 형성한다.Next, as shown in FIG. 2B, a trench structure pattern is formed on the thermal oxide film 2 by anisotropic etching using the photosensitive film 3 as an etching mask.

그 다음, 도2c에 도시한 바와 같이 상기 열산화막(2)을 식각마스크로 하는 트랜치식각으로 기판(1)에 얕은 트랜치구조를 형성한다. 이때 얕은 트랜치구조의 깊이는 염원하는 깊은 트랜치구조의 깊이에 약 30%에 해당하는 깊이로 식각하며, 사용하는 식각가스는 Cl2:N2:SF6=10:1:1을 사용한다.Next, as shown in FIG. 2C, a shallow trench structure is formed in the substrate 1 by trench etching using the thermal oxide film 2 as an etching mask. In this case, the depth of the shallow trench structure is etched to a depth corresponding to about 30% of the depth of the desired deep trench structure, and the etching gas used is Cl 2 : N 2 : SF 6 = 10: 1: 1.

그 다음, 도2d에 도시한 바와 같이 상기 트랜치식각으로 기판(1)에 형성한 얕은 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거한다. 이때, 식각 부산물의 제거에 사용되는 식각가스는 O2와 CF4를 10대 1의 비로 혼합하여 사용한다. 이때 사용되는 식각가스에 의해 상기 열산화막(2)은 100~500

Figure kpo00002
이 식각 된다.Next, as shown in FIG. 2D, the etching by-products accumulated on the side and the bottom of the shallow trench structure formed on the substrate 1 are removed by the trench etching. In this case, the etching gas used to remove the etching by-products is used by mixing O 2 and CF 4 in a ratio of 10 to 1. At this time, the thermal oxide film 2 is 100 to 500 by the etching gas used.
Figure kpo00002
This is etched.

그 다음, 도2e는 상기 얕은 트랜치구조를 트랜치식각하여 중간 깊이의 트랜치구조를 형성한다. 이때 중간 깊이의 트랜치구조는 염원하는 깊은 트랜치구조의 깊이에 70%에 해당하도록 형성하며, 식각 가스는 Cl2, N2및 SF6의 비를 상기 얕은 트랜치구조형성단계와 동일하게 10:1:1의 비인 것을 사용한다.2E then trench etches the shallow trench structure to form a trench structure of medium depth. At this time, the trench structure of the intermediate depth is formed to correspond to 70% of the depth of the desired deep trench structure, and the etching gas has the same ratio of Cl 2 , N 2 and SF 6 as in the shallow trench structure forming step 10: 1: Use a ratio of one.

그 다음, 도2f에 도시한 바와 같이 상기 중간 깊이의 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거한다.Next, as shown in FIG. 2F, the etch by-products accumulated on the side and the bottom of the intermediate depth trench structure are removed.

그 다음, 도2g에 도시한 바와 같이 상기 중간 깊이의 트랜치구조를 트랜치식각하여 염원하는 깊은 트랜치구조를 형성한다. 이때 또한 식각 가스는 Cl2, N2및 SF6의 비는 10:1:1로 사용한다.Then, as shown in FIG. 2G, the intermediate depth trench structure is trench etched to form a desired deep trench structure. At this time, the etching gas is used in a ratio of Cl 2 , N 2 and SF 6 to 10: 1: 1.

그 다음, 도2h에 도시한 바와 같이 상기 형성된 깊은 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거하여 반도체 소자의 트랜치구조 제조공정을 완료한다.Next, as shown in FIG. 2H, the etch by-products accumulated on the side and the bottom of the deep trench structure are removed to complete the trench structure fabrication process of the semiconductor device.

상기한 바와 같이 본 발명 반도체 소자의 트랜치구조 형성방법은 다단계의 트랜치식각으로 깊은 트랜치구조를 형성하며, 상기 다단계의 트랜치 식각공정간에 식각 부산물을 제거하는 단계를 포함하여 깊은 트랜치구조 형성시 식각 부산물이 잔존하지 않아 염원하는 깊은 트랜치구조를 형성할 수 있는 효과가 있다.As described above, the method of forming a trench structure of the semiconductor device of the present invention forms a deep trench structure by using a multi-step trench etching, and the etching by-products are formed when the deep trench structure is formed by removing the etching by-products between the multi-step trench etching processes. There is an effect that can form a deep trench structure that does not remain desired.

Claims (3)

소정의 식각가스를 이용하여 기판을 소정 깊이씩 다단계로 트랜치식각하는 식각공정단계와; 상기 다단계의 식각공정간에 소정의 식각가스를 사용하여 식각의 부산물을 제거하는 부산물 제거단계를 포함하여 된 것을 특징으로 하는 반도체 소자의 트랜치구조 형성방법.An etching process step of trench etching the substrate in multiple stages by a predetermined depth using a predetermined etching gas; And forming a by-product removing step of removing by-products of the etching by using a predetermined etching gas between the multi-step etching processes. 제 1항에 있어서, 식각공정단계에서 사용하는 식각가스는 Cl2, N2및 SF6를 10:1:1의 비로 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 트랜치구조 형성방법.The method of claim 1, wherein the etching gas used in the etching process is mixed with Cl 2 , N 2, and SF 6 in a ratio of 10: 1: 1. 제 1항에 있어서, 부산물 제거단계에서 사용하는 식각가스는 O2와 CF4를 10대 1의 비로 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 트랜치구조 형성방법.The method of claim 1, wherein the etching gas used in the by-products removing step is used by mixing O 2 and CF 4 in a ratio of 10 to 1.
KR1019970021200A 1997-05-28 1997-05-28 Method for making trench structure of semiconductor device KR100243012B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970021200A KR100243012B1 (en) 1997-05-28 1997-05-28 Method for making trench structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970021200A KR100243012B1 (en) 1997-05-28 1997-05-28 Method for making trench structure of semiconductor device

Publications (2)

Publication Number Publication Date
KR19980085202A KR19980085202A (en) 1998-12-05
KR100243012B1 true KR100243012B1 (en) 2000-02-01

Family

ID=19507464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021200A KR100243012B1 (en) 1997-05-28 1997-05-28 Method for making trench structure of semiconductor device

Country Status (1)

Country Link
KR (1) KR100243012B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102168172B1 (en) * 2014-05-23 2020-10-20 삼성전자주식회사 Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR19980085202A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
CN112408314A (en) Multi-layer mask step-by-step etching method
KR20000048483A (en) Multiple local oxidation for surface micromachining
KR100243012B1 (en) Method for making trench structure of semiconductor device
KR100796509B1 (en) Method of manufacturing semiconductor device
KR101503535B1 (en) Method for manufacturing semiconductor device
KR20060104397A (en) Method for forming pattern of semiconductor device
KR100955927B1 (en) Method for forming fine pattern of semiconductor device
KR20000042870A (en) Forming method of trench of semiconductor device
KR100338098B1 (en) Method of manufacturing a semiconductor device
KR100695434B1 (en) Method for forming micro pattern of semiconductor device
US5776816A (en) Nitride double etching for twin well align
KR19990003538A (en) Manufacturing method of semiconductor device
KR100257770B1 (en) Method for forming fine conduction film of semiconductor device
JPS63258020A (en) Formation of element isolation pattern
KR19980057105A (en) Contact hole formation method of semiconductor device
KR100320445B1 (en) Trench Formation Method in Semiconductor Devices
KR20010060984A (en) Manufacturing method for contact hole in semiconductor device
KR20020002573A (en) Method for fabricating fine pattern of semiconductor device
KR20080018422A (en) Method of fabricating semiconductor devices
KR100237797B1 (en) Manufacturing method of semiconductor device having deep trench
KR20000031235A (en) Method for forming pattern of semiconductor device
KR100382548B1 (en) Method for Fabricating of Semiconductor Device
JPH0327521A (en) Manufacture of mos-type transistor
JPH04155816A (en) Manufacture of semiconductor device
KR100197657B1 (en) Method of manufacturing fine contact hole in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee