KR100242436B1 - Transistor with increased safe operating area and the manufacturing method thereof - Google Patents
Transistor with increased safe operating area and the manufacturing method thereof Download PDFInfo
- Publication number
- KR100242436B1 KR100242436B1 KR1019950034701A KR19950034701A KR100242436B1 KR 100242436 B1 KR100242436 B1 KR 100242436B1 KR 1019950034701 A KR1019950034701 A KR 1019950034701A KR 19950034701 A KR19950034701 A KR 19950034701A KR 100242436 B1 KR100242436 B1 KR 100242436B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- base layer
- layer
- current
- switching transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000006378 damage Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
본 발명은 스위칭 트랜지스터 및 그 제조 방법에 관한 것으로서, 이미터 영역의 중앙 부분이 형성되어 있는 베이스층의 농도를 다른 베이스층의 농도보다 높게 형성함으로써, 스위치 오프시 이미터 중앙 부분으로 전류가 집중되는 현상을 방지하도록 하는 스위칭 트랜지스터 및 그 제조 방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching transistor and a method for manufacturing the same, wherein a concentration of a base layer where a center portion of an emitter region is formed is higher than a concentration of another base layer so that current is concentrated at the center of the emitter when the switch is off. A switching transistor and a method of manufacturing the same to prevent the phenomenon.
Description
제1도는 트랜지스터가 on 되었을 때의 종래의 스위칭 트랜지스터의 구조를 도시한 단면도이고,1 is a cross-sectional view showing the structure of a conventional switching transistor when the transistor is turned on,
제2도는 트랜지스터가 off 되었을 때의 종래의 스위칭 트랜지스터의 구조를 도시한 단면도이고,2 is a cross-sectional view showing the structure of a conventional switching transistor when the transistor is turned off,
제3도는 본 발명에 의한 스위칭 트랜지스터의 단면도이고,3 is a cross-sectional view of a switching transistor according to the present invention,
제4(a)도는 시뮬레이션을 위한 종래의 스위칭 트랜지스터의 구조를 나타낸 단면도이고,4 (a) is a cross-sectional view showing the structure of a conventional switching transistor for simulation,
제4(b)도는 시뮬레이션을 위한 본 발명의 스위칭 트랜지스터의 구조를 나타낸 단면도이고,4 (b) is a cross-sectional view showing the structure of the switching transistor of the present invention for simulation,
제5(a)도는 종래의 스위칭 트랜지스터의 반쪽 셀에 스위치 오프 과정에서 나타나는 전류의 흐름을 도시한 도면이고,FIG. 5 (a) is a diagram showing a current flowing in a switch-off process in a half cell of a conventional switching transistor.
제5(b)도는 본 발명에 의한 스위칭 트랜지스터의 반쪽 셀에 스위치 오프과정에서 나타나는 전류의 흐름을 도시한 도면이다.FIG. 5 (b) is a diagram showing the current flow in the switch-off process in the half cell of the switching transistor according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : N+형 반도체 기판 20 : 에피층10: N + type semiconductor substrate 20: epi layer
30 : 베이스층 32 : P형의 고농도 확산층30: base layer 32: P type high concentration diffusion layer
40 : 이미터 영역 50 : 이미터 단자40 emitter area 50 emitter terminal
52 : 베이스 단자 54 : 콜렉터 단자52: base terminal 54: collector terminal
본 발명은 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 안정 동작 영역을 증가시킨 스위칭 트랜지스터 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor and a method of manufacturing the same, and more particularly, to a switching transistor having an increased stable operating area and a method of manufacturing the same.
일반적으로 스위칭 트랜지스터는 베이스의 작은 전류를 조절해서 트랜지스터의 콜렉터와 이미터 사이의 전류 흐름을 단락시키는 역할을 한다.In general, switching transistors regulate the small current in the base to short-circuit the current flow between the transistor's collector and emitter.
바이폴라 스위칭 트랜지스터의 전류 용약은 이미터의 면적에 비례한다. 그러므로 트랜지스터를 설계할 때, 대용량의 스위칭 트랜지스터의 전류 용량을 크게 하기 위하여 이미터의 면적을 증가시킨다.The current solution of the bipolar switching transistor is proportional to the area of the emitter. Therefore, when designing a transistor, the area of the emitter is increased to increase the current capacity of the large switching transistor.
실제의 응용에서는 주로 트랜지스터가 외부 회로에 연결되는 인덕턴스(inductance) 성분을 포함하는 부하를 스위칭함으로써 스위치가 오프(turn off)되면 소자에 흐르는 전류가 줄어든다. 이때 인덕터(inductor)에 의해 유도되는 전압이 콜렉터와 이미터 양단간에 인가된다.In practical applications, the current flowing through the device is reduced when the switch is turned off, mainly by switching the load, which includes the inductance component that the transistor is connected to an external circuit. In this case, a voltage induced by an inductor is applied between the collector and the emitter.
스위칭 트랜지스터의 오프 과정을 살펴보면, 스위치 온(turn on) 상태의 포화(saturation)상태에서 스위치 오프(turn off) 될 때 베이스-콜렉터간의 바이어스가 순방향에서 역방향으로 바뀌게 된다. 그리고, 베이스 단자 부위의 베이스 영역에서부터 이미터 영역의 중심으로 공핍층이 옮아가며 스위치 오프(turn off) 동작이 진행된다.Referring to the off process of the switching transistor, when the switch is turned off in the saturation state of the switch (turn on) state, the bias between the base and the collector is changed from the forward direction to the reverse direction. Then, the depletion layer moves from the base region of the base terminal portion to the center of the emitter region, and a turn off operation is performed.
스위치 오프가 되면, 베이스-콜렉터 사이에 공핍층이 형성되어 이동하기 시작하면서 전류는 감소하기 시작하고, 이미터의 중앙 부분이 완전히 오프되어 역방향 전압이 인가되기 전에 인덕터에 높은 전압이 유도되어 콜렉터 전압이 높아진다.When switched off, a depletion layer forms between the base-collectors and begins to move, and the current begins to decrease, and a high voltage is induced in the inductor before the center portion of the emitter is completely off and the reverse voltage is applied to the collector voltage. Is higher.
스위치 오프시, 이미터의 중앙 부분까지 완전히 역방향의 전압이 인가되기까지 어느 정도의 시간이 필요하다. 따라서, 스위치 오프가 되는 순간부터 어느 정도의 시간 동안, 이미터 중앙 부분의 전압은 여전히 순방향의 전압이 인가되어 있는 상태가 된다. 이때, 완전히 역방향이 걸리지 않은 이미터의 중앙 부분에 전류집중이 일어나고, 또한 인덕터에 의해서 이미터 콜렉터에 유도되는 높은 전압에 의해 이 전류 집중 영역에서의 전력 손실은 크게 증가한다.When switching off, a certain amount of time is required before a full reverse voltage is applied to the center of the emitter. Thus, for some time from the moment when the switch is turned off, the voltage at the center of the emitter is still in a state in which the forward voltage is applied. At this time, current concentration occurs in the center portion of the emitter which is not completely reversed, and the power loss in this current concentration region is greatly increased by the high voltage induced by the inductor to the emitter collector.
그리고, 전류 집중 영역의 온도가 상승한다.Then, the temperature of the current concentration region rises.
바이폴라 트랜지스터의 온도가 증가함에 따라 전류가 증가하는 온도 특성 때문에 이미터의 중앙 부분에 심각한 열 폭주 현상을 발생시킨다.Due to the temperature characteristic of the current increasing as the temperature of the bipolar transistor increases, severe thermal runaway occurs in the center of the emitter.
이렇게 스위치 오프(turn off)시에 이미터의 중앙 부분아래의 베이스 영역에 전류 밀도가 이미터의 바깥부분 아래의 전류 밀도보다 높고, 고 전류 밀도를 갖는 전류 흐름의 통로(current path)가 베이스 중앙 영역에 형성된다.In this turn-off, the current density in the base region below the center portion of the emitter is higher than the current density below the outer portion of the emitter, and the current path of the current flow with high current density is Is formed in the area.
결국 이미터의 중앙 부분에 전류 집중 부분(hot spot)이 형성되고, 이미터의 중앙 부분은 소자의 안정 동작 영역(SOA : Safe Operationg Area)을 넘어 안정하게 동작할 수 없는 영역에 이르게 되어 소자가 파괴되는 결과를 낳는다.Eventually, a hot spot is formed at the center of the emitter, and the center of the emitter is beyond the Safe Operation Area (SOA) of the device to reach an area where it cannot operate stably. Results in destruction.
스위칭 트랜지스터에서 스위치 오프시에 나타나는 전류의 중앙 집중 현상은 이미터 폭이 커질수록 크게 나타난다. 따라서 전류의 중앙 집중 현상을 줄이려면 이미터의 폭을 어느 정도 이상으로 길게 할 수 없다.In switching transistors, the centralization of the current at the time of switch-off occurs as the emitter width increases. Therefore, in order to reduce the centralization of the current, the width of the emitter cannot be extended to some extent.
모토로라(Motorola)에서는 이미터의 중앙으로의 전류 집중을 막기 위하여 이미터의 중앙 부분을 없앤 hollow emitter 구조의 스위칭 트랜지스터를 제안하였고, 이 hollow emitter 구조는 미국 특허 제4,388,634호와 제4,416,708호로 등록되어 있다.Motorola proposed a hollow emitter structured switching transistor that eliminates the central portion of the emitter to prevent current concentration in the center of the emitter, which is registered in US Pat. Nos. 4,388,634 and 4,416,708. .
그러면, 첨부한 도면을 참고로 하여 종래의 스위칭 트랜지스터에 대하여 더욱 상세하게 설명한다.Next, a conventional switching transistor will be described in more detail with reference to the accompanying drawings.
제1도 및 제2도는 종래의 스위칭 트랜지스터의 구조를 도시한 단면도로서, 제1도는 트랜지스터가 온 되었을 때이고, 제2도는 트랜지스터가 오프되었을 때이다.1 and 2 are cross-sectional views showing the structure of a conventional switching transistor, where FIG. 1 is when the transistor is on and FIG. 2 is when the transistor is off.
제1도 및 제2도에 도시한 바와 같이, 종래의 스위칭 트랜지스터는, N+형 반도체 기판(10) 위에 N형 에피층(20)이 형성되어 있고, 그 위에 P형 베이스층(30)이 형성되어 있다. P형 베이스층(30)에는 N+형 이미터 영역(40)이 형성되어 있고, 이미터 영역(40)의 위에는 이미터 단자(50)가 형성되어 있으며 베이스층(30)의 위에는 이미터 단자(50)와 간격을 두고 베이스 단자(52)가 형성되어 있다.As shown in FIG. 1 and FIG. 2, in the conventional switching transistor, an N-type epitaxial layer 20 is formed on an N + -type semiconductor substrate 10, and a P-type base layer 30 is formed thereon. Formed. An N + type emitter region 40 is formed in the P type base layer 30, an emitter terminal 50 is formed on the emitter region 40, and an emitter terminal is formed on the base layer 30. Base terminals 52 are formed at intervals from 50.
반도체 기판(10) 밑에는 콜렉터 단자(54)가 형성되어 있다.The collector terminal 54 is formed under the semiconductor substrate 10.
제1도 및 제2도에서 화살표는 전류의 흐름을 나타내며, 화살표의 굵기가 전류의 양을 나타낸다.Arrows in FIG. 1 and FIG. 2 indicate the flow of current, and the thickness of the arrow indicates the amount of current.
제2도에서와 같이, 스위치가 온 상태가 되면 이미터(50)와 콜렉터(54)간이 순방향의 바이어스가 되어 콜렉터(54)에서 이미터(50)로 전류가 흐르게 된다. 이때 이미터 영역(40)의 양 옆족으로 흐르는 전류의 양이 이미터 영역(40)의 중앙으로 흐르는 전류의 양보다 많게 된다. 이 현상을 이미터 크라우딩(Emitter Crowding)이라고 한다.As shown in FIG. 2, when the switch is turned on, the bias is forward biased between the emitter 50 and the collector 54 so that current flows from the collector 54 to the emitter 50. At this time, the amount of current flowing to both sides of the emitter region 40 is greater than the amount of current flowing to the center of the emitter region 40. This phenomenon is called emitter crowding.
제2도에서와 같이, 스위치가 오프되면, 스위치 온 상태의 포화 상태에서 스위치 오프될 때에 베이스(52)와 콜렉터(54)간의 바이어스가 순방향에서 역방향으로 바뀐다.As shown in FIG. 2, when the switch is turned off, the bias between the base 52 and the collector 54 changes from forward to reverse when switched off in the saturated state of the switched on state.
베이스 단자(52) 부분의 베이스층(30)에서부터 이미터(40) 중심 쪽으로 공핍층이 이동하게 되는데, 베이스(52)와 콜렉터(54) 사이에 공핍층이 시작되면서 전류가 감소하기 시작한다.The depletion layer moves from the base layer 30 in the base terminal portion 52 toward the center of the emitter 40. As the depletion layer starts between the base 52 and the collector 54, the current starts to decrease.
이미터(40)의 중앙 부분이 완전히 오프되어 역방향 전압이 인가되기 전에 인덕터에 높은 전압이 유도되어 콜렉터 전압을 높게 한다. 이때 완전한 역방향 바이어스가 걸리지 않은 이미터(40)의 중앙 부분에 전류 집중이 일어난다.Before the center portion of the emitter 40 is completely off and the reverse voltage is applied, a high voltage is induced in the inductor to raise the collector voltage. At this time, current concentration occurs in the center portion of the emitter 40 that is not fully reverse biased.
이러한 종래의 스위칭 트랜지스터는 베이스 전압을 조절하여 회로의 온, 오프를 조절할 수 있어 회로의 스위치의 역할을 하게 된다.The conventional switching transistor can control the on and off of the circuit by adjusting the base voltage to act as a switch of the circuit.
그러나, 이러한 종래의 스위칭 트랜지스터는 스위치가 오프될 때, 이미터 영역의 중앙 부분에 전류 집중이 일어나 이미터 영역의 중앙 부분이 소자의 안정 동작 영역을 넘어 안정하게 동작할 수 없게 되어 소자가 파괴된다는 문제점을 가지고 있다.However, in the conventional switching transistor, when the switch is turned off, current is concentrated in the center portion of the emitter region so that the center portion of the emitter region cannot operate stably beyond the stable operating region of the device, and the device is destroyed. I have a problem.
본 발명의 목적은 이러한 문제점을 해결하기 위한 것으로서, 스위치 오프하다 이미터의 중앙으로 집중되는 전류를 완화해서 안정 동작 영역을 넓히는 데에 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem, and to reduce the current concentrated in the center of the emitter while switching off, thereby to expand the stable operating area.
이러한 목적을 달성하기 위한 본 발명에 따른 스위칭 트랜지스터는, 제1 도전형의 반도체 기판, 상기 기판에 형성되어 있는 제2 도전형의 베이스층, 상기 베이스층에 형성되어 있는 제1 도전형의 이미터 영역, 상기 이미터 영역의 중앙 부분 아래의 베이스층에 형성되어 있는 제2 도전형의 고농도 확산층을 포함하고 있다.The switching transistor according to the present invention for achieving the above object is a semiconductor substrate of a first conductivity type, a base layer of a second conductivity type formed on the substrate, and an emitter of a first conductivity type formed on the base layer. And a high concentration diffusion layer of a second conductivity type formed in the base layer under the central portion of the region and the emitter region.
또한 본 발명에 의한 스위칭 트랜지스터를 제조하는 방법은, 반도체 기판에 제2 도전형의 베이스층을 형성하는 제1 단계, 상기 베이스층의 중앙에 제2 도전형의 불순물을 주입하고, 확산하여 상기 베이스층의 중앙 부분에 고농도 확산 영역을 형성하는 제2 단계, 상기 베이스층에 제1 도전형의 이미터 영역을 형성하는 제3 단계를 포함하고 있다.In addition, a method of manufacturing a switching transistor according to the present invention, the first step of forming a base layer of the second conductivity type in the semiconductor substrate, the second conductive type of impurities are implanted in the center of the base layer, and the diffusion to the base And a second step of forming a high concentration diffusion region in a central portion of the layer, and a third step of forming a first conductivity type emitter region in the base layer.
본 발명에 따른 이러한 스위칭 트랜지스터에서는 이미터 영역의 중앙 부분의 베이스층이 고농도로 형성되어, 스위치 오프시에 이미터 중앙 부분의 전류 집중 현상을 방지하게 된다.In this switching transistor according to the present invention, the base layer of the central portion of the emitter region is formed at a high concentration to prevent the current concentration of the central portion of the emitter at the time of switching off.
그러면, 첨부한 도면을 참고로 하여 본 발명에 따른 스위칭 트랜지스터 및 그 제조 방법의 실시예를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.DETAILED DESCRIPTION OF THE EMBODIMENTS Hereinafter, embodiments of the switching transistor and the method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the same.
제3도는 본 발명에 의한 스위칭 트랜지스터의 단면도이다.3 is a cross-sectional view of a switching transistor according to the present invention.
제3도에 도시한 바와 같이 본 발명의 실시예에 따른 스위칭 트랜지스터에서는, N+형 반도체 기판(10)위에 N형 에피층(20)이 형성되어 있고, 그 위에 P형 베이스층(30)이 형성되어 있다. P형 베이스층(30)의 중앙 부분에 고농도로 P형 이온확산층(32)이 형성되어있고, 베이스층(30)의 중앙 부분에 있는 P형의 고농도 확산층(32)은 베이스층(30)과의 경계면 쪽으로 갈수록 농도가 낮아진다.As shown in FIG. 3, in the switching transistor according to the embodiment of the present invention, an N-type epitaxial layer 20 is formed on an N + -type semiconductor substrate 10, and a P-type base layer 30 is formed thereon. Formed. The P-type ion diffusion layer 32 is formed in the central portion of the P-type base layer 30 at a high concentration, and the P-type high concentration diffusion layer 32 in the center portion of the base layer 30 is formed with the base layer 30. The concentration decreases toward the boundary of.
베이스층(30)에 N+형의 이미터 영역(40)이 형성되어 있는데, 이때 P형의 고농도 확산층(32)이 형성된 부분에 이미터 영역(40)의 중앙 부분이 형성되어 있다.An N + type emitter region 40 is formed in the base layer 30, and a central portion of the emitter region 40 is formed at a portion where the P type high concentration diffusion layer 32 is formed.
P형의 고농도 확산층(32)은 이미터 영역(40)의 중앙 부분 쪽의 베이스층(30)에 우물과 같이 형성되어 있으며, 확산층(32)의 바깥쪽으로 갈수록 농도가 낮아진다.The P-type high concentration diffusion layer 32 is formed like a well in the base layer 30 toward the center of the emitter region 40, and the concentration decreases toward the outside of the diffusion layer 32.
이미터 영역(40)의 위에는 이미터 단자(50)가 형성되어 있으며 베이스층(30)의 위에는 이미터 단자(50)와 간격을 두고 베이스 단자(52)가 형성되어 있다.The emitter terminal 50 is formed on the emitter region 40, and the base terminal 52 is formed on the base layer 30 at intervals from the emitter terminal 50.
반도체 기판(10) 밑에는 콜렉터 단자(54)가 형성되어 있다.The collector terminal 54 is formed under the semiconductor substrate 10.
도면에 나타난 화살표는 전류의 흐름을 나타낸 것으로서, 이미터 중심 부분쪽의 베이스 영역에 고농도의 베이스 확산 영역(32)이 형성되어 있어 스위치가 오프될 때, 이미터(40)의 중앙 부분으로는 전류가 흐르지 않는다. 또한, 본 발명에 의한 스위칭 트랜지스터의 제조 방법은, 반도체 기판(10)에 베이스층(30)을 형성하고, 베이스층(30)의 중앙 부분에 P형의 이온을 고농도로 주입하고 확산하여, P형의 고농도 확산층(32)을 형성한다. 그리고, 베이스층(30)의 중앙 부분에 다시 N형의 이온을 고농도로 주입하여 이미터 영역(40)을 형성하는데, 이 때 이미터 영역(40)의 중앙 부분은 P형의 고농도 확산층(32)의 일부에 겹치도록 형성한다. 다음은 통상의 방법으로 이미터 영역의 위에 이미터 단자를 베이스층 일부의 위에 베이스 단자를 형성하고, 반도체 기판 밑면에는 콜렉터 단자를 형성한다.Arrows shown in the drawing indicate the flow of current, and a high concentration of base diffusion region 32 is formed in the base region toward the center of the emitter, and when the switch is turned off, the current flows to the center portion of the emitter 40. Does not flow. In the method for manufacturing a switching transistor according to the present invention, the base layer 30 is formed on the semiconductor substrate 10, P-type ions are implanted at high concentration into the central portion of the base layer 30, and the diffusion is performed. The high concentration diffusion layer 32 is formed. Then, the N-type ions are implanted at a high concentration into the center portion of the base layer 30 to form the emitter region 40. At this time, the center portion of the emitter region 40 is a P-type high concentration diffusion layer 32. Form so as to overlap a part of the). Next, an emitter terminal is formed on the emitter region in a conventional manner, and a base terminal is formed on a portion of the base layer, and a collector terminal is formed on the bottom surface of the semiconductor substrate.
제4(a)도는 시뮬레이션을 위한 종래의 스위칭 트랜지스터의 구조를 나타낸 단면도이며, 제4(b)도는 시뮬레이션을 위한 본 발명의 스위칭 트랜지스터의 구조를 나타낸 단면도이다.4 (a) is a cross-sectional view showing the structure of a conventional switching transistor for the simulation, Figure 4 (b) is a cross-sectional view showing the structure of the switching transistor of the present invention for the simulation.
베이스층(30)과 이미터 영역(40)에 나타나 있는 선들은 도핑 농도를 나타내는 것으로서, 도핑 농도가 같은 지점을 이은 선이다.The lines in the base layer 30 and the emitter region 40 represent the doping concentrations, and are lines connecting the same doping concentrations.
제4(a)도에서 도시한 바와 같이, 종래의 스위칭 트랜지스터에서는 베이스층에서의 선들이 평행하게 나타난다.As shown in FIG. 4 (a), in the conventional switching transistor, lines in the base layer appear in parallel.
베이스층의 도핑 농도는 비교적 일정하게 변화하며, 이는 이미터 영역 부근에서도 마찬가지이다.The doping concentration of the base layer changes relatively constant, even in the vicinity of the emitter region.
제4(b)도에서와 같이, 본 발명의 스위칭 트랜지스터에서는 베이스층(30)에 나타나 있는 선들이 서로 평행하나, 이미터 영역(40)의 중앙 부분 쪽에서 선이 휘어지고, 선들 사이의 간격이 줄어들어 있다.As shown in FIG. 4 (b), in the switching transistor of the present invention, the lines shown in the base layer 30 are parallel to each other, but the lines are bent toward the center portion of the emitter region 40, and the spacing between the lines is Is shrinking.
베이스층의 도핑 농도가 이미터 중앙 부분 쪽에서 달라짐을 의미하며, 이 부분의 도핑 농도가 높다.It means that the doping concentration of the base layer is different toward the center of the emitter, and the doping concentration of this portion is high.
제5(a)도는 종래의 스위칭 트랜지스터의 반쪽 셀에 스위치 오프 과정에서 나타는 전류의 흐름을 도시한 도면이고, 제5(b)도는 본 발명에 의한 스위칭 트랜지스터의 반쪽 셀에 스위치 오프 과정에서 나타나는 전류의 흐름을 도시한 도면이다.FIG. 5 (a) is a diagram showing the flow of current in a switch-off process in a half cell of a conventional switching transistor, and FIG. 5 (b) is a diagram in a switch-off process in a half cell of a switching transistor according to the present invention. It is a figure which shows the flow of an electric current.
에피층(20)에서부터 이미터 영역(40)이 형성되어 있는 베이스 영역(30)을 나타낸 단면도로서, 이미터 영역(40)의 세로축 중심을 기준으로 하여 나눈 한 쪽을 나타낸다.It is sectional drawing which shows the base area | region 30 in which the emitter area | region 40 is formed from the epi layer 20, and shows the one divided based on the center of the longitudinal axis of the emitter area | region 40.
세로축은 이미터 영역(40) 표면을 기준으로 한 깊이를 나타내며, 가로축은 이미터 영역(40)의 세로축 중심을 기준으로 한 거리를 나타낸다.The vertical axis represents depth based on the surface of the emitter region 40, and the horizontal axis represents distance based on the center of the longitudinal axis of the emitter region 40.
도면의 각 선들은 전류의 흐름을 나타낸다.Each line in the figure represents the flow of current.
제5(a)도에서 보는 것과 같이, 종래의 스위칭 트랜지스터에서는 이미터 영역(40)의 중앙 부분으로 전류가 흐르는 반면, 제5(b)도와 같이 본 발명에서는 이미터 영역(40)의 중앙 부분으로는 전류가 전혀 흐르지 않는다.As shown in FIG. 5 (a), the current flows to the center portion of the emitter region 40 in the conventional switching transistor, while in the present invention, as shown in FIG. 5 (b), the center portion of the emitter region 40 is shown. No current flows at all.
따라서, 본 발명에 따른 스위칭 트랜지스터 및 그 제조 방법에서는 이미터 영역을 형성하는 데에 있어서, 이미터 영역의 중앙 부분이 형성되어 있는 베이스층의 농도를 다른 베이스층의 농도보다 높게 형성함으로써, 스위치 오프시 이미터 중앙 부분으로 전류가 집중되는 현상을 방지하는 효과가 있다.Therefore, in the switching transistor and the manufacturing method thereof according to the present invention, in forming the emitter region, by switching off the concentration of the base layer in which the central portion of the emitter region is formed is higher than the concentration of the other base layer, it is switched off. This prevents the concentration of current in the center of the emitter.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034701A KR100242436B1 (en) | 1995-10-10 | 1995-10-10 | Transistor with increased safe operating area and the manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034701A KR100242436B1 (en) | 1995-10-10 | 1995-10-10 | Transistor with increased safe operating area and the manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024276A KR970024276A (en) | 1997-05-30 |
| KR100242436B1 true KR100242436B1 (en) | 2000-02-01 |
Family
ID=19429732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034701A KR100242436B1 (en) | 1995-10-10 | 1995-10-10 | Transistor with increased safe operating area and the manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100242436B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100110183A (en) * | 2009-04-02 | 2010-10-12 | 엘지전자 주식회사 | Ice maker and refrigerator having the same and ice making method thereof |
-
1995
- 1995-10-10 KR KR1019950034701A patent/KR100242436B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024276A (en) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4646117A (en) | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions | |
| JPH0347593B2 (en) | ||
| JP2003520430A (en) | Trench insulated gate bipolar transistor with improved safe operating area | |
| US6462378B1 (en) | Power MOSFET with decreased body resistance under source region | |
| US5387805A (en) | Field controlled thyristor | |
| KR100194668B1 (en) | Power insulated gate bipolar transistor | |
| US5936267A (en) | Insulated gate thyristor | |
| US5729031A (en) | High breakdown voltage semiconductor device | |
| KR920003704B1 (en) | Bipolar semiconductor switching device and its manufacturing method | |
| EP0338312B1 (en) | Insulated gate bipolar transistor | |
| KR0163875B1 (en) | A semiconductor device and method for fabricating thereof | |
| JP2000269518A (en) | Powering semiconductor device and method for forming semiconductor layer | |
| US5637910A (en) | Multi-emitter or a multi-base transistor | |
| US4288807A (en) | Darlington circuit having an improved diode drain | |
| JPS6016753B2 (en) | Semiconductor switching device and its control method | |
| KR100242436B1 (en) | Transistor with increased safe operating area and the manufacturing method thereof | |
| JPH0465552B2 (en) | ||
| JPH0362028B2 (en) | ||
| KR100316723B1 (en) | Power MOSFET having low on-resistance and high ruggedness | |
| JPH09115918A (en) | Transistor and manufacture thereof | |
| JPS61281557A (en) | Insulated gate semiconductor device | |
| US4825270A (en) | Gate turn-off thyristor | |
| CA1201214A (en) | Semiconductor device having turn-on and turn-off capabilities | |
| JPH08116048A (en) | Semiconductor device that can be turned off | |
| KR0133639B1 (en) | Insulated gate bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990107 Effective date: 19990930 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111028 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |