KR100240153B1 - 이중 전압, 자체 감시 전화선 회로 - Google Patents

Abstract

선 회로는 보쉬트(BORSCHT) 기능을 제공하고, 최대 신호 전송 범위를 제공하는 높은 전압 배터리나 전력을 보존하는 더 낮은 전압 배터리로부터 공급 레지스터 네트워크와 전류 제한기를 통한 고객 루프를 제공한다. 전류 제한기는 전류경(current mirror)로의 입력 기준 전류가 일정하게 유지되는 동안 마이크로프로세서에 의해 명하여지는 동작 조건이나 시험 종류에 따라 전류경의 입력 및 출력 FET 트랜지스터의 채널 폭-대-길이 비율간의 크기조절 계수를 제어하도록 트랜지스터의 입출력 교환을 제어하고 시험을 위한 성분을 고립 또는 포함시키도록 전력을 선택적으로 인가 또는 부정하는 마이크로프로세서/DSP의 제어하에서 동작한다.

Description

이중 전압, 자체 감시 전화선 회로

제1도는 마이크로프로세서/DSP의 제어하에서 보쉬트(BORSCHT) 기능과 자체 시험을 제공하는 4-와이어(wire) 선 인터페이스 회로의 실시예의 블록도.

제2a도 및 제2b도는 코덱(codec)과 루프 구동 증폭기 중간의 수신 인터페이스(RI) 회로 및 제1도의 루프 폐쇄 검출기 일부를 상세히 도시한 도면.

제3a도 및 제3b도는 제1도의 전류 제한기(CL) 및 보호(PROT) 회로를 상세히 도시한 도면.

제4a도 및 제4b도는 루프 폐쇄 검출기 시험(LCT) 회로 뿐만 아니라 제1도의 퓨즈(fuse) 및 DC 공급 레지스터 검출기(FDET)와 루프 폐쇄 비교기(CMP1)를 상세히 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

VBAT : 전압배터리 CL : 전류 제한기

FDET : DC 공급 레지스터 검출기 CMP : 비교기

RFST,RFSR : 레지스터 AX, AR : 증폭기

CR, CT : 커패시터 RT : 레지스터 분할기

[발명의 목적]

[발명이 속하는 기술분야 및 그 분야의 종래기술]

[발명의 분야]

본 발명은 가입자선(루프)에 제공되는 전화 서비스의 보전 및 신뢰도에 관한 것으로, 특히 이러한 선을 동작시키는 인터페이스 회로(SLIC)에 관한 것이다.

[발명의 배경]

전통적으로 전화 중앙 사무소에 위치하는 전화선 회로는 동작하는 고객 루프에 대한 다수의 기능을 제공한다. "보쉬트(BORSCHT):는 다음과 같은 기능 중 주요한 하나를 식별하는데 자주 사용되는 연상 기호이다. 배터리 공급, 과전압 보호, 호출, 루프의 감독, 부호화/복호화, 하이브리드(hybrid) 기능, 즉 2-와이어(wire) 가입자선과 4-와이어 네트워크의 연결, 및 시험.

중앙 사무소로부터 멀리 위치한 고객선의 집중에 대해 증가하는 추세는 보쉬트 기능이 중앙 사무소 스위치로부터 멀리 위치한 선 카드에 의해 제공될 것을 요구하고, 그 결과로 중앙 사무소의 자동 시험 장비는 더 이상 선 회로에 국부적으로 이용가능하지 않다. 따라서, 자체 포함된 방법으로 중앙 사무소 스위칭 장비의 국부 이용가능성을 요구하기 앞서 많은 시험 기능을 이룰 수 있는 선 인터페이스 회로를 제공하는 것이 바람직하다. 부가적으로, 신뢰도에 손상을 주지 않고 선 인터페이스 회로의 비용 및 크기를 줄이는 것이 유리하다. 특히, 선 회로로부터 고객 루프의 팁(Tip) 및 링(Ring) 도선을 분리하는데 이전에 요구되었던 선 변형기 및 전기기계 루프 고립 릴레이(relay)에 대한 필요성을 제거하여, 선 회로가 루프상의 상태에 영향을 받거나 주지 않고 시험될 수 있도록 하는 것이 유리하다.

지금까지는 종래 전기기계 릴레이 중 하나, 즉 전달 접촉이 루프의 링 도선을 선 회로나 호출 발생기에 연결시키는 호출 릴레이가 트랜지스터 스위치로 대치될 수 있는 것으로 인정되었다. 1987년 3월 24일 커비슨(R. J. Cubbison)에 부여된 미국 특허 4,652,701에서는 릴레이가 트랜지스터 스위치에 의해 대치될 때 절단 트랜지스터의 한정 레지스턴스가 호출 신호를 선 회로에 연결시키는 것을 방지하고 길이 방향의 불균형을 방지하기 위해 트랜지스터의 한정된 전방 레지스턴스에 대해 보상하도록 피드백(fe edback) 경로를 제공할 필요가 있음을 설명한다.

또한, 예를 들면, 1994년 8월 23일 갬멜(J. C. Gammel)에 부여된 미국 특허 5,341,416에서는 호출 신호가 루프에 인가될 때 수화기가 내려져 있는 상태의 신속한 검출, 즉 고속 링 트립(ring trip)이 호출 신호 극성을 주시하고 호출 전압의 특정한 극성 동안에 소정의 한계 진폭 이상으로 올라갈 때 호출 전류를 단절함으로서 이루어질 수 있음을 설명한다.

전기기계 루프 고립 릴레이에 대한 필요성 없이 팁 및 링 도선상에 접지 또는 잘못된 교차가 있는가 여부를 결정하고 선 회로의 퓨즈(fuse) 상태, DC 공급 및 응선 주파수 종단 임피던스 코덱(codec)과 팁 및 링 구동 증폭기, 또한 링 트립 및 루프 폐쇄 검출기를 검증할 수 있는 선 회로가 제공될 수 있다면 유리할 것이다. 다른 배터리 공급 전압하에서 이러한 회로의 상태를 확인할 수 있는 것이 유리할 것이다.

[발명이 이루고자 하는 기술적 과제]

본 발명의 상기 및 다른 목적과 특성은 회로 성분이 루프 도선으로부터 선 회로를 고립시키기 위한 전기기계 릴레이에 대한 필요성없이 선택적으로 시험될 수 있거나 정상적인 보쉬트 기능을 제공하도록 마이크로프로세서/DSP에 의해 선택적으로 제어가능한 4-와이어 선 회로의 실시예에서 실현된다. 종래의 선 변형기는 유리하게 루프 전류 공급 공급 레지스터 네트워크에 의해 대치되고, 고전압이나 더 낮은 전압의 배터리가 전류 조절기 회로 및 배터리 스위치 회로를 통해 레지스터 네트워크에 루프 전류를 제공하도록 연결된다. 정상적인 동작에서, 선 수신 증폭기를 포함하는 ac 피드백 경로는 종단 임피던스를 공급 레지스터의 DC 값 이상으로 증가시켜, 루프 종단 레지스터 네트워크는 사용되는 오디오 주파수에서 루프의 특성 임피던스와 정합한다. 선 구동 증폭기로의 입력과 코덱 아날로그 출력간의 레벨 쉬프팅(shfting) 회로는 어떠한 배터리가 루프를 공급하도록 연결되는가에 관계없이 코덱 신호의 동적 범위를 보존하도록 루프에 인가되는 신호에 대한 DC 레벨을 정한다. 레지스터 네트워크에 직접 연결되는 선 수신 증폭기는 루프를 공급하는 배터리에 의해 바이어스(bias)된 비교기를 통해 마이크로프로세서/DSP에 온-훅(on-hook) 및 오프-훅(off-hook) 루프 상태를 보고한다. 루프에 걸쳐 전송되는 오디오 주파수 아날로그 신호에 저임피던스 경로를 제공하도록 전류 제한기에 분로를 만드는 밀러(Miller) 캐패시터에 대한 다른 방전 경로는 호출 또는 단절 전방 상태가 배터리 공급 루프의 단절에 이어지는가 여부에 따라 마이크로프로세서 /DSP에 의해 선택된다. 밀러 캐패시터는 호출 신호에 부하되지 않도록 호출에 앞서 신속하게 방전되지만, 루프상에 잡음 스파이크(spike)가 발생되는 것을 방지하기 위해서는 전방 단절에 앞서 느리게 방전된다.

시험 모드에서, 마이크로프로세서/DSP는 회로에 성분을 고립시키거나 포함하도록 코덱 아날로그 출력과 입력 사이에 삽입된 레벨 쉬프팅 회로 뿐만 아니라 선 구동 및 수신 증폭기에 전력을 선택적으로 인가하거나 인가하지 않는다. 공급 레지스터 및 보호 퓨즈의 상태와 루프 폐쇄 검출기의 상태는 루프의 온-훅 및 오프-훅 상태를 보고하는데 일반적으로 사용되는 것과 같은 단말에 걸쳐 마이크로프로세서/DSP에 보고된다.

다음에 같이, 다수의 시험이 실행된다.

1. 팁 및 링 구동 및 수신 증폭기와 코덱으로의 인터페이스가 루프의 팁 및 링 도선으로부터 코덱 입력 및 출력을 고립시키기 위해 이를 고임피던스 상태에 놓도록 off 상태가 되고, 마이크로프로세서/DSP는 디지탈 음조 코드를 코덱의 디지탈 입력에 인가하고, 코덱의 아날로그 출력은 그의 아날로그 입력에 연결되고, 또한 코덱의 디지탈 출력은 분석을 위헤 마이크로프로세서/DSP에 연결되는 루프 백(loop back) 시험과, 2. 팁측 구동 증폭기 및 수신 증폭기는 인에이블되지만 링측 구동 증폭기는 off 상태로 되어 고임피던스 상태에 높이고, 마이크로프로세서/DSP는 디지탈 음조 코드를 코덱의 디지탈 입력에 지급하고, 코덱 아날로그 출력은 시험 음조를 팁 구동 증폭기에 공급하고, 수신 증폭기에 의해 감지된 바와 같은 레지스터 네트워크로부터의 음조의 반사는 코덱의 아날로그 입력에 인가되고, 코덱의 디지탈 출력은 인에이블된 증폭기, 루프 종단 레지스터, 및 결합 캐패시터가 기능상에 있는가를 결정하도록 마이크로프로세서/DSP에 의해 분석되는 팁측 전송 시험과, 3. 링측 전송 경로에 대한 대조물의 기능을 실행하는 링측 전송 시험과, 4. 인가된 높은 배터리로 DC 공급 레지스터와 퓨즈의 상태를 보고하는 시험(루프 폐쇄 검출기 회로의 일부를 사용하는)과, 5. 루프 전류 없이 선형 동작을 위해 바이어스된 전류 제한기를 통하여 인가되는 낮은 배터리와의 DC 공급 레지스터와 퓨즈의 시험(온-훅 전송에 대해)과, 6. 수신 증폭기는 off 상태로 되고 루프 폐쇄 검출기는 정상 배터리의 일부인 전압에 연결되는 경우에서, 강제로 온-훅 상태로 된 루프 폐쇄 검출기의 시험과, 7. 수신 증폭기는 off 상태로 되고 루프 폐쇄 검출기는 접지에 연결되는 경우에서, 강제로 오프-훅 상태로 루프 폐쇄 검출기의 시험과, 8. 20 Hz 클럭이 +5V에 내부적으로 강요되고, 호출 발생기가 on 상태로 되고, 또한 출력이 VBAT1으로부터 접지로 경사져 변하는, 전화기에 호출을 인가하기 전에 실행되는 호출 발생기의 시험과, 9. 호출 발생기가 off 상태로 되고, 과전압 보호 회로내의 SCR이 on 상태로 되고, 또한 루프 전류가 전류 제한기에 의해 제한되며, 호출 발생기의 시험에 이어지는 링 트립 시험. 링 트립 검출기가 인에이블된 후 NRDET가 링 트립을 마이크로프로세서/ DSO에 너무 일찍 또는 너무 늦게 보고하면, 호출이 루프에 인가되지 말아야 하는 상태가 나타남과, 10. 링 트립 필터 캐패시터가 호출을 루프에 인가하기 전에 방전되는 링 트립 재설정 상태, 및 11. 모든 증폭기 및 수신 인터페이스의 전력이 저하되지만, 배터리 스위치가 on 상태로 되고, 코덱의 아날로그 입력에 나타나는 루프로부터의 무통화 채널 잡음이 측정되는 잡음 시험.

[발명의 구성 및 작용]

제1도은 본 발명의 고객 루프 인터페이스 회로에서 주요 성분을 도시하는 블록도이다. 점선으로 둘러싸인 제1도의 좌측에서, 후막 서브어셈블리(subassembly) FIC는 루프 회로의 팁 및 링 도선의 각각 연결된 단자 TIP 및 RNG를 갖는 한 패키지( package)로 DC 공급 레지스터와 퓨즈를 포함한다. 서브어셈블리 FIC는 각각 팁 및 링 리드(lead)의 과전류 보호를 위한 퓨즈 FI 및 FR과, 루프에 연결된 오디오 주파수에 대한 기본 임피던스 정합을 제공할 뿐만 아니라 DC 전류를 공급하거나 루프에 호출 신호를 인가하기 위한 다수의 레지스터를 포함한다. 서브어셈블리 FIC의 후막 레지스터는 유리하게 전력 교차 상태하에서 단락 회로화되기 보다는 개방되지 않도록 설계되고, FIC가 변성되도록 충분히 과한 전력 교차가 발생되면, DC 공급 레지스터의 개방은 루프로부터의 접지 공급과 배터리를 제거하게 된다.

제2서브어셈블리, IC는 집적 회로 칩상에 선 인터페이스 회로의 주요 전자 증폭 및 시험 성분을 포함하고, 외부 코덱 및 마이크로프로세서 디지탈 신호 프로세서(DSP)는 보쉬트 기능을 루프에 제공하도록 선 인터페이스 성분의 배열을 완료한다.

선 인터페이스 회로의 배터리 스위치는 선이 온-훅 상태로 신호 전송 범위를 증가시킬 때 전류 제한된 더 높은 전압 배터리(VBAT1)를 루프에 연결시킬 수 있고, 선이 오프-훅 상태로 전력 소모를 감소시킬 때는 더 낮은 전압 배터리(VBAT2)를 연결시킬 수 있다. 선 인터페이스 서브어셈블리 IC는 사용되는 배터리 공급을 선택할 뿐만 아니라 배터리 공급 중 하나로부터 루프에 전압-조절되고 제한된 전류를 공급하도록 배터리 스위치 서브-회로 및 전류 제한기를 포함한다. 루프가 무통화 상태일 때, 배터리 스위치는 VBAT1 공급, 전형적으로 -48V를 사용하도록 on 상태로 되고, 조절된 전류는 다양한 고객 전제 장치가 최대 범위에서 적절히 동작하게 허용하기 위하여 팁과 링간에 충분한 개방 회로 전압을 제공하도록 전류 제한기에 의해 단자(VREG)로 인가된다. 가입자가 오프-훅 상태로 되면, 배터리 스위치는 off 상태로 되고, VBAT2 공급, 전형적으로 -24V가 전력 낭비를 최소화하도록 전류 제한기를 통해 링 리드에 연결된다. 전류 제한기는 480Ω의 공급 레지스턴스를 통해 23mA 전류의 최대치를 430Ω의 최대 루프 레지스턴스에 공급한다. 조절된 전류는 배터리 공급 레지스터 (전형적인 값) RR1(75Ω), RR2(125Ω), RRF(40Ω), 및 퓨즈 FR을 통해 전류 제한기의 단자(VREG)에서 링 리드로 인가된다. 접지는 레지스터 RT(200Ω), RTF3(40Ω), 및 퓨즈 FT에 걸쳐 팁 도선에 공급된다. 레지스터 RFST 및 RFSR (각각 예로 1 메가오옴)은 이후 설명되는 팁과 링 리드 사이 및 퓨즈와 공급 레지스턴스 검출기 회로 사이에 연결된다.

서브어셈블리 IC는 또한 루프 도선에 직접 연결된 오디오 주파수 수신 증폭기( AX)와 각각 고객 루프의 팁 및 링 (AT) 및 (AR)에 대한 선 구동 증폭기를 포함한다. 단자(PT)에서 증폭기(AT)에 의해 제공되는 오디오 주파수 출력 신호는 캐패시터(CT)와 레지스터 (RPT) 및 (RTF3)를 통해 팁 리드에 연결되고, 단자(PR)에서 증폭기(AR)에 의해 제공되는 오디오 주파수 출력 신호는 캐패시터(CR)과 레지스터(RPR) 및 (RRF)를 통해 링 리드에 연결된다. 레지스터 (RPT) 및 (RPR)은 전형적으로 각각 2400Ω이다. 레지스터 (R1) 및 (R3)는 출력 단자(XMT)에서 루프 폐쇄 비교기(CMP1)의 입력(INM)에 온-훅 및 오프-훅 루프를 보고하는 증폭기(AX)의 입력 단자 (TS) 및 (RS)에 팁 및 링 도선을 직접 연결시킨다. 팁과 링 도선 사이에 나타나는 ac 신호는 증폭기(AX)에 의해 감지되어 캐패시터 (CB1) 및 (CB2)의 접합부에 인가된다. 레지스터 분할기 (RT1), (RT2)와 함께 캐패시터(CB1)은 ac 신호의 일부를 수신 인터페이스(RI)의 단자(RCVN)에 연결시키고, 캐패시터( CB2) 및 레지스터(RT3)는 제1도의 우측에 도시된 CODEC의 아날로그 입력에서 ac 신호를 증폭기(A0)에 연결시킨다. 배터리 스위치와 전류 제한기의 VREG 단자에서 전류 제한된 DC 전압은 비교기(CMP1)가 루프에 인가된 전압에 관계없이 루프의 DC 상태를 주시하도록 루프 폐쇄 비교기(CMP1)의 단자(INP)에 인가된다. 비교기(CMP1)는 단지(NLC)에서 루프 폐쇄 상태를 마이크로프로세서/DSP에 보고한다.

서브어셈블리 IC의 다양한 성분은 복호화 논리(DL)에 의해 전달된 논리 레벨 신호의 제어하에서 동작한다. 복호화 논리(DL)는 리드 B0-B4에 걸쳐 마이크로프로세서 /디지탈 신호 처리기로부터 논리 레벨 제어 신호를 수신한다. 교대로, 서브어셈블리 IC는 출력 단자 (NRDET) 및 (NLC)에서 상태 정보를 마이크로프로세서/DSP에 공급한다. 마이크로프로세서/DSP는 또한 코덱과 신호를 전송 및 수신하다. 상세한 목록은 도표 1 및 도표 2에 나타내지는 리드 B0-B4에 걸쳐 전달되는 신호의 패턴에 따라, 복호화 논리(DL)는 서브어셈블리 IC의 다양한 증폭기 및 시험 서브 회로에 각각의 제어 신호를 제공한다.

루프에 인가된 배터리 전위 뿐만 아니라 퓨즈 및 배터리 공급 레지스터의 통합성은 높은 레지스턴스의 레지스터 (RFST) 및 (RFSR)(각각 예로 1 메가오옴)를 통해 퓨즈 및 DC 공급 레지스터 검출기(FDET)에 의해 주시된다. 퓨즈나 공급 레지스터 중 하나 또는 둘 모두가 실패하면, 검출기의 출력은 루프가 온-훅 상태일 때 불이행을 나타내게 되고, 퓨즈 및 공급 레지스터 검출기의 출력은 마이크로프로세서/DSP에 인가되는 단자(NLC) 신호에 보고된다.

호출이 요구될 때, 배터리 스위치는 off 상태로 되고 호출 발생기는 단자(VRS)에 연결된 음의 배터리 공급(전형적으로 -48V)에 첨가된 호출 전압을 단자(VREG)에 인가한다. 증폭기(AR)는 호출 발생기에 의해 공급된 호출 전압을 부하하지 않도록 고임피던스 상태에 놓인다. 링 리드상에서의 높은 음의 전압의 존재는 복호화 논리(DL)로부터 NRGHV3를 통해 인에이블 신호(NRHV1)를 수신하는 한계값 주시 회로를 포함한 퓨즈 및 DC 공급 레지스터 검출기 회로(FDET)에 의한 호출 동안에 확인된다. 링 리드상의 전압이 소정의 음의 한계값과 교차될 때, 회로(FDET)는 이 사실을 단자(NLC)에 보고한다.

호출 동안 루프에서의 DC 전류 흐름은 단자(RTFLT)에서 링 트립 검출기에 의해 주시되고, 마이크로프로세서/DSP에 호출을 옮길 시간을 나타내도록 단자(NRDET)에 보고된다. 호출 발생기의 위상은 20 Hz 호출 클럭과 동기화된다. 20 Hz 클럭의 하강 구간으로부터 25mS내에 단자(NRDET)에서 오프-훅 상태가 보고되면, 호출은 한 주기 이하의 지연으로 옮겨져야 한다. 20 Hz 클럭의 하강 모서리로부터 25mS 내지 50mS내에 오프-훅 상태가 검출되면, 호출은 지연되지 않고 즉시 off 상태로 되어야 한다. 링 트립 시험이 결정된 후, 링 트립 시험 상태는 입력되고 외부 필터 캐패시터( CRT)는 호출 신호가 루프에 인가될 때 오프-훅 검출기를 잘못 옮기지 않도록 방전된다. 이 캐패시터를 방전시키기 위해, 논리 회로는 링 트립 재설정 동안 N-채널을 on 상태로 하도록 NRTR 신호(도표 1을 참조)를 공급하여 캐패시터(CRT)에 통해 단락 회로 방전 경로를 제공한다.

선 인터페이스 회로의 정상적인 동작 동안에 코덱의 좌측(아날로그) 출력으로부터의 오디오 주파수 신호는 차동 증폭기 (AT) 및 (AR)에 인가되고 캐패시터 (CT) 및 (CR)을 통해 각각 팁 및 링 도선에 전기 용량적으로 연결되는 수신 인터페이스(RI)의 단자(RCVP)에 캐패시터(CRCV)와 레지스터(RCV1)를 통해 연결된다. 팁 및 링에 걸친 전압은 단자 (TS), (RS)에서 증폭기(AX)에 의해 전압 분할기 레지스터 (R1), (R3), 및 (R4)를 통해 감지된다. 전압 분할기 레지스터는 팁 및 링 전압의 일부, 예를 들면 1/5를 증폭기(AX)에 인가한다. 단자(XMT)에서 나타나는 증폭기(AX) 출력의 일부는 루프 팁 및 링 도선에 나타내진 오디오 주파수 종단 임피던스를 증가시키도록 캐패시터(CB1)과 레지스터 분할기 (RT1) 및 (RT2)를 통해 단자(RCVN)에 귀환된다. 이러한 오디오 주파수 피드백이 없으면, 종단 임피던스는 링 도선에 연관되는 레지스터 (RRF), (RR), 및 (RPR)과, 팁 도선에 연관되는 레지스터 (RTF3), (RT), 및 (RPT)의 DC 레지스턴스에 의해 단독으로 결정된다. 설명된 실시예에서, 이러한 DC 레지스턴스는 원하는 루프 종단 임피던스 600Ω보다 작은 대략 450Ω의 종단 임피던스를 이룬다. 제2b도와 연관되어 이후 설명될 수신 증폭기(AX) 및 피드백 경로의 도움으로, ac 신호에 대한 종단 임피던스는 원하는 레벨로 증가된다.

단자(XMT)에서의 신호는 또한 캐패시터(CB2)와 레지스터(RT3)에 걸쳐 코덱 입력 증폭기(A0)의 반전 입력에 인가된다. 복호화 논리(DL)로부터의 채널 시험 신호(HBS)에 의해 활성화될 때, 트랜지스터 스위치(HB1)(제2a도)는 단자(XMT)에서의 신호가 레지스터(RHB)에서 코덱 아날로그 출력으로부터의 신호와 합산되도록 단자(SB1) 및 (SB2)와 함께 연결된다. 설명된 실시예에서는 코덱이 5V의 동적 범위를 갖는 입력 아날로그 신호를 수용한다. 약 0V로 기준이 되도록 이러한 움직임을 해석하기 위해서, 2.5V DC의 바이어스 전압은 코덱에 인가된 신호가 접지와 +5V 사이에서 움직이도록 코덱 증폭기(A0)의 반전 입력에 인가된다.

수신 증폭기(AX)의 출력은 또한 루프 폐쇄 비교기(CMP1)의 INM 입력에 인가된다. 레지스터 분할기 (RLC1), (RLC2)(제2a도에서 가장 잘 도시된)는 루프 폐쇄 검출에 대한 한계값이 단자(VREG)에서의 전압에 비례하도록 단자(VREG)에서의 전압 일부를 비교기(CMP1)의 INP 입력에 인가한다. 루프 폐쇄 검출 한계값은 VREG 전압에 따라 변하므로, 단자(NLC)에서의 비교기(CMP1)의 출력은 루프에 인가된 배터리 전압에 독립적으로 루프 폐쇄를 보고한다. 정상적인 전력 상승 통화 상태(도표 Ⅰ 및 Ⅱ, 선 1을 참조)에서, 증폭기 (AT) 및 (AR)은 전력 상승되고, 배터리 스위치는 VBAT1을 링 리드에 연결시키게 on 상태로 되고, 또한 단자(NLC)는 루프가 개방 상태, 즉 온-훅 상태이면 논리를 나타낸다. 선이 오프-훅 상태로 될 때(도표 Ⅰ 및 Ⅱ, 선 2을 참조)는 배터리 스위치가 off 상태로 되고 VBAT2가 전류 제한기를 통해 연결된다.

호출 동안(도표 Ⅰ 및 Ⅱ, 선 3을 참조), 증폭기 (AT), (AR)와 수신 인터페이스(RI)는 전력을 보존하도록 전력 하강되고, 배터리 스위치는 off 상태로 되고, 호출 발생기는 on 상태로 되고, 또한 고전압 검출기, 제4b도는 인에이블된다. 퓨즈 검출기는 링 리드 전압이 소정의 음의 한계값과 교차하는 때를 감지하고, 높은 호출 전압의 존재를 나타내도록 단자(NCL)에 논리 레벨 고신호를 보고한다.

[AC 임피던스 수정, 제2b도]

상기에서는 DC 공급 레지스터의 값이 루프에 걸쳐 전송되는 ac 신호에 대해 약 450Ω의 종단 임피던스, 즉 600Ω의 원하는 루프 종단 임피던스보다 낮은 종단 임피던스를 이루는 경우가 기술되었다. DC 공급 레지스턴스의 양은 더 낮은 전압 배터리, VBAT2로부터 430Ω의 최대 루프 레지스턴스에 최소의 전류, 예를 들면 23.5mA를 제공하면서 오프-훅 전력 낭비를 최소화하려는 요구에 의해 제한된다. 이는 공급 레지스터의 최대 DC 레지스턴스가 약 450Ω을 넘을 수 없게 결정한다. 이는 루프의 ac 특성 임피던스 600Ω보다 작다. 공급 레지스터의 더 낮은 DC 레지스턴스에도 불구하고, 선 인터페이스 회로의 ac 구동점 임피던스를 루프의 600Ω 특성 임피던스와 정합시키기 위해서는 증폭기(AX)와 레벨 쉬피팅 수신 인터페이스(RI)를 구비하는 피드백 경로가 사용된다.

ac 피드백 경로가 루프에 대한 실효 ac 임피던스를 증가시키를 방법을 분석할 목적으로, 차동 증폭기가 간략화된 복합 증폭기(G=A)로 대치되고 피드백 경로 증폭기(AX)가 박스 "-k"로 대치된 제2b도를 참조로 한다. 제2b도에서, R_L은 루프의 600Ω 특성 임피던스를 나타내고, 총 팁측 DC 공급 레지스턴스(제1도 : RT+RTF3=240Ω)와 총 링측 DC 공급 레지스턴스(제1도 : RRF+RR2+RR1=240Ω)는 단일 레지스터 R_f로 대치된다. 인터페이스 회로가 루프에 600Ω의 종단 임피던스를 나타낼 때, 피드백과 증폭기에 의해 나타내지는 임피던스와 평행한 R_f의 조합은 600Ω이 되어야 한다. 복합 증폭기는 반전 입력(-)으로부터의 이득 A와 비반전 입력(RCV)으로부터의 이득 A_RCVP를 갖는다.

R_L과 R_f의 병렬 조합을 R_L'이라 표시한다. V_RCVN을 갖는 점 V₁으로의 유닛 구동점 전류, I는 0인 것으로 가정한다 :

VO으로 식(3)을 나누면 구동점 어드미턴스, 1/R_T이 산출된다 :

여기서, 600Ω 선이 선 인터페이스 회로에 의해 600Ω으로 종단된다고 가정하면, R_T=300Ω이 된다. 이제는 kA에 대해 식(4)를 풀면 :

식(4)로부터,

식(8)에 대입하면 :

따라서, R_T=300Ω에 대해 1의 수신 이득 A_RCV를 이용하면, R_f=480Ω, R=4700Ω, 및 R_L'=266Ω이고, 이 값들을 식(5)에 대입하면 :

또한, 식(10)으로부터 :

식(12)에서 찾아진 값을 식(11)에 대입하면 k=3/16=0.188을 산출한다. AX 증폭기의 이득이 0.2이면, 제1도의 레지스터 (RT1) 및 (RT2)의 값은 0.188/0.2 또는 0.94의 비율이 되어야 한다.

[수신 인터페이스 "RI" 및 루프 폐쇄 검출기(제2a도)]

수신 인터페이스(RI)는 코덱의 "단일 종말" 출력을 수신하고, 각각 팁 및 링에 대한 선 구동 증폭기에 차동 아날로그 신호를 공급한다. 부가하여, 수신 인터페이스는 코덱 아날로그 출력에 의해 제공되는 바와 같은 신호의 최대 동적 범위를 축적하도록 선 구동 증폭기가 팁 및 링 도선에 인가하는 아날로그 신호의 DC 레벨을 이룬다. 링 도선이 음의 전압에 있는 동안 팁 도선은 일반적으로 접지 전위에, 또는 그에 가까운 전위에 있음을 상기하게 된다. 수신 인터페이스는 루프 도선상에 나타나는 전위에 의해 코덱 아날로그 신호의 클리핑(clipping)을 방지하도록 접지와 VBAT1 사이의 중간에 아날로그 출력의 DC 레벨을 이룬다. 특히, "단일 종말"의 코덱 아날로그 출력은 각각이 I_Ref로 칭하여지고 모두가 복호화 논리(DL)로부터 주어지는 IPR1 신호에 의해 제어되는 우측의 일정한 전류원쌍 사이에 콜렉터 에미터 경로가 위치하는 트랜지스터(B15)의 베이스에서 수신 인터페이스의 단자(RCVP)에 연결된다. IPR1 신호가 "0" 상태에 있을 때, 일정한 전류원은 전력이 상승된다. 최상단 소스는 소스로 생각될 수 있는 반면, 최하단 소스는 같은 전류값, 예를 들면 200㎂의 일정한 전류 싱크(sink)로 생각될 수 있다. 또 다른 트랜지스터(B16)의 에미터 콜렉터 경로는 유사하게 대응하는 일정한 전류원쌍 사이에 연결된다. 트랜지스터(B16)의 베이스는 단말(RCVN)에서 트랜지스터 분할기 (RT1), (RT2)의 접합부에 연결된다. 일정한 전류원 두 쌍은 모두 복호화 논리(DL)로부터의 IPR1 논리 레벨 신호에 의해 제어된다. 트랜지스터(B15)의 베이스에 인가된 코덱의 아날로그 신호 출력이 이 트랜지스터의 전도성을 증가시키는 경향이 있으면, 증가된 에미터 전류는 상단 우측 일정 전류원으로부터 올 수는 없지만, 일반적으로 트랜지스터 (B16)를 통해 흐르고 상단 좌측 일정 전류원에 의해 공급되는 전류 일부를 전환시키는 레지스터(R12)에 의해 공급되어야 한다. 그러나, 하단 좌측 일정 전류원은 코덱이 트랜지스터(B15)의 베이스를 구동하기 전에 했던 같은 양의 일정 전류를 계속 저하시켜야 하므로, 전환된 전류는 이에 복귀되어야 한다. 트랜지스터(B15)의 콜렉터를 통해 증가된 전류는 점(ARP)에서 직렬 연결된 레지스터 (R13) 및 (R14)를 통해 하단 우측 전류 싱크로 복귀되는 점(ATP)로 흐른다. 레지스터 (R13) 및 (R14)를 통해 증가된 전류는 점(ARP)를 점(ATP)에 대해 더 양의 상태로 만든다. 따라서, 트랜지스터(B16)의 콜렉터 회로내의 점(ATP)는 비록 코덱만이 단일 종말의 출력을 제공했지만 증폭기에 요구되는 차동 아날로그 신호가 제공되도록 트랜지스터(B15)의 콜렉터 경로내의 점(ARP)에 인가된 구동과 180°위상이 다르게 구동된다. 점(ATP)에서의 아날로그 구동은 증폭기(AT)의 비반전 입력에 인가되는 반면, 점(ARP)에서의 구동은 증폭기(AR)의 비반전 입력에 인가된다. IPR1 신호가 "1" 상태에 있을 때, 일정한 전류원은 전력 강하되고 코덱의 출력은 선 구동 증폭기 (AT) 및 (AR)로의 입력으로부터 고립된다.

버퍼 증폭기(X1)의 입력에서 같은 값의 레지스터 (LC1) 및 (LC2)는 레벨이 접지와 VBAT1 사이의 중간에 놓이도록 점 (ATP) 및 (ARP)에서 발달된 아날로그 전압의 DC 레벨을 이룬다. 이는 팁 및 링 도선에 인가된 아날로그 신호에 대해 최대 동적 범위를 제공한다. 증폭기(AT)에 걸친 피드백 레지스터(R23) 및 증폭기(AT)의 반전 입력과 직렬로 연결된 레지스터(R22)는 비반전 입력에서 단자(PT)로의 증폭기(AT) 이득을 예를 들면, 6의 값으로 이룬다. 증폭기(AR)과 연관되는 레지스터(R24) 및 (R25)에도 유사하게 고려되어 적용된다.

RCVP에서 인가되는 아날로그 신호내의 잡음을 소거하는 방법으로 점(VREG)에서 주어지는 ac 잡음이 점(ARP)에 인가되도록 트랜스콘덕턴스 스테이지(tran sconductance stage)(gm), 캐패시터(CBN), 및 (VREG)에 의해 잡음 소거 배열이 제공된다. 그러나, 간략하게, 단자(CBN)에서 나타나는 잡음 전압은 전류가 팁 및 링 도선상에서의 전송을 이루는 것으로부터 잡음 전압을 소거하기 충분한 극성 및 크기의 점(ARP)에서의 전압을 제공하는 트랜스콘덕턴스 스테이지에 의해 전류로 변환된다. 잡음 소거 회로에 대한 더 상세한 내용은 1994년 12월 19일에 출원된 일련 번호 08/359,164의 이안 쇼어(Ian. A. Schorr)의 진행중인 출원에서 찾아볼 수 있다.

간략하게 제1도을 참조로, 선 수신 증폭기(AX)는 루프의 팁 및 링 도선에 직접 연결된 입력을 갖는 것을 볼 수 있다. AX 증폭기의 출력은 제4a도의 상단 우측에 보다 상세히 도시된 바와 같이, 루프 폐쇄 비교기(CMP1)의 반전 입력(INM)에 연결된다. 제 2a도에 도시된 바와 같이, 비교기(CMP1)의 비반전 입력(INP)은 루프에 DC 전류를 공급하는 단자(VREG)로부터 접지에 레지스터 분할기를 형성하는 레지스터(RLC1) 및 (RLC2)의 접합부에 연결된다. (RLC1) 및 (RLC2)의 비율은 CMP1에 의해 검출가능한 루프 폐쇄 레지스턴스의 한계값을 결정한다. 비교기(CMP1)의 NLC 출력은 마이크로프로세서/DSP에 보고된다. 이와 같이, 비교기(CMP1)는 선 수신 증폭기(AX)에 의해 보고된 DC 상태에 의해 결정된 바와 같은 루프의 실제 상황을 보고한다. 증폭기(AX)가 고임피던스 상태에 놓일 때, 루프 폐쇄 한계값은 제4a도의 회로 LCT에 의해 점검될 수 있다. 회로 LCT는 비교기(CMP1)의 INM 입력을 접지(복화화 논리(DL) 신호 NLCTO=0, NLCTC=0) 또는 VBAT1의 일부(복호화 논리 신호 NLCTO=0, NLCTC=1)로 되게 할 수 있다.

[채널 시험]

채널 시험은 논리 고상태동안 단자(NLC)를 주시하는 마이크로프로세서/DSP에 의해 결정되는 바와 같이, 루프가 온-훅 상태일 때 실행되어야 한다. 시험 프로그램 동안 루프가 오프-훅 상태가 되면, 시험 프로그램은 중단된다. 다양한 시험 동안 복호화 논리(DL)에 의해 다양한 서브어셈블리 IC 성분에 제공된 논리 레벨 신호는 명세서의 끝부분에 보여지는 도표 1에서 설명된다.

[1.루프백(loopback) 시험]

이 상태에서는 마이크로프로세서/DSP가 복호화 논리(DL)에 도표 Ⅰ 및 Ⅱ의 선 7에 도시된 신호를 보내도록 명령한다. 이 도표 중 "조건/시험"열에서 약자 "PD"는 다르게 표시된 것을 제외한, 루프 구동 증폭기 (AT) 및 (AR), 루프 수신 증폭기(AX), 및 수신 인터페이스(RI)의 전력 강하를 나타낸다. AX 증폭기의 출력은 접지에 유지되고 전류 제한기는 off 상태로 된다. 전력 강하된 루프 구동 증폭기와 수신 증폭기로, 증폭기는 고임피던스 상태에 놓이고 루프는 코덱의 아날로그 입력 및 출력으로부터 고립된다. 이와 같이 루프로부터 고립된 코덱으로, 복호화 논리(DL)은 루프 백 연결을 이루기 위해 트랜지스터(HB1)을 on 상태로 만들도록 HBS 신호(제2a도)를 인가한다. 루프 백 연결에서, 하이브리드 레지스터(RHB)는 코덱의 출력과 입력 사이에 연결되어, 그 경로가 단자(SB1)로의 코덱 출력으로부터 P-채널이나 N-채널 트랜지스터(HB1)를 통해 코덱 증폭기(AO)의 반전 입력으로의 레지스터(RHB)와 단자(SB2)로 추적될 수 있다. 이때 마이크로프로세서/DSP는 코덱이 트랜지스터 스위치(HB1)를 통해 증폭기(A O)의 반전 입력에 인가되어 코덱의 아날로그 입력으로 복귀되고, 코덱에 의해 대응부 디지탈 신호로 변환되고, 또한 DSP에 의해 분석되는 대응부 아날로그 신호로 변환하는 코덱의 디지탈측으로의 디지탈 음조 신호를 인가한다.

[2.전송 시험-하이브리드 없이 팁측에만]

이 상태에서는 도표 Ⅰ 및 Ⅱ의 선 9에서 요약된 바와 같이, 링 리드 구동 증폭 기(AR)가 복호화 논리(DL) 신호 RPD=1에 의해 off 상태("전력 강하")로 되는 것을 제외하고 모든 회로가 전력 상승("PU")된다. 단자 (SB1) 및 (SB2)(제2a도) 사이에 위치하는 스위치(HB1)는 단자(RCVP)가 하이브리드 레지스터(RHB)에 연결되지 않도록(복호화 논리(DL) 출력 HBSW=0) 개방된다. 코덱은 디지탈 입력에서 DSP에 의해 시험 음조를, 예를 들면 1 kHz에서의 -10 dBm을 아날로그 수신 포트(RCVP)에 주입하도록 지시된다. 증폭기(AT)가 활성화되고 증폭기(AR)가 전력 강하되면, 신호는 팁 리드에만 인가된다. 반사는 증폭기(AX)에 의해 감지되고 증폭기(AO)의 반전 입력과 그로부터 코덱의 아날로그 입력에 인가되는 전송 포트(XMT)에서 보여진다. 팁 리드가 개방되면, 반사는 시험 음조 이하 약 6 dB가 된다. 그러나, 팁 및 링이 600Ω이나 900Ω 임피던스로 적절하게 종단되면, 반사는 음조 이하 약 11 dB가 된다. 팁 리드가 접지로 단락되면, 반사는 시험 음조 이하 약 23 dB로 상당히 감소된다. 인터페이스의 팁측에서 동작불가능한 AT 증폭기, 개방 연결된 캐패시터(CT) 및/또는 레지스터(RPT)와 같은 어떠한 실수가 있으면, 4-와이어 포트에는 반사가 보여지지 않는다. FIC의 점선내에 다른 모든 레지스터가 본래대로 남아 있는 동안 DC 공급 레지스터(RT, RTF3, RRF, 또는 RR)가 개방을 실패하면, 4-와이어 포트에는 대략의 과부하가 있게 된다. 증폭기(AX)에 의해 수신된 무통화 채널 잡음은 단자(XMT)에서 보여져 유사하게 측정된다.

[3.전송 시험-링측에만, 고배터리 퓨즈 시험]

이 상태에서는 도표 Ⅰ 및 Ⅱ의 선 8에서 요약된 바와 같이, 증폭기 AT만 제외하고 모든 회로가 전력 상승된다(복호화 논리(DL) 신호 TPD=1). 하이브리드 레지스터 (RHB)는 스위치(HB1)(제2a도)를 개방시킴으로서 단자(RCVP)로부터 연결되지 않는다. 시험 음조, 1 kHz에서의 -10 dBm은 수신 포트(RCVP)에서 코덱에 의해 주입된다. 반사는 전송 포트(XMT)에서 보여진다. 링 리드가 개방되면, 반사는 시험 음조 이하 약 6dB가 된다. 그러나, 팁 및 링이 600Ω이나 900Ω 임피던스로 적절히 종단되면, 반사는 음조 이하 약 11 dB가 된다. 그러나, 몇몇 이유로 링 리드가 접지에 단락되면, 반사는 시험 음조 약 23 dB로 상당히 감소된다. 인터페이스의 링측에서 동작불가능한 AR 증폭기, 개방 연결된 캐패시터(CR) 및/또는 레지스터(RPR)와 같은 어떠한 실수가 있으면, 4-와이어 포트에서는 반사가 보여지지 않는다. FIC의 점선내에 다른 모든 레지스터가 본래대로 남아 있는 동안 DC 공급 레지스터(RT, RTF3, RRF, 또는 RR)가 개방을 실패하면, 4-와이어 포트에는 대량이 과부하가 있게 된다. 무통화 채널 잡은은 4-와이어 포트에서 유사하게 측정가능하다.

[4.퓨즈 시험-고배터리]

이 상태에서는 도표 Ⅰ 및 Ⅱ의 선 10에서 요약된 바와 같이, 선 구동 및 수신 증폭기 (AT), (AR), (AX)와 수신 인터페이스(RI)가 전력 강하되지만, 배터리 스위치는 on 상태로 된다(복호화 논리(DL) 신호 NHV=0, NBSON=0). 퓨즈 검출기 회로(FDE T)(제4a도 및 제4b도)는 공급 레지스터와 퓨즈의 상태를 나타내는 신호를 비교기(CM P1)의 NLC 단자 출력에 인가한다. 팁 리드는 접지에 연결되고 리드(RFST)에 대한 퓨즈 검출기 한계값은 -27V로 설정된다. 링 리드는 VBAT1에 연결되고 리드(RFSR)에 대한 퓨즈 검출기 한계값을 -35V로 설정된다. 퓨즈 ＆ 공급 레지스터 검출기(FDET) 회로는 복호화 논리(DL) 출력 NFEN=0, NHV=0에 의해 인에이블된다. 퓨즈 및 DC 공급 레지스터가 본래대로 있고, 팁 리드 및 링 리드가 각각 접지 및 VBAT1에 있으면, FDET 회로는 통과 조건 신호를 논리 고상태로 단자(NLC)에 보고하게 된다. 하나 또는 둘 모두의 퓨즈나 하나 또는 둘 모두의 공급 레지스터(즉, RT 및/또는 RR)가 개방을 실패하면, 논리 저상태가 단자(NLC)에 보고된다. 시험하는 동안 루프가 오프-훅 상태로 되면, FDET 회로는 불이행을 나타내지만, 마이크로프로세서/DSP는 리드(NLC)상의 루프 폐쇄 출력을 보도록 정상적인 전력 상승 상태로 변함으로서 이것이 불이행 조건이가 여부를 확인함을 알 수 있다. 루프 폐쇄가 검출되면(NLC가 논리 저상태에 있으면), 불이행 표시가 무시된다.

[5.퓨즈 시험-저배터리]

이 상태에서는 도표 Ⅰ 및 Ⅱ의 선 11에서 요약된 바와 같이, 배터리 스위치가 off 상태로 되는 것(복호화 논리(DL) 신호 NBSON=1, NHV=1)을 제외하면 퓨즈 시험-고배터리에서와 같다. 루프가 온-훅 조건에 있을 때, 즉 실제 루프 전류가 흐르지 않을 때 전류 제한기의 적절한 동작은 선형화된 바이어스 전류가 전류 제한기 회로 및 배터리 스위치의 전류경 일부에 공급될 것을 요구한다. 이러한 바이어스 전류(예를 들면, 12mA DC.)는 유리하게 복호화 리드(DL)로부터 ISON 신호를 수신하는 리드(IBSON)에 걸쳐 호출 발생기로부터 얻어진다. 팁 리드는 접지에 연결되고 휴즈 검출기 한계값은 -27V에 설정된다. 링 리드는 VBAT2에 연결되고 퓨즈 검출기 한계값은 -10V로 설정된다. 퓨즈와 DC 공급 레지스터가 본래대로 있고, 팁 리드 및 링 리드가 각각 접지 및 VBAT2에 있으면, 퓨즈 ＆ 공급 레지스터 검출기는 인에이블 되어(복호화 논리(DL) 출력 NFEN, NHV가 저상태) 리드(NLC)에서 논리 고상태로 보여지는 통과 조건 신호를 나타내게 된다. 하나 또는 둘 모두의 퓨즈나 하나 또는 둘 모두의 공급 레지스터(즉, RT 및/또는 RR)가 개방을 실패하면, 리드(NLC)는 논리 저상태를 나타내게 된다.

[6.루프 폐쇄 시험-온-훅 상태로 강요된 NLC]

이 상태에서는 도표 Ⅰ 및 Ⅱ의 선 12에서 요약된 바와 같이, 수신 및 전송 경로(증폭기 AT, AR, AX 및 수신 인터페이스 RI)가 전력을 보존하도록 전력 강하되는 것을 제외하고 다른 모든 회로 및 배터리 스위치가 전력 상승된다. 루프 페쇄 비교기(CMP1)로의 INM 입력에서 증폭기(AX)의 출력은 루프 폐쇄 검출을 시험하도록 약 1/5VBAT1인 전압에 연결된다. 이는 단자(LCTH)에서의 입력 전압과 루프 폐쇄 비교기(CMP1)의 동작 모두를 점검한다. 시험하는 동안 루프가 오프-훅 상태로 되면, 이 시험은 배터리 스위치가 전류 제한으로 되더라도 계속 통과된다. 이 시험에서는 AX 증폭기가 상기의 전송 시험을 통과했으므로, DC 오프셋(offset) 전압은 설명서내에 있는 것으로 가정한다. AX 증폭기가 설명서로부터 벗어나더라도 루프 폐쇄 검출이 실패되는 동안 AX 증폭기가 전송 시험을 통과할 가능성은 매우 낮으므로 온-훅 및 오프-훅 상태는 계속 적절히 검출된다.

[7.루프 폐쇄 시험-오프-훅 상태로 강요된 NLC]

이 시험은 도표 Ⅰ 및 Ⅱ의 선 13에서 요약된 바와 같이, 증폭기(AX)의 출력이 접지에 연결되는 것을 제외하면 상기와 같다. 루프 폐쇄 비교기(CMP1)는 오프-훅 상태를 나타내야 한다. 시험하는 동안 루프가 off-훅 상태로 되면, 단자(VREG)가 OV로 되지 말아야 하므로 시험은 이루어지지 않게 된다.

[8.호출 발생기 시험-접지에서의 출력]

이 시험은 도표 Ⅰ 및 Ⅱ의 선 14에서 요약된 바와 같이, 링 트립 시험에 대비하여 호출을 전화기에 인가하기 전에 실행된다. 수신 전송 경로(AT, AR 및 수신 인터페이스 RI)는 전력을 보전하도록 전력 강하된다. 20 Hz 클럭은 내부적으로 +5V에 가해지고, 호출 발생기는 on 상태로 되고, 또한 그 출력은 VBAT1에서 접지로 경사지게 된다. VREG 검출기는 인에이블되고 그 한계값은 단자(VREG)에서 -15V를 검출하도록 설정된다. 단자(NLC)는 VREG에서의 전압이 -15V보다 더 양의 값이면 논리 저상태(시험 통과를 나타내는)를 보고한다.

[9.링 트립 시험]

이 시험에서는 도표 Ⅰ 및 Ⅱ의 선 15에서 요약된 바와 같이, 호출 발생기는 off 상태로 되지만, 보호 회로, 제3a도내의 SCR은 on 상태로 강요되어(복호화 논리(DL) 신호 NSCRON=0) 그에 의해 단자(VREG)를 레지스터(RR1)와 직렬로 접지에 연결시킨다. 전류 제한기는 on 상태로 되고 그 출력은 55mA로 증가된다. 링 트립 검출기 출력(NRDET)은 회로가 이 상태로 놓인 후 약 100mS에 링 트립 상태를 나타내야 한다. NRDET가 70mS보다 빨리 링 트립을 나타내거나 130mS 이후에 링 트립을 나타내면, 링 트립 검출기 시험은 실패되어 호출이 전화기에 인가되지 않았음을 나타낸다. 이 시험은 항상 접지 시험에서의 호출 발생기 출력에 이어지고 호출이 전화기에 인가되지 전에 실행되어야 한다.

[10.링 트립 재설정]

이 상태는 도표 Ⅰ 및 Ⅱ의 선 16에서 요약된 바와 같이, 링 트립 필터 캐패시터 (CRT)를 방전시키도록 단자 (RTFLT) 및 (VREG)가 함께 단락되는 것을 제어하고 통화 상태-고배터리와 같다. 이 시험은 항상 링 트립 시험에 이어지고 호출을 전화기에 인가하기 전에 실행되어야 한다.

[11.잡음 시험]

이 시험에서는 수신 인터페이스(RI)와 (AT) 및 (AR) 증폭기가 전력 강하되고, 배터리 스위치는 on 상태로 된다. 무통화 채널 잡음은 코덱에 의해 이에 보고된 디지탈 신호로부터 마이크로프로세서에 의해 측정된다. 상기의 전송 시험으로부터의 잡음 시험 결과와 함께 이 시험의 결과는 잡음의 소스를 결정하는데 사용될 수 있다. 전송 시험에 잡음이 있는 동안 이 시험이 통과되면, 수신 인터페이스 회로 및/또는 AT 및/또는 AR 증폭기에도 잡음이 있다. 이 시험에 잡음이 있다면, 그 잡음은 아마도 고객 루프로부터 전해진 것이다. 잡음이 AX 증폭기에 의해 발생될 가능성이 있는 동안에는 경험상 이러한 종류의 장치의 불이행이 백만 당 수개의 부분인 범위에 있음을 나타낸다.

[전류 제한기, 제3a도 및 제3b도 :]

배터리 (VBAT1) 또는 (VBAT2)가 루프에 연결되는가 여부의 선택은 트랜지스터(DM1)를 on 또는 off 시킴으로서 이루어진다. 더 높은 전압원, VBAT1은 트랜지스터(DM1)를 on 상태로 함으로서 선택된다. 복호화 논리(DL)는 ISON 신호를 제1도 및 제3도의 전류 제한기 및 배터리 스위치에 전하고, 이는 기준 전류를 점 "11"에 놓는 전류원(I_Ref)을 on 시킨다. 기준 전류는 트랜지스터(Q3A)의 베이스를 구동하여 on 시키고, Q3A는 Q3B를 on 시킨다. 호출 발생기 회로로부터의 IBSON 신호는 트랜지스터(D M1)의 게이트에 10㎂ 전류를 제공하여 이를 on 시킨다. on 상태에 있는 트랜지스터(D M1)는 음극이 VBAT2에 연결된 다이오드(D2)의 양극에 VBAT1을 인가한다. VBAT 1은 VBAT2 보다 더 음의 값이므로 다이오드(D2)는 역 바이어스된다. 역 바이어스된 다이오드(D2)로 전류 제한기 출력 단자(VREG)는 배터리(VBAT2)로부터 고립되고, 트랜지스터(DM1)은 VBAT1에서 단자(VREG)로 전류 경로를 제공한다. 한편, 배터리(VBAT2)는 트랜지스터(DM1)를 off 시키고 다이오드(D2)가 정 바이어스되게 허용함으로서 전류를 단자(VREG)에 공급하도록 연결된다. 트랜지스터(DM1)를 off 시키기 위해, 호출 발생기 회로는 리드(IBSON)에 인가된 바이어스 전류를 제거하고 또한 트랜지스터 (Q8) 및 (Q9)를 on 시키게 IBSOFF 신호를 공급하고, 그에 의해 (DM1)의 게이트에서의 더 낮은 전압이 이를 off 시키도록 복호화 논리(DL)로부터 전해지는 NBSON 신호에 의해 제어된다. 제3a도의 우측에 있는 캐패시터(CBS)는 트랜지스터(DM1)가 off 상태로 되는 것을 지연시킴으로서 (VBAT1) 및 (VBAT2)간의 교환에 매끄러운 전이를 제공하는 꽤 큰 캐패시터로, 예를 들면 0.1μf이다. 또한, 예를 들어 0.1μf인 제3a도의 상단 중심에 있는 캐패시터(CLIM)는 레지스터(R9)와 직렬로 기준 전류원에 연결되고, 트랜지스터(Q2)의 콜렉터 에미터 경로와 트랜지스터(DM1)의 소스 드레인 경로를 통해 VBAT1의 전위를 향해 충전된다. 밀러(Miller) 캐패시터로 동작함으로서 캐패시터(CLIM)은 실제로 단자(VREG)로부터 접지로 트랜지스터 (Q3A) 및 (Q3B)에서 20μf의 캐패시턴스를 제공하고, 그에 의해 ac 임피던스를 단자(VREG)에서 제공되는 접지로 낮추게 된다.

전류 제한 기능은 점 "11"에 주입된 기준 바이어스 전류에 대해 전류경(current mirror)으로 동작하는 트랜지스터 (Q1) 및 (Q2)에 의해 제공된다. 전류경 트랜지스터 (Q1) 및 (Q2)의 베이스는 점 11에 주입된 기준 전류를 트랜지스터(Q3A)의 베이스로 증대시키도록 트랜지스터 도움기로 동작하는 달링턴(Darlington)-연결된 트랜지스터 (Q3A) 및 (Q3B)에 의해 구동된다. 트랜지스터(Q1)의 에미터 크기는 (Q2)을 통하는 전류의 작은 일부, 예를 들면 1/72를 갖도록 크기 조절되고, (Q2)의 에미터 경로에서 R2는 (Q1)의 에미터 경로에서의 R1의 작은 일부가 된다. 트랜지스터(DM1)과 직렬로 동작하는 전류경 트랜지스터 (Q1) 및 (Q2)로 조절된 전류는 소스(VBAT1)에서 단자(VREG)로 공급된다. 한편, 단절된 트랜지스터(DM1)과 동작하는 트랜지스터 (Q1) 및 (Q2)로 조절된 전류는 소스(VBAT2)에서 단자(VREG)로 공급된다. 전류(VREG) 외로 공급된 전류에서의 제한은 점 "11"으로 공급된 기준 전류의 레벨에 의해 결정된다. 그렇게 공급된 기준 전류의 레벨은 ISON 또는 N55MA 신호를 전하는 복호화 논리(DL)에 의해 결정된다. 도표 1에 도시된 바와 같이, N55MA 신호는 온-훅 전송 뿐만 아니라 전송 시험, 퓨즈 시험, 및, 루프 폐쇄 검출기 시험과 링 트립 시험을 위해 더 높은 기준 전류값을 점 "11"에 제공하도록 "0" 상태에 있다. 캐패시터(C1)와 함께, 달링턴 트랜지스터의 에미터와 전류경 트랜지스터의 베이스 사이의 레지스터(R4)는 충분한 위상과 이득 마진을 제공하기 위해 피드백 루프에서 (Q1)의 베이스로부터 (R12)를 통해 (Q3A)의 베이스에 우성 폴(pole)을 삽입함으로서 전류경-도움기 트랜지스터 배열을 안정화시키도록 피드백을 제공한다.

전류 제한기를 off 시키기 위해, 점 "11"로의 기준 전류 공급(I_Ref)은 NILMON 고신호(도시되지 않은 I_Ref로의 제어 경로)를 공급하는 복호화 논리에 의해 단절된다. 기준 전류의 제거로, 달링턴-연결된 전류-조절 트랜지스터 (Q3A) 및 (Q3B)는 off 상태로 된다. 그러나, 상술된 경로에 걸쳐 충전된 캐패시터(CLIM)는 점 11로의 기준 전류가 단절된 후 얼마동안 달링턴-연결된 트랜지스터 (Q3A), (Q3B)의 베이스에 기준 전류를 계속 공급하게 된다. 호출 상태(도표 Ⅰ 및 Ⅱ, 선 3을 참조)가 온-훅 전송 상태에 이어지게 되면, 캐패시터(CLIM)를 신속하게 방전시켜 호출 발생기에 분로를 만들지 않도록 전류 제한기를 off 시키는 것이 바람직하다. 전류 제한기를 신속히 off 시키기 위해, 복호화 논리(DL)는 ILMR 신호를 고상태로 만들고, VREG로부터 캐패시터(CLIM)의 방전 경로를 제공하도록 달링턴-연결된 트랜지스터 (Q6A) 및 (Q6B)를 on 시킨다.

한편, 단절 전방 상태(도표 Ⅰ 및 Ⅱ, 선 5를 참조)가 뒤이어 일어나게 되면, 잡음 펄스를 루프에 전하지 않도록 전류 제한기를 부드럽게 off 시키는 것이 바람직하다. 전류 제한기를 부드럽게 off 시키기 위해, (Q25) 및 (Q26)을 on 시키도록 ILMT는 고상태로 만들어진다. 이러한 트랜지스터는 이때 캐패시터(CLIM)가 전류경에 임시 기준 전류를 계속 제공할 수 있도록 레지스터(R19)와 직렬인 캐패시터의 방전을 위해 경로를 제공한다.

[전류제한기 기준 소스, 제3b도]

제3b도는 복호화 논리(DL)에 제어 신호를 전하는 마이크로프로세서/DSP의 제어하에서 제3a도의 전류 제한기 회로의 점 "11"에 다른 기준 전류를 제공하는 전류경 회로를 포함한다. 부가하여, 제3b도의 우측에 있는 회로는 각각 호출이 루프에 인가되고 단절 전방에 부수적으로 되기 전에 전류 제한기를 off 시키도록 제3a도의 우측에 있는 단자 (ILMR) 및 (ILMT)에 구동 전류를 제공한다.

트랜지스터(M10)는 제3a도의 우측 및 제3b도의 하단에 도시된 점 "11"에 제어된 전류를 제공하기 위한 전류경 회로의 주요 입력 트랜지스터이고, 트랜지스터(M11)은 주요 출력 트랜지스터이다. 설명되는 실시예에서는 트랜지스터(M10) 및 (M11)이 전계 효과 트랜지스터이다. 그들의 채널 폭-대-길이의 비율은 출력 트랜지스터(M11)가 트랜지스터(M10)로의 입력 기준 전류(I_REF)의 약 2.5배 만큼 점 "11"에 전달하도록, 예를 들면 각각 (93) 및 (240)의 계수에 의해 상대적으로 크기 조절된다(그러나, 쌍극 트랜지스터가 사용되는 경우, 채널 폭-대-길이의 비율 보다는 에미터의 상대적인 면적이 관련되는 계수임이 명백하다). 트랜지스터(M10)는 일반적으로 복호화 논리(DL)가 제어 신호 ISON=0을 제공하는 한 트랜지스터(Q21)의 베이스와 함께 콜렉터가 90㎂ 기준 소스 I_REF만큼 빠져나가는 다이오드 연결된 트랜지스터(M20)와 직렬로 전도된다. 트랜지스터(Q20) 및 (Q21)는 둘 모두가 에미터 전압으로의 같은 베이스를 갖도록 함께 연결된다. 트랜지스터(M10) 및 (M11)의 채널 폭-대-길이 크기 조절 계수 때문에, 트랜지스터(M11)에 의해 점 "11"에 전달되는 출력 전류는 트랜지스터(M10)로 공급되는 기준 전류보다 더 크다. 그러나, 부가하여, 이후 설명될 바와 같이, 점 "11"로 전달된 출력 전류는 유리하게 하나 이상의 병렬 연결된 트랜지스터(M12) 내지 (M15)로부터의 전류에 의해 보충될 수 있다. 그러나, 편의상 트랜지스터(M12) 내지 (M15)를 무시하고 회로의 동작이 먼저 설명된다.

트랜지스터(M11)(트랜지스터(Q21)를 통해)에 의해 제3a도의 우측 및 제3b도의 하단에 도시된 점 "11"로 제공되는 구동 전류는 트랜지스터(M21)를 트랜지스터(M 10)와 평행한 쪽으로, 또는 그 바깥쪽으로 교환함으로서 변한다. 이는 병렬로 연결되는 조합된 입력 트랜지스터 (M10) 및 (M21)이나 입력 트랜지스터(M10) 하나만에만 관련된 출력 트랜지스터(M11)의 채널 폭-대-길이 비율을 변화시킨다.

루프전류가 약 23mA로 제한될 때의 정상적인 고 또는 저 배터리 통화 상태동안, 복호화 논리(DL)는 N55MA=1 신호를 유지하고, 그에 의해 트랜지스터(M20)를 off 상태로 유지하고 인버터(G2)가 트랜지스터(M19)를 on 시키도록 허용한다. 트랜지스터(M19)를 on 시키는 것은 트랜지스터(M21)를 on 상태로 만들어 이를 전류경 트랜지스터(M10)와 병렬로 연결시키고, 그에 의해 병렬로 연결된 출력 트랜지스터(M11)와 입력 트랜지스터(M10) 및 (M21)간의 채널 폭-대-길이 비율을 저하시킨다. 트랜지스터(M21)의 채널 폭-대-길이 비율은 120이고, 그에 의해 트랜지스터(M10) 하나에 의해 제공된 것 이상으로 증가된 비율을 제공한다. 루프가 유인할 수 있는 전류의 양을 증가시키기를 원할 때, 트랜지스터(M21)는 트랜지스터(M10)와 평행되지 않게 교환되고, 그에 의해 출력 트랜지스터(M11)와 입력 트랜지스터(M10)간의 비율을 상승시킨다. 온-훅 전송 상태에 대해서는 복호화 논리(DL)가 N55MA=0을 전함으로서 전류가 55mA로 제한된다. 전류 비율은 병렬로 연결된 입력 트랜지스터(M10) 및 (M21)과 출력 트랜지스터(M11)의 상대적인 크기에 의하기 보다는 입력 트랜지스터(M10) 하나와 출력 트랜지스터(M11)의 상대적인 크기에 의해 결정되기 때문에 이 신호는 트랜지스터(M21)를 off 상태로 만드는 트랜지스터(M20)를 on 시키고, 전류경 입력 트랜지스터(M10)와 병렬인 것으로부터 트랜지스터(M21)를 제거하고, 또한 전류경의 입력 및 출력 트랜지스터간의 채널 폭-대-길이 비율을 증가시킨다.

제3b도의 우측에는 2개의 다른 스위칭 회로가 점선 박스내에 도시된다. 이러한 스위칭 회로는 트랜지스터(M19) 내지 (M20)를 포함하는 상술된 스위칭 회로에 유사하지만, 출력 트랜지스터(M11) 및 입력 트랜지스터(M10)의 에미터 면적간의 비율을 변화시키는 대신에 다른 출력 트랜지스터 (M18) 및 (M24)를 제공한다. 최우측 점선 박스내에는 점 "11"에 대한 출력 트랜지스터로 동작하는 트랜지스터(Q21)와 직렬로 연결된 트랜지스터(M11)와 같이 직렬로 연결된 트랜지스터(M18) 및 트랜지스터(Q22)가 단자(ILMR)에 대한 전류경의 출력 트랜지스터로 동작할 수 있도록 출력 트랜지스터(M18)의 게이트가 트랜지스터(M16)에 의해 입력 트랜지스터(M10)의 게이트로 연결된다. 전류경 출력 트랜지스터(M18)의 에미터 면적(215)은 전류경 입력 트랜지스터(M10)의 에미터 면적(93) 보다 더 크다. 정상적인 통화 상태 동안, 복호화 논리(DL)는 제어 신호 NILR=0 및 NILT=0을 전하고, 그에 의해 트랜지스터(M17) 및 (M23) 모두가 on 상태로 되기 때문에 트랜지스터(M18) 및 (M24)가 on 상태로 되는 것을 방지한다. 트랜지스터(M17)가 트랜지스터(M18)의 게이트와 소스에 분로를 만드는 동안 트랜지스터(M23)는 트랜지스터(M24)의 게이트 및 소스에 분로를 만들고, 그에 의해 트랜지스터(M24) 및 (M18)가 on 상태로 되는 것을 방지한다. off 상태로 된 트랜지스터(M24)로 트랜지스터(Q24)에 대한 단자(ILMT)로의 전류 경로가 없어지고, off 상태로 된 트랜지스터(M18)로 트랜지스터(Q22)에 대한 단자(ILMR)로의 전류 경로가 없어진다. 따라서, 제3b도의 전류는 전류 조절된 전압을 단자(VREG)에 공급하기 위해 정상적으로 동작하도록 점 "11"로의 기준 전류를 제3a도의 전류 제한기 회로에 계속 공급한다.

한편, 복호화 논리(DL)가 루프로의 호출 응용에 선행하는 상태를 정의하도록 전해지는 명령 NILR=1을 전할 때, 트랜지스터(M17)는 off 상태로 되지만 인버터(G1)는 전류경 출력 트랜지스터(M18)를 on 상태로 만드는 트랜지스터(M16)를 on 시키고, 그에 의해 제3a도 및 제3b도 모두의 우측에 도시된 단자(ILMR)로의 트랜지스터(Q 22)를 통한 전류 경로를 완료한다. 단자(ILMR)로의 전류는 상술된 바와 같이 캐패시터(CLIM)에 대해 신속한 방전 경로를 제공하는 제3a도의 트랜지스터(Q6A)를 on 상태로 만든다. 트랜지스터(M18)는 유리하게 트랜지스터(M10)의 (93)보다 수 배 만큼 더 큰, 예를 들면 2.5배 만큼 더 큰 실효 채널 폭-대-길이 비율(215)로 만들어지므로, on 상태로 될 때 트랜지스터(M18)는 전류경 입력 트랜지스터(M10)에 제공되는 것 보다 더 큰 전류 구동을 단자(ILMR)에 제공함을 주시하여야 한다.

유사하게, 복호화 논리(DL)가 단절 전방에 선행하는 상태인 NILT=1 신호를 전할 때, 트랜지스터(M23)는 off 상태로 되고 트랜지스터(M22)는 on 상태로 되어, 제 3a도 및 제3b도의 우측에 도시된 단자(ILMT)로의 전류 경로를 완료하는 트랜지스터( M24)를 on 상태로 만든다. 유사하게, 트랜지스터(M24)는 유리하게 트랜지스터(M1 0)의 에미터보다 수 배 만큼 더 큰, 예를 들면 2.5배 만큼 더 큰 채널 폭-대-길이 비율로 만들어지므로, on 상태로 될 때 트랜지스터(M24)는 전류경 입력 트랜지스터(M10)에 제공되는 것 보다 더 큰 전류 구동을 단자(ILMT)에 제공한다.

상기에서는 트랜지스터(M11)가 점 "11"을 구동하는 전류경 회로의 출력 전류반의 일부인 것으로 기술되었다. 실질적으로, 트랜지스터(M11)의 폭-대-길이 비율은 하나 이상의 P-채널 트랜지스터 (M12) 내지 (M15)에 의해 증가된다. 이러한 트랜지스터는 하나 이상의 제너 다이오드(zener diode)(Z13), (Z12), (Z11), (Z10) 어레이(트랜지스터(M10)-(M15) 각각의 드레인 단자와 트랜지스터(Q21)의 에미터간에 연결된)를 한 레지스터로 변환함으로서 연결될 수 있다(선 회로 유닛을 설치하기 전에). 제너 다이오드의 파괴 전압(예를 들면, 5V의 Vcc에 대해 14V)은 정상적인 회로 조건하에서 아무 것도 전도되지 않도록 한다. 제작하는 동안, 하나 이상의 제너 다이오드는 이진수 가중화 재용해(binary-weighted melt-back) 또는 "제너 잽(Zener zap)" 조정으로 공지된 처리 과정에서 레지스터로 변환될 수 있다. 그렇게 변환된 제너 다이오드의 수는 점 "11"에 공급되는데 요구되는 총 출력 전류에 의해 결정된다.

[보호 회로, PROT, 제3a도 :]

제3a도 하단 좌측 부분은 레지스터 (RR2) 및 (RR1)의 접합부에서 단자(PRO T)가 DC 공급 레지스터 네트워크에 연결되는 매우 빠른 보호 회로를 도시한다. 외부에서 비정상적으로 높은 음의 전위가 루프에 인가되면, 단자(PROT)에 인가된 전위는 제너 다이오드 어레이(ZIP)가 절연 파괴되어 트랜지스터(Q2P)를 on 시키도록 레지스터(R2)를 통해 전도된다. 레지스터(R2)를 통해 유도된 전류가 레지스터에 걸쳐 약 0.7V를 넘는 전압 강하를 일으킬 때, SCR1은 on 상태로 되고, 일시적을 지나치게 음의 값인 전압으로 접지된다. 한편, 외부 전압으로 단자(PROT)가 정상적인 전위 이상으로 상승되면, 다이오드(D1)는 전방 바이어스되고 과전압에 접지된다.

루프에 대해 과전압 보호기로 동작하는 것에 부가하여, 보호 회로는 또한 제1도의 레지스터(RTFLT)에 연결되는 링 트립 회로를 시험하는 시험 모드에서 동작한다. 이 시험은 트랜지스터(Q1P)를 on 상태로 만드는 NSCRON="0" 신호를 전하는 복호화 논리(DL)에 응답해 실행된다. on 상태로 된 트랜지스터(Q3P)는 교대로 SCR을 트리거 (trigger)시키는 트랜지스터(Q2P)를 on 시킨다. 전도된 SCR은 고객 루프의 오프-훅 상태를 시뮬레이트하도록 호출 발생기로부터 충분한 전류를 유도한다.

[퓨즈 및 공급 레지스터 시험 회로 (FDET), 제4a도 및 제4b도 :]

DC 공급 레지스터와 퓨즈 검출기 회로는 단자(NLC)에서 제1도의 퓨즈 및 DC 공급 레지스터의 상태에 대해 VBAT1 또는 VBAT2가 루프에 공급되는가 여부를 마이크로프로세서/DSP에 전한다. 부가하여, 제4b도에 도시된 그 부분의 FDET 회로는 고전압이 호출하는 동안 링 리드에 인가되는가 여부를 단자(NLC)에 보고한다. 단자(NL C)는 성분이 본래대로임을 나타내도록 시험하는 동안 고상태에 남아있게 된다. 공급 레지스터와 퓨즈의 상태는 매우 높은 값, 예를 들면 1 메가오옴을 갖는 레지스터(RFST) 및 (RFSR)을 통해 확인된다.

VBAT2가 루프에 공급될 때 DC 공급 레지스터 및 퓨즈를 시험하기 위해, 복호화 논리(DL)는 NFEN="0" 및 NHV="1" 신호를 전한다. NHV=1 신호가 트랜지스터( B17)를 off 시키는 동안 NFEN=0 신호는 트랜지스터(B15a)를 on 상태로 만든다. 전류 구동은 단자(VPR3)에서 트랜지스터 (B12) 및 (B14)의 베이스에 제공된다. on 상태로 될 때 트랜지스터(B15a)는 에미터 전류, 예를 들면 20㎂를 레지스터(R1E)를 통해 트랜지스터(B12)에 제공하고, 에미터 전류, 예를 들면 10㎂를 레지스터(R7B)를 통해 트랜지스터(B14)에 제공한다.

VBAT1이 루프에 공급될 때 DC 공급 레지스터 및 퓨즈를 시험하기 위해, 복호화 논리(DL)는 부가적인 에미터 전류, 예를 들면 20㎂와, 레지스터(R7A)를 통해 트랜지스터(B14)에 이용가능하게 되는 트랜지스터(B17)를 on 시키는 NHV="0" 신호를 전하고, 그에 의해 트랜지스터(B14)에 총 30㎂를 공급한다. 트랜지스터(B23) 및 (B24)에 이용가능하게 된 다른 전류 공급은 VBAT1 또는 VBAT2가 단자(VREG)에 전류를 공급하고 있는가 여부인 제1도의 DC 공급 레지스터 및 퓨즈의 시험을 허용하고, 사실상 기대되는 배터리 공급이 실제 연결되는가 여부를 확인하도록 이러한 트랜지스터가 단자 (RFSR) 및 (RFST)에서 다른 한계값 조건에 민감하게 되도록 한다.

복호화 논리(DL)로부터의 NFEN 또는/및 NHV 신호에 의해 그렇게 인에이블될 때, 트랜지스터(B12) 및 (B14)는 에미터 회로가 각각 단자 (VBAT1) 및 (RFSR)에 연결된 트랜지스터 (B23) 및 (B24)에 대해 이용가능한 다른 값의 기준 전류를 만든다. VBAT1이 링 리드에 공급될 때와 제1도의 퓨즈 RF 및 DC 공급 레지스터가 본래대로 있을 때, 트랜지스터(B24)는 좌측 OR 게이트 트랜지스터(B5)의 콜렉터 및 베이스가 낮아지게 되도록 대략 40㎂를 유도하여야 한다. OR 게이트 트랜지스터(B5)는 콜렉터가 단자(NLC)에 연결된 트랜지스터(B1Y)의 베이스에 구동을 공급한다. 좌측 OR 게이트 트랜지스터(B5)가 off 상태일 때, 단자 NLC는 고상태에 남아 있다. 어떠한 이유로 상술된 제1도의 DC 공급 트랜지스터나 퓨즈(FR) 중 하나가 개방-회로화되면, 트랜지스터(B24)는 트랜지스터(B14)에 의해 이용가능하게 된 어떠한 전류도 전도하지 않는다. 그러므로, 트랜지스터(B24)의 콜렉터는 고논리 상태에 있고, 단자(NLC)에 연결된 콜렉터가 저상태로 되도록 하는 트랜지스터(B1Y)를 on 시키는 좌측 OR 게이트 트랜지스터(B5)를 on 상태로 만든다. 제1도을 참조로, 단자(NLC)에서의 저신호는 공급 레지스터 및 퓨즈 시험 동안 일어나는 문제 상태로 마이크로프로세스/DSP에 보고되는 것을 알 수 있다.

단자(RFST)에 대해, 제1도의 팁 리드로부터 반사되어야 하는 정상적인 접지 전위는 전류경 트랜지스터(B33)가 on 상태로 되도록 하고, 트랜지스터(B34)를 on 시키고, 또한 트랜지스터(B23)가 트랜지스터(B23)를 통해 이용가능하게 된 전류를 유도하도록 한다. 트랜지스터(B23)를 통한 전류는 콜렉터가 낮아지도록 하고, 트랜지스터(B 22)를 off 시키고, 또한 OR 게이트 트랜지스터(B5) 중 우측편 하나에 대해 베이스 구동을 제거한다. B5 트랜지스터 중 어떠한 것도 on 상태로 되지 않으면, 트랜지스터(B1Y)는 on 상태로 되지 않고, 단자(NLC)는 마이크로프로세서/DSP에 제1도의 퓨즈 및 DC 공급 트랜지스터가 정확히 동작함을 알리는 고상태를 유지하게 된다. 따라서, 단자(NLC)에 보고된 고논리에 대해 트랜지스터(B1Y)는 on 상태로 되지 말아야 하고, 이는 두 트랜지스터 (B23) 및 (B24) 모두가 전도되고 그들의 전류가 트랜지스터 (B12) 및 (B14)를 통한 전류를 넘는 동안의 경우가 됨을 알 수 있다. 복호화 논리가 NHV="0" 신호를 전할 때 공급 레지스터 및 퓨즈 검출기 회로의 한계값은 VBAT1이 링 리드에 공급되는 공급 레지스터 및 퓨즈의 상태를 나타내도록 설정됨을 알 수 있다. 그러나, VBAT1이 그렇게 연결되지 않으면, 트랜지스터(B24)를 통한 전류는 트랜지스터(B1 4)를 통한 전류를 넘지 않고, 트랜지스터(B24)의 콜렉터에서의 고신호는 OR 게이트(B5)를 on 시키고, 또한 단자(NLC)는 마이크로프로세서/DSP에 저상태를 보고하게 된다. 따라서, 공급 레지스터 및 퓨즈 검출기 회로는 기대될 때 기대되는 배터리 VBAT1이 실제로 연결되는 것을 시험하는 기능을 갖는다. 트랜지스터 (B10) 및 (B27)은 실질적으로 단자(RFSR) 및 (RFST)에서 반사되는 다른 작업 전위하에서 트랜지스터 (B12), (B14), (B23), 또는 (B24)의 콜렉터의 포화를 방지하도록 클램프( clamp)를 제공한다.

[루프 폐쇄 시험 회로 (LCT), 제4a도 :]

루프 검출기의 두가지 시험이 실행되는데, 처음에는 온-훅으로 강요된 단자(N LC)로 실행되고 다음에는 오프-훅으로 강요된 단자(NLC)로 실행된다. 두 시험 모두에서, AX 증폭기(IPR2=1)로의 전류 공급은 제거되고, 그에 의해 비교기(CMP1)의 단자(INM)에 연결된 AX 증폭기의 출력은 고임피던스 상태에 놓이게 된다.

강요된 온-훅 시험에서는 제4도의 하단 우측부에 도시된 LCT 회로에 의해 VBAT1의 1/5 전압이 단자(INM)에 인가된다. 이 전위는 VBAT1과 접지 사이에 연결된 레지스터 분할기 (Rx), (Ry)의 탭(tap)으로부터 얻어진다. 분할기 (Rx), (Ry)의 탭은 트랜지스터(B3F)의 베이스에 연결된다. 이때, 도표 Ⅰ 및 Ⅱ의 선 12에 도시된 바와 같이, 복호화 논리(DL)는 트랜지스터(B1B)를 on 시키는 NLCTO=0 신호와, 트랜지스터(B5Y)를 off 시키는 NLCTC=1 신호를 전한다. 트랜지스터(B1B)는 트랜지스터( B3E), 다이오드(Y2), 및 전류경 트랜지스터 (B35F), (B2Y2)에 전류를 제공한다.(이러한 경로에서, 트랜지스터(B3E)에 대한 베이스 바이어스 전류는 상술된 FDET 회로 중 트랜지스터(B12)의 베이스에 공급된 바와 같은 베이스 레일(r ail)(VPR3)에 의해 제공된다.) 트랜지스터(B35F)로의 전류는 전류경 트랜지스터(B2 Y2)내의 전류로 반영된다. 트랜지스터(B2Y2)를 통한 전류는 에미터-추종기 (emit ter-follower)(B1Y)와 다이오드(Y3)에 걸친 전류를 저하시킨다. 에미터 추종기는 탭에서 단자(INM)로의 경로가 4개의 전도되는 다이오드 강하, 2개의 포함되는 전위 상승, 및 2개의 포함되는 전위 강하를 통과하는 것을 관찰함으로서 알 수 있는 분할기 (Rx), (Ry)의 탭에 주어지는 적절하게 같은 전압으로 단자(INM)에서의 전위를 클램프시킨다. 분할기 (Rx), (Ry)의 탭에서의 전위는 대략 12V DC이므로, 그것이 단자(I NM)가 클램프된 전위이다. 루프 폐쇄 검출기의 설명으로부터 제2a도의 비교기(CMP 1)의 다른 단자, 단자(INP)는 단자(VREG)에서 주어진 실제 전압에 따라 루프 폐쇄 검출기 한계값을 변화시키도록 레지스터 분할기 (RLC1), (RLC2)의 탭에 연결되는 것을 상기하게 된다. 정상적인 동작에서 증폭기(AX)는 루프 도선간에 존재하는 실제 온-훅 및 오프-훅 전위를 단자(INM)에 인가하고, 이 전위는 상당히 변할 수 있음을 상기하게 된다. 따라서, 증폭기(AX)가 정상적인 동작내에 있고 회로 LCT가 루프 검출기의 동작을 점검하도록 활성화되지 않을 때, 회로 LCT는 높은 임피던스를 단자(INM)에 제공하여야 한다.

도표 Ⅰ 및 Ⅱ의 선 13에서 설명되는 루프 검출기의 강요된 오프-훅 시험에서는 비교기(CMP1)의 단자(INM)가 접지로 강요되도록 논리 검출기(DL)가 회로 LCT에 신호를 전하는 것을 제외하면 조건이 같다. 복호화 논리(DL)로부터의 NLCTC=0, ISON=1, 및 N55MA=0 신호는 전류 제한기로의 정상적인 기준 전류 구동을 off 시키고, 대신에 루프 전류를 55mA로 제한하는 기준 전류 구동을 제공한다. NLCTC=0 신호는 LCT 회로의 상단 우측 모서리에서 트랜지스터(B5Y)를 on 상태로 만든다. 트랜지스터(B5Y)를 on 상태로 만드는 것은 심하게 전도되도록 트랜지스터(B4F)의 에미터에 Vcc를 인가한다. 이는 트랜지스터(B1Y)의 베이스를 접지쪽으로 유도하도록 트랜지스터(B1Y)를 위한 베이스 바이어싱 레지스터에 걸쳐 충분한 전압을 만든다. 이는 단자(INM)가 접지되도록 한다.

[고전압 검출, 제4b도 :]

호출하는 동안 단자(VRS)(제1도)에 인가된 높은 음의 배터리는 링 발생기를 통해 링 리드에 인가된다. 퓨즈 및 DC 공급 레지스터 검출기 회로(FDET)는 저상태의 복호화 논리(DL) 신호 (NRHV1) 내지 (NRGHV3)에 의해 인에이블되고, 고상태의 신호(LCOFF)는 루프 폐쇄 비교기(CMP1)에서 트랜지스터(B5)를 off 상태로 만들어 그에 의해 루프 폐쇄 상태가 단자(NLC)에 영향을 주는 것을 방지한다. 그래서, 제4a도의 레지스터(R4)는 제4b도의 트랜지스터(B1Y2)에 의해 드래그(drag)되지 않으면 단자(NLC)를 고상태로 유지한다. 회로가 호출 시험 상태에 있지 않을 때(단자 NRGHV1 내지 NRGHV3가 모두 고상태), 트랜지스터(BX2L), 레지스터(R2E), 및 트랜지스터 (B4Y1)은 단자(NLC)를 잘못 드래스시키지 않도록 트랜지스터(B1Y2)를 디스에이블 (disable)시킨다. 접지 시험에서의 호출 발생기와 고전압 시험에서의 호출 발생기 모두를 수용하도록 분리된 구동이 복호화 논리(DL)에 의해 트랜지스터(BX1L)에 제공된다. 접지 시험에서의 호출 발생 동안, 단자(NRGND)는 복호화 논리(DL)에 의해 논리 저상태에 놓이고, 고전압 시험의 호출 발생 동안에는 단자 (NRGND) 및 (NRGHV1) 모두가 저상태이다. 제1도 및 제4b도의 단자(VREG)는 직렬 연결된 트랜지스터(R LC1) 및 (RLC2)를 통해 제4b도의 트랜지스터(B2EX)의 에미터에 연결된다. 트랜지스터(B2EX)의 에미터와 단자(IREG)는 트랜지스터 (B32F), (B31F), (B19F), 및 단자(VCL)에서의 구동에 의해 접지에 유지된다. 트랜지스터(B19F)는 트랜지스터( B2EX)를 위한 기준 전압을 설립하는 바이어스 트랜지스터 (B31F) 및 (B32F)에 전류를 공급한다. 전도된 트랜지스터( B32F)로, 그의 에미터는 접지에 있고, 그에 의해 트랜지스터(B2EX)의 베이스를 접지에 놓는다. 인에이블된 트랜지스터(B18F), 트랜지스터(B30F) 및 (BX1LB)의 직렬 조합, 및 트랜지스터 (B29F) 및 (B5Y)의 직렬 조합에 의해 트랜지스터(B2EX)의 콜렉터 전류가 제공된다.

설명되는 실시예에서는 레지스터 (RLC1) 및 (RLC2)의 조합된 레지스턴스가 0.6 메가오옴이 되어, 단자(VREG)가 -130V에 있고 트랜지스터(B2EX)의 에미터가 접지에 있을 때 트랜지스터(B2EX)를 통한 전류는 대략 215㎂가 된다. 단자(VREG)에서의 전위가 -130V 보다 접지에 더 가까울 때, 트랜지스터(B2EX)를 통한 전류는 215㎂ 보다 더 작아지게 되고 콜렉터(점 "52")에서의 전위는 달링턴 연결된 트랜지스터 (B3Y2) 및 (B4Y2)를 on 상태로 유지할 정도로 충분히 높아진다. 달링턴 트랜지스터가 on 상태일 때, 트랜지스터(B1Y2)도 on 상태가 된다. on 상태에서의 트랜지스터 (B1Y2)는 단자(NLC)를 논리 저레벨로 드래그시켜 유지한다. 단자(VREG )에서의 전위가 음의 방향으로 -130V 한계값을 통과할 때, 달링턴 트랜지스터와 트랜지스터( B1Y2)는 off 상태로 되어 단자(NLC)가 마이크로프로세서/DSP에 고상태를 반영하는 것을 허용한다.

비호출 발생기 시험 상태에서, 루프 폐쇄 검출을 위한 한계값이 VREG에서의 전압에 따라 변하므로, 루프 폐쇄 비교기(CMP1)는 루프 레지스턴스 검출기로 동작함을 상기하게 된다. VREG의 절대값이 정확한 루프 상태 검출에 대해 너무 낮게 강하될 때는 루프가 동작하기에 충분한 전류가 없어 단자(NLC)는 온-훅 상태를 마이크로프로세서 /DSP에 보고하여야 한다. 따라서, VREG가 제4b도의 달링턴 트랜지스터(B3Y2)를 off 상태로 유지하도록 충분한 전류를 유도하기에 너무 작을 때, 트랜지스터(B18F)는 트랜지스터(B2Y3)를 on 시키도록 단자(IREG)에 전류를 공급한다. 트랜지스터(B2Y3)의 콜렉터는 제4a도의 비교기 (CMP1)의 다이오드 연결된 트랜지스터(B3)에 연결되는 단자(NLCOFF)에 연결된다. 비교기의 트랜지스터 (B3) 및 (B4)는 전류경을 형성한다. 트랜지스터(B2Y3)가 트랜지스터(B3)를 통해 단자(NLCOFF)를 통해 전류를 유도할 때, 트랜지스터(B4)를 통해 유사한 전류가 유도되거나 트랜지스터(B4)가 포화상태로 된다. 트랜지스터(B4)가 포화될 때, 트랜지스터(B5)는 on 상태로 될 수 없어 레지스터 (R4)는 단자(NLC)가 고상태로 되도록 강요한다.

설명된 것은 루프로부터 선 인터페이스 회로를 고립시키도록 전자 기계 릴레이( relay)를 이용하지 않고 중앙 사무소에서 멀리 있는 위치에서 자체 포함된 방법으로 시험 분류가 실행되도록 허용하게 구성된 선 인터페이스 회로이다. 첨부된 청구항에 의해 정의된 바와 같은 본 발명의 의도 및 범위에서 벗어나지 않고 그에 다수의 수정이 이루어질 수 있음은 종래 기술에 숙련된 자에게 쉽게 명백해진다.

Claims (10)

1. 루프에 연결될 더 높거나 더 낮은 전압 배터리를 선택하기 위한 배터리 스위치를 갖는 전화선 회로에 있어서, 상기 더 높거나 더 낮은 전압 배터리로부터 상기 루프에 의해 유도가능한 출력 전류를 제한하도록 상기 배터리 스위치가 연결되는 전류경 회로와,상기 전류경 회로에 일정한 입력 기준 전류를 제공하는 기준 전류 소스, 및 상기 루프에 의해 상기 배터리로부터 유도가능한 전류를 상기 정상적인 통화 상태 동안에는 더 낮은 값으로, 또한 다른 상태에서는 더 높은 값으로 제한하도록 상기 전류경을 선택적으로 제어하는 수단을 구비하는 것을 특징으로 하는 전화선 회로.
2. 제1항에 있어서, 상기 전류경 회로가 상기 기준 전류원에 연결된 입력 트랜지스터와 상기 루프의 한 단자에 연결된 출력 트랜지스터를 포함하고, 상기 입력 및 출력 트랜지스터의 실효 채널 차원이 소정의 비율에 따라 크기 조절되고, 또한 상기 유도가능한 전류를 제한하도록 상기 전류경을 선택적으로 제어하는 상기 수단이 제1트랜지스터를 상기 입력 트랜지스터와 평행한 쪽과 그 바깥쪽으로 교환시키는 수단을 포함하는 것을 특징으로 하는 전화선 회로.
3. 제2항에 있어서, 상기 전류경을 선택적으로 제어하는 상기 수단이 상기 정상적인 통화 상태 및 상기 다른 상태를 결정하고 상기 스위칭 수단에 선택적인 제어 신호를 전하는 마이크로프로세서를 포함하는 것을 특징으로 하는 전화선 회로.
4. 제3항에 있어서, 상기 전류경에 의해 상기 루프에 주어진 ac 임피던스를 낮추도록 상기 루프의 상기 단자에 연결되는 밀러(Miller) 캐패시터를 포함하고, 상기 밀러 캐패시터가 일반적으로 어떠한 배터리든 상기 배터리 스위치에 의해 상기 루프에 연결되는 것에 의해 결정된 전압으로 충전되는 것을 특징으로 하는 전화선 회로.
5. 제4항에 있어서, 상기 밀러 캐패시터를 방전시키고 높은 레지스턴스와 낮은 레지스턴스 경로를 포함하는 수단과, 호출 상태가 이어질 상기 상태 중 하나인 것으로 상기 마이크로프로세서가 결정할 때 상기 낮은 레지스턴스 경로를 선택하고 단절 전방 상태가 이어질 때는 상기 높은 레지스턴스 경로를 선택하도록 상기 마이크로프로세서에 의해 제어되는 수단을 포함하는 것을 특징으로 하는 전화선 회로.
6. 제5항에 있어서, 상기 루프에서의 과전압 타격으로부터 상기 선 회로를 보호하도록 상기 단자와 접지 사이에 연결된 실리콘 제어 정류기 수단을 포함하는 보호 회로 수단을 구비하는 것을 특징으로 하는 전화선 회로.
7. 제5항에 있어서, 링 트립(ring trip) 검출기 및 호출 발생기를 포함하고, 상기 호출 상태가 상기 호출 발생기를 상기 단자에 연결시킴으로서 이루어지고, 또한 상기 보호 회로가 상기 루프의 오프-훅(off-hook) 상태를 시뮬레이트함으로서 상기 링 트립 검출기를 시험하기 위해 일시적으로 접지에 상기 단자의 분로를 만들도록 상기 마이크로프로세서에 의해 제어가능한 것을 특징으로 하는 전화선 회로.
8. 제7항에 있어서, 상기 보호 회로 수단이 일시적으로 접지에 상기 단자의 분로를 만들기 위해 상기 실리콘 제어 정류기 수단을 on 상태로 만들도록 상기 마이크로프로세서에 의해 제어되는 트랜지스터 수단을 포함하는 것을 특징으로 하는 전화선 회로.
9. 제7항에 있어서, 상기 호출 발생기를 통해 유도되는 전류의 기간을 제한하도록 상기 단자로부터 상기 호출 발생기를 단절시키기 위해 상기 실리콘 제어 정류기 수단을 통한 전류 흐름을 감지하는 수단을 포함하는 것을 특징으로 하는 전화선 회로.
10. 제9항에 있어서, 상기 실리콘 제어 정류기 수단을 통한 전류 흐름을 감지하는 수단이 상기 실리콘 제어 정류기 수단과 직렬 연결된 레지스턴스와 상기 호출 발생기를 off 상태로 만들도록 상기 레지스턴스에 걸친 전위 강하를 감지하는 수단을 포함하는 것을 특징으로 하는 전화선 회로.

Images