KR100239434B1 - Method for photo-processing of semiconductor device - Google Patents
Method for photo-processing of semiconductor device Download PDFInfo
- Publication number
- KR100239434B1 KR100239434B1 KR1019970033152A KR19970033152A KR100239434B1 KR 100239434 B1 KR100239434 B1 KR 100239434B1 KR 1019970033152 A KR1019970033152 A KR 1019970033152A KR 19970033152 A KR19970033152 A KR 19970033152A KR 100239434 B1 KR100239434 B1 KR 100239434B1
- Authority
- KR
- South Korea
- Prior art keywords
- photosensitive film
- film
- semiconductor substrate
- mask
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Abstract
고에너지로 이온주입을 할때 정확한 이온주입공정을 하여 공정마진을 높일 수 있는 반도체 소자의 포토공정방법에 관한 것으로, 이와 같은 반도체 소자의 포토공정방법은 반도체 기판에 감광막을 도포하는 공정과, 상기 반도체 기판에 마스크를 이용하여 감광막의 일부를 노광하는 공정과, 상기 노광된 감광막상에 실릴레이션공정으로 산화막을 형성하는 공정과, 상기 노광되지 않은 감광막을 이방성 식각하는 공정과, 상기 실릴레이션에 의해 형성된 산화막과 상기 감광막을 마스크로 상기 반도체 기판에 불순물영역을 형성하는 공정을 포함함을 특징으로 한다.The photo process method of a semiconductor device that can increase the process margin by performing a precise ion implantation process when the ion implantation at high energy, the photo process method of such a semiconductor device is a process of coating a photosensitive film on the semiconductor substrate, and Exposing a portion of the photosensitive film to the semiconductor substrate by using a mask, forming an oxide film on the exposed photosensitive film by a silylation process, anisotropically etching the unexposed photosensitive film, and performing the silicide And forming an impurity region in the semiconductor substrate using the formed oxide film and the photosensitive film as a mask.
Description
본 발명은 반도체 소자에 대한 것으로 특히, 고에너지로 이온주입을 할때 정확한 이온주입공정을 하여 공정마진을 높일 수 있는 반도체 소자의 포토공정방법에 관한 것이다.BACKGROUND OF THE
일반적으로 메모리 셀에 웰을 형성할 때 특히, 트리플 웰(Triple well) 공정을 할 경우에는 가속전압이 수백 KeV에 해당하는 고에너지로 이온주입공정을 하는데, 이때 이온주입공정시 이온이 침투하는 깊이는 가속전압이 증가할수록 깊어지게 되고, 이와 같은 이유로 이온이 주입되지 않는 영역에는 감광막을 두껍게 도포하여 블로킹 역할을 할수 있도록 해야한다. 보통의 경우 고에너지로 이온주입공정을 할 때 감광막은 2㎛정도가 되도록 도포한다.In general, when forming a well in a memory cell, in particular, in a triple well process, an ion implantation process is performed at high energy with an acceleration voltage of several hundred KeV. As the accelerating voltage increases, the depth becomes deeper, and for this reason, the photoresist film should be thickly applied to the region where ions are not implanted so that the blocking function can be performed. In general, during the ion implantation process with high energy, the photosensitive film is coated to be about 2 μm.
다음에 이와 같이 고에너지를 이용하여 이온을 주입하는 종래 반도체 소자의 포토공정방법에 대하여 도면을 참조하여 설명하면 다음과 같다.Next, a photoprocessing method of a conventional semiconductor device in which ions are implanted using high energy will be described below with reference to the accompanying drawings.
도 1a 내지 1e는 종래 반도체 소자의 포토공정방법을 나타낸 단면도이다.1A to 1E are cross-sectional views illustrating a photoprocessing method of a conventional semiconductor device.
종래 반도체 소자의 포토공정방법은 도 1a에 도시한 바와 같이 반도체 기판(1)에 감광막(2)을 도포한다. 이때 고에너지(수백KeV)로 반도체 기판(1)에 불순물영역을 형성하기 위하여 감광막(2)의 두께는 2.0㎛정도가 되도록 도포한다.In the conventional photo process method of the semiconductor device, the
도 1b에 도시한 바와 같이 이온주입을 위한 마스크(3)를 이용하여 노광공정으로 감광막(2)에 노광된 감광막(2a)을 형성한다. 이때 마스크(3)는 도면의 우측에 도시된 바와 같이 감광막(2)을 노광시킬 부분 즉, 빛이 투과되는 영역(3a)은 석영(Qz)으로 되어 있고, 빛이 차광되는 영역(3b)은 크롬(Cr)으로 되어 있다.As shown in FIG. 1B, the
도 1c에 도시한 바와 같이 노광된 감광막(2a)을 현상액에 담가서 현상시킨다. 이때 감광막(2)의 두께가 두껍기 때문에 현상공정으로 수직으로 정확하게 감광막(2)이 제거되지 않고 가장자리영역에서 심한 기울기를 갖고 감광막(2)이 현상된다.As shown in Fig. 1C, the exposed
도 1d에 도시한 바와 같이 현상되고 남은 감광막(2)을 마스크로 이용하여 반도체 기판(1)의 깊숙한 곳까지 이온이 주입되도록 고에너지로 이온을 주입하여 불순물영역(4)을 형성한다.As shown in FIG. 1D, the impurity region 4 is formed by implanting ions at high energy so that ions are implanted into the deep portion of the
도 1e에 도시한 바와 같이 감광막(2)을 제거하여 반도체 기판(1)내에 불순물영역(4)이 형성되도록 한다.As shown in FIG. 1E, the
상기와 같은 종래의 반도체 소자의 포토공정방법은 다음과 같은 문제가 있다.The photoprocessing method of the conventional semiconductor device as described above has the following problems.
첫째, 감광막이 두껍게 도포되므로 감광막을 패터닝하는 공정에서 가장자리 부분이 수직으로 패터닝되지 않기 때문에 블로킹 영역의 경계가 정확하지 못하다. 따라서 이온주입공정을 위한 마진이 감소된다.First, since the photoresist film is thickly applied, the boundary of the blocking area is not accurate because the edge portion is not vertically patterned in the process of patterning the photoresist film. Therefore, the margin for the ion implantation process is reduced.
둘째, 감광막이 기울어져서 패터닝되고 또한 감광막 한 층만으로 고에너지를 이용한 이온주입공정의 마스크 역할을 하므로 블로킹(blocking) 역할을 적절히 할 수가 없다.Second, since the photoresist film is tilted and patterned and serves as a mask of an ion implantation process using high energy with only one photoresist layer, it cannot properly play a blocking role.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 고에너지로 이온주입공정을 할 때 공정마진을 높일 수 있는 반도체 소자의 포토공정방법을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and in particular, it is an object of the present invention to provide a method for processing a semiconductor device that can increase the process margin when the ion implantation process at high energy.
도 1a 내지 1e는 종래 반도체 소자의 포토공정방법을 나타낸 단면도1A to 1E are cross-sectional views illustrating a photo process method of a conventional semiconductor device.
도 2a 내지 2f는 본 발명 반도체 소자의 포토공정방법을 나타낸 단면도2A to 2F are cross-sectional views illustrating a photoprocessing method of a semiconductor device of the present invention.
21: 반도체 기판 22: 감광막21: semiconductor substrate 22: photosensitive film
22a: 노광된 감광막 23: 마스크22a: Exposed Photosensitive Film 23: Mask
23a: 빛을 수광하는 영역 23b: 빛을 차광하는 영역23a: area for receiving
24: 산화막 25: 불순물영역24: oxide film 25: impurity region
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 포토공정방법은 반도체 기판에 감광막을 도포하는 공정과, 상기 반도체 기판에 마스크를 이용하여 감광막의 일부를 노광하는 공정과, 상기 노광된 감광막상에 실릴레이션공정으로 산화막을 형성하는 공정과, 상기 노광되지 않은 감광막을 이방성 식각하는 공정과, 상기 실릴레이션에 의해 형성된 산화막과 상기 감광막을 마스크로 상기 반도체 기판에 불순물영역을 형성하는 공정을 포함함을 특징으로 한다.The photoprocessing method of the semiconductor device of the present invention for achieving the above object comprises the steps of applying a photoresist film to a semiconductor substrate, exposing a portion of the photoresist film to the semiconductor substrate using a mask, and on the exposed photoresist film Forming an oxide film by a sililation process; anisotropically etching the unexposed photosensitive film; and forming an impurity region in the semiconductor substrate using the oxide film formed by the siliculation and the photosensitive film as a mask. It features.
도면을 참조하여 본 발명 반도체 소자의 포토공정방법에 대하여 설명하면 다음과 같다.Referring to the drawings, a photoprocessing method of a semiconductor device according to the present invention will be described.
도 2a 내지 2f는 본 발명 반도체 소자의 포토공정방법을 나타낸 단면도이다.2A to 2F are cross-sectional views illustrating a photoprocessing method of a semiconductor device of the present invention.
본 발명 반도체 소자의 포토공정방법은 도 2a에 도시된 바와 같이 반도체 기판(21)에 감광막(22) 도포한다. 이때 감광막(22)은 종래의 감광막(22) 보다 덜 두껍게 도포한다.In the photoprocessing method of the semiconductor device of the present invention, the
도 2b에 도시한 바와 같이 감광막(22)을 노광하기 위한 마스크(23)를 이용하여 감광막(22)을 노광 시킨다. 이때 마스크(23)는 도면의 우측에 도시한 바와 같이 이온 주입을 위하여 제거되어야 할 부분은 빛을 차단하고, 이온 주입이 주입되지 않을 영역은 빛이 수광되도록 한다. 그리고 빛을 수광하는 영역(23a)은 석영(Qz)으로 되어 있고 빛을 차광하는 영역(23b)은 크롬(Cr)으로 되어 있다.As shown in FIG. 2B, the
도 2c에 도시한 바와 같이 상기 노광된 감광막(22a)을 실릴레이션(Silylation)시킨다. 여기서 실릴레이션공정은 노광된 감광막(22a)에 실리콘(silicon)을 함유한 증기(Vapor)를 뿌려 주면서 열공정을 하는 것으로, 이와 같은 공정을 통해 노광된 감광막(22a)에 실리콘이 함유되고, 이렇게 실리콘이 함유됨과 동시에 베이크(Bake)공정을 해주면 노광된 감광막(22a)의 표면에 산화막(24)이 형성되게 된다.As illustrated in FIG. 2C, the exposed
도 2d에 도시한 바와 같이 상기 실리레이션에 의해서 형성된 산화막(24)을 마스크로 감광막(22)을 이방성 식각(RIE)하여 반도체 기판(21)이 드러나도록 한다.As illustrated in FIG. 2D, the
도 2e에 도시한 바와 같이 상기 산화막(24)과 노광된 감광막(22a)을 마스크로 이용하여 드러난 반도체 기판(21)내에 200∼500KeV의 고에너지로 이온을 주입하여 불순물영역(25)을 형성한다.As shown in FIG. 2E, the
도 2f에 도시한 바와 같이 상기 산화막(24)과 노광된 감광막(22a)을 차례로 제거하여 반도체 기판(21)에 불순물영역(25)을 형성한다.As shown in FIG. 2F, the
상기와 같은 본 발명 반도체 소자의 포토공정방법은 다음과 같은 효과가 있다.The photo process method of the semiconductor device of the present invention as described above has the following effects.
첫째, 감광막의 두께를 종래의 두께보다 두껍지 않게 증착하여도 실릴레이션공정으로 감광막에 산화막을 형성하고 이것을 마스크로 이방성 식각하여 감광막을 정확하게 패터닝할 수 있다. 이에따라서 이온을 주입할 영역과 이온을 주입하지 않을 영역을 명확하게 구분한 후 불순물영역을 형성할 수 있다.First, even if the thickness of the photoresist film is deposited no thicker than the conventional thickness, an oxide film is formed on the photoresist film by a sililation process and anisotropically etched with a mask to accurately pattern the photoresist film. Accordingly, an impurity region may be formed after clearly distinguishing a region to be implanted with ions and a region not to be implanted with ions.
둘째, 실릴레이션공정에 의해 감광막에 산화막을 형성하여 감광막과 산화막의 두층을 이온 주입마스크로 사용하므로 감광막만 마스크로 할 때 보다는 블록킹의 역할을 잘 할 수 있다.Second, since an oxide film is formed on the photosensitive film by the silication process, and two layers of the photosensitive film and the oxide film are used as ion implantation masks, so that the photosensitive film can serve as a blocking function better than only the photosensitive film as a mask.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970033152A KR100239434B1 (en) | 1997-07-16 | 1997-07-16 | Method for photo-processing of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970033152A KR100239434B1 (en) | 1997-07-16 | 1997-07-16 | Method for photo-processing of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990010363A KR19990010363A (en) | 1999-02-18 |
KR100239434B1 true KR100239434B1 (en) | 2000-01-15 |
Family
ID=19514684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970033152A KR100239434B1 (en) | 1997-07-16 | 1997-07-16 | Method for photo-processing of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100239434B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020000951A (en) * | 2000-06-22 | 2002-01-09 | 박종섭 | Manufacturing method for fine pattern of semiconductor device |
-
1997
- 1997-07-16 KR KR1019970033152A patent/KR100239434B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990010363A (en) | 1999-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0090447B1 (en) | Masking process for semiconductor device manufacture | |
US4591547A (en) | Dual layer positive photoresist process and devices | |
EP0072933B1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
JP2764542B2 (en) | Fine resist pattern forming method | |
KR100662945B1 (en) | Improved top layer imaging lithography for semiconductor processing | |
EP0021719B1 (en) | Method for producing negative resist images, and resist images | |
KR100239434B1 (en) | Method for photo-processing of semiconductor device | |
US6576405B1 (en) | High aspect ratio photolithographic method for high energy implantation | |
EP0030117B1 (en) | Method of forming an opening in a negative resist film | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
US7387869B2 (en) | Method of forming pattern for semiconductor device | |
KR100300073B1 (en) | Manufacturing method for photoresist pattern in semiconductor device | |
US6677240B1 (en) | Method for patterning dense and isolated features on semiconductor devices | |
KR0179339B1 (en) | Method of forming photoresist pattern | |
JPH06104171A (en) | Manufacture of semiconductor device | |
KR19990009563A (en) | Ion implantation method of semiconductor device | |
KR950004977B1 (en) | Method of forming photo resist minute pattern on semiconductor device | |
KR101004513B1 (en) | A method for forming a contact hole of a semiconductor device | |
KR20000045425A (en) | Method for fabricating fine pattern | |
KR100239436B1 (en) | Semiconductor manufacturing method | |
KR960000180B1 (en) | Resist pattern forming method by silylation response | |
KR910008832B1 (en) | Photoresist slope angle controling method of semiconductor lithography process | |
KR100290902B1 (en) | Method for forming well of semiconductor device | |
KR950014944B1 (en) | Method of patterning photoresist layer | |
JPS6224941B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |