KR100238430B1 - 엠비46 선로 부호화 및 복호화 회로 - Google Patents

Abstract

본 발명은 동기식 전송장치에서 저속 병렬 신호를 이용한 MB46 선로 부호화 복호화 회로 구조에 관한 것으로서, 동기식 전송장치에서 최소 대역폭 선로 부호 MB46으로 동기식 전송신호를 부호화하는데 저속 병렬 데이터에서 부호화하고, 단순 비트 인터리빙 방식으로 다중화하여, 산업상의 이용분야로 수신측에서는 광신호를 15G 전기신호로 변환하고 이를 단순비트 역다중하여 24개의 622Mb/s 신호로 만들고 여기에서 다시 78Mb/s 병렬데이터를 같은 방법으로 만든다음 이들을 이용하여 MB46 복호화를 수행하여 원래의 신호를 얻어내도록 함으로써 고속의 비트율에서 선호 부호화/복호화를 하지 않고 저속의 병렬 데이터에서 선로 부호화/복호화를 수행함으로써, 회로설계가 용이하고 소요되는 부품의 주파수 한계를 극복할 수 있는 장점이 있으며, 최종 출력이 부호화 워드가 되도록 하는 회로와 수신신호를 복호화하는데 고속의 신호열을 저속의 병렬 데이터열로 단순 역다중하여 만들고 이를 이용하여 MB46 복호화를 수행하여 원래의 신호를 얻는 회로로 구성되어 고속의 동기식 전송장치에서 부호화하는데 저속의 신호에서 부호화 및 복호화를 하게 됨에 따라 소요되는 부품의 주파수 한계가 높지 않아도 되므로 부호화 및 복호화를 용이하게 하는 효과를 가진다.

Description

엠비46 선로 부호화 및 복호화 회로

본 발명은 동기식 전송장치에서 저속 병렬 신호를 이용한 MB46 선로 부호화 및 복호화 회로 구조에 관한 것이다.

종래에는 동기식 전송 신호에 대해 스크램블하여 전송 신호의 클럭 성분이 포함되도록 하는 기술이 사용되었으나, 이 방식의 신호 전송에 소요되는 대역폭은 한 데이터의 주기가 T인 1/T이 소요되는데, 전송 신호의 주파수가 Gb/s급으로 증가함에 따라 전자 부품의 기술이 높은 주파수까지 동작하는데 많은 어려움이 있고, 설계에도 비용 및 잡음의 영향 등에 의한 제약이 따르는 문제점이 있었다.

상기 문제점을 해결하기 위해 본 발명은, 신호를 전송하는데 필요한 대역폭을 작게 해주어 구현에 필요한 전자 부품의 동작 주파수 한계를 낮추어 주고, 설계시 잡음 대역폭을 작게 제한하여 신호대 잡음비가 수신단에서 개선되어 전송 성능이 개선되도록 최소 대역폭 선로부호인 MB46으로 선로 부호화를 하는데 고속 신호에서 부호화를 하는 대신 기존 동기식 전송 장치에서 사용되는 78Mb/s 병렬 데이터 스트림에서 선로 부호화하고, 이 부호화된 신호를 단순 비트 인터리빙 방식으로 다중하면 최종 출력이 선로부호화된 워드로 구성되도록 하고, 복호화 과정도 이의 역으로 하여 MB46 선로 부호화 및 복호화를 저속 병렬 데이터 스트림에서 수행하도록 하는 것을 목적으로 한다.

도 1 은 종래의 10Gb/s 다중화부 구성도,

도 2 는 종래의 10Gb/s 다중화 방법 구성도,

도 3 은 본 발명이 적용되는 10Gb/s 신호의 MB46 선로 부호화 회로 구성도,

도 4 는 본 발명이 적용되는 10Gb/s 신호의 MB46 선로 복호화 회로 구성도.

<도면의 주요부분에 대한 부호의 설명>

1 : 78M 데이터

2 : 8:1 MUX ＆ SCR

3, 8 : 16:1 MUX

4 : 622M PLL

5 : 10G PLL

6 : 78M 데이터 열

7 : 8:1 MUX ＆ SCR

9 : 622M PLL

10 : 10G PLL

20 : 78M 데이터열

21 : MB46 인코더

22 : 8:1 MUX

23 : 8:1 다중화부

24 : 24:1 MUX

25 : 622M PLL

26 : 15G PLL

27 : 1:24 DMUX

28 : 1:8 DMUX

29 : MB46 디코더

30 : 78M 데이터열

31 : 클럭 회복부

상기 목적을 달성하기 위해 본 발명은, 78Mb/s 병렬 데이터를 입력단자로 수신하여 출력 포트로 MB46 부호화 워드를 출력하는 MB46 인코더, 이 출력을 각 그룹에서 한 개씩 데이터를 수신하여 622Mb/s로 다중화하는 8:1 MUX, 다수개의 622Mb/s 데이터를 수신하여 단순 인터리빙 방식으로 다중화하는 24:1 MUX, 클럭을 생성하는 622M PLL 및 15G PLL로 이루어진 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 1은 종래의 10Gb/s 다중화부 구성도로서, 동기식 전송 계위에 해당하는 신호를 병렬 신호열로 변환하는 78Mb/s 데이터(1), 상기 78Mb/s로부터 데이터를 수신하고 클럭을 받아 다중하여 데이터열 하나로 만들어 스크램블링하는 8:1 MUX ＆ SCR(2), 다수개의 데이터열과 일정 주파수의 클럭을 수신하고 다중하여 데이터열 하나로 만드는 16:1 MUX(3), 일정 주파수 시스템 클럭을 수신하여 일정 주파수 클럭을 만드는 622M PLL(4), 일정 주파수 클럭을 수신하여 클럭을 만드는 10G PLL(5)로 이루어져 있다.

상기 78M 데이터(1)는 동기식 전송 계위인 STM-4에 해당하는 신호를 병렬 신호열로 변환한 신호로 78Mb/s 데이터열 8개가 622Mb/s에 해당한다.

8:1 MUX ＆ SCR(2)은 상기 78Mb/s 데이터(1)를 수신하고 622M PLL(4)로부터 622㎒ 클럭을 받아 비트 인터리빙 방식으로 다중화하여 622Mb/s 데이터열 하나로 만들고 이를 스크램블 한다.

16:1 MUX(3)는 622Mb/s 데이터열 16개를 수신하고 10G PLL로부터 10㎓ 클럭을 수신하여 비트 인터리빙 방식으로 다중화하여 10Gb/s 데이터열 하나로 만들며, 10G PLL(5)는 622㎒ 클럭을 수신하여 위상고정루프 방식으로 10㎓ 클럭을 만든다.

도 2는 종래의 10Gb/s 다중화 방법 구성도로서, 입력된 데이터를 나누고 인터리빙 방식으로 다중화되어 나가기 위한 입력 데이터 순서를 도시한 78M 데이터열(6), 78Mb/s 데이터와 일정 주피수의 클럭을 받아 인터리빙 방식으로 다중화하여 데이터열로 만들고 스크램블하는 8:1 MUX ＆ SCR(7), 상기 622Mb/s 데이터열과 일정 주파수 클럭을 받아 인터리빙 방식으로 다중화하여 데이터열로 만드는 16:1 MUX(8), 일정 주파수 클럭을 수신하여 위상고정루프 방식으로 주파수 622㎒ 클럭을 만드는 622M PLL(9), 상기 622㎒ 클럭을 수신하여 위상고정루프 방식으로 주파수 클럭을 만드는 10G PLL(10)로 이루어져 있다.

상기 78M 데이터열(6)은 입력되는 78M 데이터열을 8개씩으로 나누어 놓은 것으로 최종 10Gb/s 신호로 비트 인터리빙 방식으로 다중화되어 나가기 위한 입력 데이터 순서를 도시한다.

8:1 MUX ＆ SCR(7)은 78Mb/s 데이터 8개를 수신하고 622M PLL(9)로부터 622㎒ 클럭을 만들어 받아 비트 인터리빙 방식으로 다중화하여 622Mb/s 데이터열 하나로 만들고 이를 스크램블 한다.

출력의 비트열의 순서는 도시한 바와 같이 #1에서는 1, 17, 33,.... 순으로 출력된다.

16:1 MUX(8)에서는 상기 622Mb/s 데이터열 16개를 수신하고 10G PLL(10)로부터 10㎓ 클럭을 수신하여 비트 인터리빙 방식으로 다중화하여 10Gb/s 데이터열 하나로 만들며, 출력되는 10Gb/s 데이터의 순서는 1,2,3....., 순으로 출력된다.

622M PLL(9)는 78㎒ 시스템 클럭을 수신하여 위상고정루프 방식으로 622㎒ 클럭을 만든다.

그리고 10G PLL(10)는 622㎒ 클럭을 수신하여 위상고정루프 방식으로 10㎓ 클럭을 만든다.

도 3은 본 발명이 적용되는 10Gb/s 신호의 MB46 선로 부호화 회로 구성도이다.

상기 MB46 부호화 구성은, 78Mb/s 병렬 데이터를 4개 입력단자로 수신하여 6개의 출력 포트로 MB46 부호화 워드를 출력하는 MB46 인코더(21)와, 이 출력을 각 그룹에서 한 개씩 8개의 데이터를 수신하여 622Mb/s로 다중화하는 8:1 MUX(22), 24개의 622Mb/s 데이터를 수신하여 단순 인터리빙 방식으로 다중화하는 24:1 MUX(24), 클럭을 셍성하는 622M PLL(25), 15G PLL(26)로 이루어져 있다.

기존 동기식 전송 장치에서 사용되는 16개 그룹의 8비트 병렬 데이터인 78Mb/s 데이터 스트림에서 16개 그룹 중 1, 2, 3, 4번 그룹의 78Mb/s 데이터의 첫 번째 비트를 골라서 MB46 인코더(21)의 첫 번째 블럭에 연결하고, 5, 6, 7, 8번 그룹의 첫 번째 비트는 MB46 인코더의 두 번째 블록에 연결하고, 9, 10, 11, 12 그룹의 첫 번째 비트는 MB46 인코더의 세 번째 블록에 연결하고, 13, 14, 15, 16 그룹의 첫 번째 비트는 MB46 인코더의 네 번째 블럭에 연결하고, 상기 네 개의 블럭을 하나의 그룹으로 하면 78Mb/s 두 번째 비트로 구성된 그룹과 세 번째 비트 등으로 하여 8번째 비트로 구성된 그룹으로 구성되며, 총 8개의 그룹이 된다.

상기 각 그룹의 MB46 인코더(21)는 4비트를 4개의 병렬 입력 단자로 수신하여 6비트의 MB46 부호 워드로 변환하고, 이를 6개의 병렬 포트를 통해 출력하게 된다.

그룹 1번의 선로 부호화 된 워드를 편의상 [a1, a2, a3, a4, a5, a6], [a7, a8, a9, a10, a11, a12], ............. 2번 그룹의 워드를 [b1, b2, b3., b4, b5, b6], [b7, b8, b9, b10, b11, b12], ............ 마찬가지로하여 마지막 8번째 그룹은 [h1, h2, h3, h4, h5, h6], [h7, h8, h9, h10, h11, h12], [h13, h14, h15, h16, h17, h18], [h19, h20, h21, h22, h23, h24]로 된다.

8:1 MUX(22)에서는 MB46 인코더(21) 출력을 a1, b1, c1, d1, e1, f1, g1, h1을 1번 8:1 MUX(22)에서 수신하여 비트 인터리빙 방식으로 단순 다중화하여 622Mb/s 데이터를 출력한다.

상기와 같은 방법으로 3번째, 4번째, ..............., 24번째 8:1 MUX(22)에서 각각 다중화하여 622 Mb/s 데이터 스트림을 출력한다.

24개의 622 Mb/s 데이터 스트림은 24:1 MUX(24)로 입력되어 단순 비트 인터리빙 방식으로 다중화되어 a1, a2, a3, a4, a5, a6, a7, ..........., b1, b2, b3,............., c1, c2, c3, ..........., d1, d2, d3, .............., e1, e2, e3, ................, f1, f2, f3, .................., g1, g2, g3, .................., h1, h2, h3,............, 로 출력하게 되는데 이는 78 Mb/s 저속 데이터를 MB46 부호화 한 부호 워드가 직렬 데이터 스트림으로 출력되는 것이다.

따라서 저속 78 Mb/s 병렬 데이터에서 부호화 한 것이 단순 다중화를 하게 되면 최종 출력인 15Gb/s 데이터에서는 MB46으로 선로 부호화된 부호 워드로 이루어지게 된다.

도 4는 본 발명이 적용되는 10Gb/s 신호의 MB46 선로 복호화 회로 구성도로서, 복호화 회로는 수신된 15Gb/s 데이터에서 클럭 성분을 추출하는 클럭 회복부(31), 24개의 622Mb/s 데이터 스트림으로 단순 비트 역다중화하는 24:1 DMUX(27), 이 622Mb/s 데이터를 다시 78Mb/s의 병렬 데이터로 만드는 1:8 DMUX(28), 78Mb/s인 MB46 부호 워드를 병렬 6개 포트로 입력받아 복호하고, 이를 4개의 포트로 출력하게 하는 MB46 디코더(29)로 구성된다.

상기 도 4의 동작을 보면, 수신된 a1, a2, a3, a4, a5, a6, a7, ........., b1, b2, b3, ........., c1, c2, c3, ..........., d1, d2, d3, ..............., e1, e2, e3,.........., f1, f2, f3, ..........., g1, g2, g3, ..........., h1, h2, h3, ........ 신호를 24:1 디코더에서 a1, b1, c1, d1, e1, f1, g1, h1, a2, b2, c2, d2, e2, f2, g2, h2, .......의 순서로 구성된 24개의 24:1 DMUX(27)로 입력되어 다시 78Mb/s의 병렬 데이터 스트림 8개로 역다중화 된다.

역다중화된 78 Mb/s 신호는 [a1, a2, a3, a4, a5, a6]를 하나의 MB46 디코더(29)의 6포트의 입력으로 [a7, a8, a9, a10, a11, a12]를 2번째의 MB46 디코더(29)의 6포트의 입력으로 하는 식으로 ...........2번 그룹에서는 부호 워드를 [b1, b2, b3, b4, b5, b6], [b7, b8, b9, b10, b11, b12], .......... 마찬가지로 하여 마지막 8번째 그룹은 [h1, h2, h3, h4, h5, h6] [h7, h8, h9, h10, h11, h12], [h13, h14, h15, h16, h17, h18], [h19, h20, h21, h22, h23, h24]로 나누어 입력되도록 결선하고, 이를 4비트의 원시 데이터로 복구하고 이를 4 포트를 통해 병렬 데이터 열로 출력하게 되면 복호 과정이 완료되고, MB46 디코더(29)를 78Mb/s 데이터열(30) 구조로 각각 결선하여 16개의 그룹으로 만들면 이 신호는 기존의 전송장치에서 사용하는 8비트의 HBUS 신호와 동일하게 되므로 이를 처리하기 위한 회로는 모두 동일하다.

상술한 바와 같이 본 발명은, 동기식 전송장치에서 종래의 스크램블 방법에 의한 선로 부호화 방법으로 수신단에서 클럭을 복구하고, 복구된 클럭을 이용하여 데이터를 디스크램블링 하고 역다중화하는 식으로 하여 신호 전송을하여 왔으나, 전송 대역이 부호화 출력의 1/2로 줄어들고 쓰이지 않는 코드는 워드에 대해 다른 목적으로 사용될 수도 있는 장점이 있는 최소 대역폭 선로 부호 MB46으로 기존 스크램블된 동기식 전송 신호를 부호화하는데 이를 저속 병렬 데이터에서 부호화하고 단순 비트 인터리빙 방식으로 다중화하게 되면 최종 출력이 부호화 워드가 되도록 하는 회로로 고속의 동기식 전송장치에서 부호화하는데 저속의 신호에서 부호화 및 복호화를 하게 되므로 소요되는 부품의 주파수 한계가 높지 않아도 되므로 부호화 및 복호화를 용이하게 하는 효과를 가진다.

Claims (6)

1. 동기식 전송장치에서 저속 병렬 신호를 이용한 MB46 선로 부호화 회로에 있어서,

   78Mb/s 병렬 데이터를 입력단자로 수신하여 출력 포트로 MB46 부호화 워드를 출력하는 MB46 인코더와,

   이 출력을 각 그룹에서 한 개씩 데이터를 수신하여 622Mb/s로 다중화하는 8:1 MUX와,

   다수개의 622Mb/s 데이터를 수신하여 단순 인터리빙 방식으로 다중화하는 24:1 MUX와,

   클럭을 생성하는 622M PLL 및 15G PLL로 이루어진 것을 특징으로 하는 MB46 선로 부호화 회로.
2. 제 1 항에 있어서, 상기 MB46 인코더는

   10Gb/s 전송 장치에서 사용하는 병렬 데이터인 8비트 78Mb/s 데이터로 각 그룹의 신호를 하나씩 선택하여 묶고, 이를 선호 부호로 변화하여 6비트의 병렬 데이터로 출력하는 것을 특징으로 하는 MB46 선로 부호화 회로.
3. 제 1 항에 있어서, 상기 8:1 MUX는

   상기 MB46 인코더 일정개를 하나의 그룹으로 묶고, 이 그룹에서 하나의 신호선만을 취하여 단순 인터리빙 방식으로 다중화하는 것을 특징으로 하는 MB46 선로 부호화 회로.
4. 제 1 항에 있어서, 상기 24:1 MUX는

   24개의 8:1 MUX에서 출력되는 신호를 수신하여 다중화하는 것을 특징으로 하는 MB46 선로 부호화 회로.
5. 제 1 항에 있어서, 상기 622M PLL 및 15G PLL는

   상기 8:1 MUX에서 출력되는 신호에 필요한 클럭을 생성하는 것을 특징으로 하는 MB46 선로 부호화 회로.
6. 동기식 전송장치에서 저속 병렬 신호를 이용한 MB46 선로 복호화 회로에 있어서,

   수신되는 15Gb/s의 MB46 선로 부호화된 신호를 이용하여 클럭성분을 추출하는 클럭 리커버리와,

   추출된 클럭성분을 단순 비트 역다중화하여 24개의 622Mb/s 데이터 스트림으로 만드는 1:24 MUX와,

   상기 622Mb/s 데이터 스트림을 다시 같은 방식으로 역다중화하여 78Mb/s 병렬 데이터를 만드는 1:8 DMUX와,

   상기 24개의 1:8 DMUX 출력을 순서대로 8개의 그룹으로 분리하여 결선하고 각 그룹은 다시 4개의 MB46 디코더로 구성하는 MB46 디코더와,

   각 MB46 디코더는 6개의 78Mb/s 데이터 스트림을 수신하여 이를 다시 4개의 원시 데이터 스트림인 78Mb/s 데이터 스트림으로 만든 후 4개의 출력단자를 통해 출력하는 MB46 디코더를 포함하는 것을 특징으로 하는 MB46 선로 복호화 회로.

Images