JPH0936823A - ｍＢｎＢ符号を用いた並列データ伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】伝送される直列信号をｍＢｎＢ符号をワード毎
に多重したものにし、符号が本来備えているマーク率改
善効果を完全に発揮するデータ伝送装置の提供。 【解決手段】送信側の符号化回路11〜14は４ビット幅の
並列信号を４Ｂ５Ｂ符号化し、５ビット幅の並列信号を
出力し、インタリーブ回路100は４個の５ビット幅の並
列信号をインタリーブし、第１、第２の並列／直列変換
回路21〜24、30により２段階にビット多重され直列信号
となり、光送信機40および光受信機60により光伝送さ
れ、受信側では、第１、第２の直列／並列変換回路70、
81〜84により２段階にビット分離され、20ビット幅の並
列信号とされデインタリーブ回路110によりデインタリ
ーブされ４個の５ビット幅の並列信号となり復号回路91
〜94は５ビット幅の並列信号を５Ｂ４Ｂ復号して４ビッ
ト幅の並列信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ伝送装置に関
し、特に並列デジタル信号を時分割多重により直列信号
に変換して伝送するデータ伝送装置の伝送路符号化方式
に関する。

【０００２】

【従来の技術】デジタル信号を伝送するデータ伝送装置
では、クロック抽出を容易にするため、あるいは電気回
路のＡＣ（交流）結合を可能にするために何らかの伝送
路符号を用いる場合が多い。

【０００３】伝送路符号の代表的なものとして「ｍＢｎ
Ｂ符号」と呼ばれる符号がある。

【０００４】ｍＢｎＢ符号（ｍ，ｎは正整数）は、元の
信号を長さｍビットのブロックに区切り、このブロック
をｎビットの符号に変換するものである（この符号化さ
れた１ブロックを「ワード」という）。

【０００５】ｍＢｎＢ符号では、１ワード毎のマーク率
が１／２を中心とした一定の範囲に必ず含まれ、同符号
連続の最大長もその符号に固有な値に限定されるという
優れた特徴を持つ。

【０００６】また、符号化回路及び復号回路がともに並
列な組み合わせ論理回路で構成されることから、低いク
ロック周波数で動作させることが可能とされ、消費電力
を抑制することができる。

【０００７】ｍＢｎＢ符号の伝送レートは、元の信号レ
ートのｎ／ｍ倍となる。

【０００８】伝送路信号としてよく知られているマンチ
ェスタ符号は、元の信号の“０”を“０１”で、“１”
を“１０”で表す符号で、ｍＢｎＢ符号の究極的なも
の、すなわちｍ＝１，ｎ＝２の場合といえる。

【０００９】しかし、マンチェスタ符号では伝送レート
が元の信号レートの２倍になり、効率が悪い。そのた
め、ｍＢｎＢ符号で一般的に用いられるのは４Ｂ５Ｂ符
号、あるいは８Ｂ10Ｂ符号等である。

【００１０】これらの符号は主に光伝送を用いるＬＡＮ
（Local Area Network）等で広く使用され、例えば４Ｂ
５Ｂ符号がＦＤＤＩ（Fiber-distributed data interfa
ce：ISO9314-2、ISO9314-3）に採用され、８Ｂ10Ｂ符号
がファイバーチャネル（Fibre Channel：ANSI X3T11，F
ibre Channel Physical and Signaling Interface Rev.
4.3, 1994）に採用されている。

【００１１】一方、並列デジタル信号を時分割多重技術
により並列／直列変換して伝送する方式は、幹線系の伝
送システムでは公知の技術であるが、コンピュータのボ
ード間、筐体間インタコネクション（相互接続）等の分
野でも、信号線数を大幅に減少することを可能とする、
長距離伝送する場合にもスキューが生じない等、多くの
利点を持つ。

【００１２】特に、Ｇb/s（ギガビット／秒）級の伝送
レートが可能な光伝送を用いる方式が注目されており、
例えば直列信号の伝送レートが10Ｇb/sの高速リンクな
どが提案されている（例えば文献（K. Kaminishi et a
l., “Small 10-Gbit/s Optical-bus-link Modules wit
h an 8-bit Multiplexer/Demultiplexer, ”TechnicalD
igest of Conference on Optical Fiber Communicatio
n, 1993, paper FF2）参照）。

【００１３】このような光リンクにおいてもｍＢｎＢ符
号を用いることにより、マーク率をほぼ１／２に保つこ
とができる。

【００１４】例えば、図３に示すような構成が考えられ
る。高ビットレートのデータリンクでは元々低ビットレ
ートの信号を複数多重して１本の直列信号に変換して伝
送するため、２段階以上の並列／直列（Ｐ／Ｓ）変換を
行うのが一般的である。このようなシステムにｍＢｎＢ
符号を使用する場合、符号化回路や復号回路は並列／直
列変換回路等と比べると複雑な論理回路であるため、動
作クロック周波数の低い部分に配置したいという要求が
ある。

【００１５】このため、図３に示すように、符号化回路
（ＣＯＤ）11〜14は並列／直列変換回路（Ｐ／Ｓ）21〜
24の前段に配置され、復号回路（ＤＥＣ）91〜94は直列
／並列変換回路（Ｓ／Ｐ）81〜84の後段に配置されてい
る。

【００１６】図３を参照して、16ビットデータ（ＤＡＴ
Ａ）は４ビット毎に、４つの互いに並設された符号化回
路11〜14に入力されて４Ｂ５Ｂ符号化され、４つの符号
化回路11〜14のワード（５ビット）出力はそれぞれ第１
の並列／直列変換回路（Ｐ／Ｓ）21〜24にて直列信号に
変換され、第１の並列／直列変換回路（Ｐ／Ｓ）21〜24
の出力（４ビット）は第２の並列／直列変換回路（Ｐ／
Ｓ）30にてビット多重化され光送信器（ＯＴｘ）40から
光信号として光ファイバ50に送出される。光受信器（Ｏ
Ｒｘ）60は受信した光信号を電気信号に変換し、第１の
直列／並列変換回路（Ｓ／Ｐ）70にて並列信号（４ビッ
ト）に変換され、第１の直列／並列変換回路（Ｓ／Ｐ）
70の出力はそれぞれ第２の直列／並列変換回路（Ｓ／
Ｐ）81〜84にて並列信号（５ビット）に変換され、復号
回路91〜94で５Ｂ４Ｂ復号化され（４ビット出力）、16
ビットデータとして出力される。

【００１７】

【発明が解決しようとする課題】しかし、図３に示すよ
うな構成の伝送装置では、符号化された信号を並列／直
列変換する際に２回以上ビット多重することにより、伝
送される直列信号においてｍＢｎＢ符号の１ワードが分
散されてしまう。

【００１８】これにより、マーク率の改善能力が、用い
る符号本来の能力よりも劣るという問題が生じる。

【００１９】例えば、図３に示す従来例で用いた４Ｂ５
Ｂ符号では、本来ならば長さ５ビットの１ワード毎にマ
ーク率２／５〜４／５が保証され、最大８ビットまでの
同符号連続しか生じない。

【００２０】しかし、実際に伝送される直列信号のフレ
ーム構成は、図４に示すようなものとなる。

【００２１】図４において、各ビットの番号は、それぞ
れ図３に示した４Ｂ５Ｂ符号化回路11〜14の出力ポート
の番号に対応している。

【００２２】したがって、図４では、ビット11，12，1
3，14，15が４Ｂ５Ｂ符号化回路11から出力された４Ｂ
５Ｂ符号の１つのワードとなり、同様にビット21，22，
23，24，25、ビット31，32，33，34，35、ビット41，4
2，43，44，45がそれぞれ１ワードとなる。

【００２３】このように、４Ｂ５Ｂ符号の１ワードが分
散されてしまうので、この場合、長さ20ビットのフレー
ム単位で見た場合にマーク率２／５〜４／５が保証され
るに過ぎず、最大32ビットの同符号連続が生じる。

【００２４】従って、本発明は、並列デジタル信号をｍ
ＢｎＢ符号化した後に２回以上のビット多重を行うこと
により直列信号に変換して伝送する並列データ伝送装置
において、伝送される直列信号をｍＢｎＢ符号をワード
毎に多重したものとし、符号が本来備えているマーク率
改善効果を完全に発揮するようにしたデータ伝送装置を
提供することを目的とする。

【００２５】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、送信側には、ｍビット幅（ｍは自然数）
の並列デジタル信号をｍＢｎＢ符号化してｎビット幅
（ｎは２以上の整数）の並列信号を出力するｋ個（ｋは
自然数）のｍＢｎＢ符号化回路と、該ｋ個のｍＢｎＢ符
号化回路から出力されたｋ個のｎビット幅の並列信号を
インタリーブしてｋｎビット幅の並列信号を出力するイ
ンタリーブ回路と、該インタリーブ回路から出力された
ｋｎビット幅の並列信号を、２回以上ビット多重するこ
とにより直列信号に変換する並列／直列変換回路とを備
え、受信側には、受信した直列信号を２回以上ビット分
離することによりｋｎビット幅の並列信号に変換する直
列／並列変換回路と、該直列／並列変換回路から出力さ
れたｋｎビット幅の並列信号をデインタリーブしてｋ個
のｎビット幅の並列信号を出力するデインタリーブ回路
と、該デインタリーブ回路から出力されたｋ個のｎビッ
ト幅の並列信号を、それぞれｎＢｍＢ復号してｍビット
幅の並列信号を出力するｋ個のｎＢｍＢ復号回路を備
え、ｋｍビット幅の並列デジタル信号を伝送するデータ
伝送装置を提供する。

【００２６】

【作用】本発明においては、送信側のｍＢｎＢ符号化回
路と並列／直列回路との間でインタリーブを行うことに
より、伝送される直列信号がｍＢｎＢ符号をワード毎に
多重したものになる。

【００２７】すなわち、ｍＢｎＢ符号がワード毎そのま
ま直列に伝送されることになるため、符号が本来備えて
いるマーク率の改善能力が完全に発揮される。例えば４
Ｂ５Ｂ符号を用いた場合は、長さ５ビットのワード内で
マーク率２／５〜４／５が保証され、最大同符号連続は
８ビットとなる。

【００２８】

【発明の実施の形態】図面を参照して、本発明の実施形
態を以下に説明する。

【００２９】図１は、本発明の一実施形態の構成を示す
図である。本実施形態は、４ビット幅の並列デジタル信
号を４Ｂ５Ｂ符号化して５ビット幅の並列信号を出力す
る４個のｍＢｎＢ符号化回路を備えてなるデータ伝送装
置として構成されている（請求項１において、ｍ＝４、
ｎ＝５、ｋ＝４とした構成）。

【００３０】図１を参照して、送信側の４個の４Ｂ５Ｂ
符号化回路11〜14には、それぞれ４ビット幅の並列デジ
タル信号が周波数100ＭＨzのクロック信号に同期して入
力される。

【００３１】４Ｂ５Ｂ符号化回路11〜14はそれぞれ入力
された４ビット幅の並列信号を４Ｂ５Ｂ符号化し、５ビ
ット幅の並列信号を出力する。

【００３２】インタリーブ回路100は、４Ｂ５Ｂ符号化
回路11〜14から出力された４個の５ビット幅の並列信号
をインタリーブし、20ビット幅の並列信号を出力する。

【００３３】この20ビット幅の並列信号は、４つの群
（グループ）の５ビット幅の並列信号に分けられ、第１
の並列／直列変換回路21〜24に入力される。

【００３４】第１の並列／直列変換回路21〜24は、入力
された５ビット幅の並列信号をビット多重し、直列信号
を500Ｍb/sのクロックに同期して出力する。

【００３５】４個の第１の並列／直列変換回路21〜24か
ら出力された直列信号は第２の並列／直列変換回路30に
集められ、４ビット幅の並列信号となる。

【００３６】第２の並列／直列変換回路30は、４ビット
幅の並列信号をさらにビット多重し、ビットレート２Ｇ
b/sの１本の直列信号を出力する。

【００３７】直列信号は光送信機40により光信号に変換
され、光ファイバ50中を伝送される。

【００３８】受信側の光受信機60は光信号を受信し、ビ
ットレート２Ｇb/sの電気の直列信号を出力する。

【００３９】第１の直列／並列変換回路70は光受信機60
から出力された直列信号を４ビット幅の並列信号に変換
し、500ＭＨzのクロックに同期して出力する。

【００４０】第１の直列／並列変換回路70から出力され
た４ビット幅の並列信号は４本の直列信号に分割され、
４個の第２の直列／並列変換回路81〜84にそれぞれ入力
される。

【００４１】第２の直列／並列変換回路81〜84はそれぞ
れ直列信号を５ビット幅の並列信号に変換し100ＭＨzの
クロックに同期して出力する。

【００４２】第２の直列／並列変換回路81〜84から出力
された４個の５ビット幅の並列信号は１つにまとめられ
て20ビット幅の並列信号となり、デインタリーブ回路11
0に入力される。

【００４３】デインタリーブ回路110は入力された20ビ
ット幅の並列信号をデインタリーブ（インタリーブ処理
の逆変換処理）し、４個の５ビット幅の並列信号を出力
する。

【００４４】４個の５Ｂ４Ｂ復号回路91〜94は、デイン
タリーブ回路110から出力された５ビット幅の並列信号
をそれぞれ５Ｂ４Ｂ復号して４ビット幅の並列信号を10
0ＭＨzのクロックに同期して出力する。

【００４５】以上のようにしてクロック周波数100ＭＨz
で16ビット幅の並列デジタル信号が伝送される。

【００４６】図１において、インタリーブ回路100およ
びデインタリーブ回路110の接続関係は、各ポートに付
けた番号で示している。すなわち、インタリーブ回路10
0においては、同一の番号の４Ｂ５Ｂ符号化回路11〜14
の出力ポートと、第１の並列／直列変換回路21〜24の入
力ポートと、が互いに接続され、同様にしてデインタリ
ーブ回路110においても、同じ番号の第２の直列／並列
変換回路81〜84の出力ポートと５Ｂ４Ｂ復号回路91〜94
の入力ポートとが互いに接続されている。

【００４７】第１の並列／直列変換回路21〜24および第
２の並列／直列変換回路30では、図中で一番上の入力ポ
ートから入力された信号が直列信号の先頭となり、一番
下の入力ポートから入力された信号が直列信号の最後と
なるように並列／直列変換を行う（例えば第１の並列／
直列変換回路21から出力される直列信号のビット順序は
入力ポート番号11、15、24、33、42の順序）。

【００４８】したがって、本実施形態において光ファイ
バ50中を伝送される直列信号のフレーム構成は、図２に
示すようなものとなる。

【００４９】図２において、フレーム内の各数字は、４
Ｂ５Ｂ符号化回路11〜14の出力ポート番号を示してい
る。例えば第１の並列／直列変換回路21〜24から最初に
出力されるポート番号11、12、13、14の４ビット並列信
号が第２の並列／直列変換回路30を介してこの順に直列
信号として出力され、次に第１の並列／直列変換回路21
〜24から出力されるポート番号15、21、22、23の４ビッ
ト並列信号が第２の並列／直列変換回路30を介してこの
順に直列信号として出力されるという具合に、４Ｂ５Ｂ
符号がワード単位（例えばビット11、12、13、14、15）
に元のビット順序を保存した状態で直列に出力される。

【００５０】すなわち、図２から分かるように、本実施
形態では直列信号が４Ｂ５Ｂ符号をワード毎に多重した
ものになる。

【００５１】したがって、マーク率は長さ５ビットのワ
ード中で２／５〜４／５が保証され、最大同符号連続は
８ビットとなる。

【００５２】受信側の第１の直列／並列変換回路70およ
び第２の直列／並列変換回路81〜84では入力された直列
信号の先頭のビットが図中で一番上の出力ポートから出
力される。したがって、フレーム同期がとれていると
き、図２の各ビットは同じ番号の第２の直列／並列変換
回路81〜84の出力ポートから出力される。

【００５３】例えば図２のビット11は第２の直列／並列
変換回路81の出力ポート11から出力される。

【００５４】前述したように、デインタリーブ回路110
において第２の直列／並列変換回路81〜84の出力ポート
は、同じ番号の５Ｂ４Ｂ復号回路91〜94の入力ポートに
接続されている。

【００５５】以上により、送信側の４Ｂ５Ｂ符号化回路
11〜14の出力ポートから出力された信号は、受信側では
同じポート番号の５Ｂ４Ｂ復号回路91〜94の入力ポート
に入力されるので、４Ｂ５Ｂ符号は正しく復号される。

【００５６】本実施形態は、図３に示した前記従来例に
インタリーブ回路100とデインタリーブ回路110を加えた
ものであり、これにより以下のような顕著な効果が得ら
れる。

【００５７】すなわち、従来例では伝送される直列信号
のマーク率は長さ20ビットのフレーム単位で２／５〜４
／５が保証されるに過ぎず、最大同符号連続は32ビット
であったのに対し、本実施形態ではマーク率は長さ５ビ
ットのワード中で２／５〜４／５が保証され、最大同符
号連続は８ビットとなる。

【００５８】インタリーブ回路100およびデインタリー
ブ回路110は単なる配線で実現され、これを加えること
によるハードウェアの増加はない。

【００５９】本実施形態では、光ファイバを伝送媒体と
する光伝送を用いたが、本発明は上記態様にのみ限定さ
れるものでなく、媒体、伝送方式はこれらに限らない。
例えば同軸ケーブル、より対線、無線等による電気伝送
や光空間伝送等でもよい。

【００６０】また、ｋ，ｍ，ｎなどのパラメータは所定
の条件内で任意に設定することができる。

【００６１】本実施形態では第１の並列／直列変換回路
21〜24の個数が４Ｂ５Ｂ符号化回路11〜14の個数に等し
くなっているが、これらは等しくなくても良い。

【００６２】さらに、本発明は、４Ｂ５Ｂ符号の代わり
に８Ｂ10Ｂ符号などに適用されることは勿論である。

【００６３】

【発明の効果】以上説明したように、前記従来例ではｍ
ＢｎＢ符号の１ワードが分散して符号が本来備えている
マーク率改善効果を完全に発揮することが出来なかった
が、本発明によれば、並列デジタル信号をｍＢｎＢ符号
化した後に２回以上のビット多重を行うことにより直列
信号に変換して伝送する並列データ伝送装置において、
伝送される直列信号がｍＢｎＢ符号をワード毎に多重し
たものとなるように構成したことにより、ｍＢｎＢ符号
の１ワードがそのまま直列に伝送されるので、符号本来
の能力を完全に発揮することを可能とするという効果を
有する。

【図面の簡単な説明】

【図１】本発明の一実施形態の構成を示す図である。

【図２】本発明の一実施形態における直列信号のフレー
ム構成を示す図である。

【図３】従来例の構成を示す図である。

【図４】従来例における直列信号のフレーム構成を示す
図である。

【符号の説明】

11、12、13、14 ４Ｂ５Ｂ符号化回路 21、22、23、24 第１の並列／直列変換回路 30 第２の並列／直列変換回路 40 光送信機 50 光ファイバ 60 光受信機 70 第１の直列／並列変換回路 81、82、83、84 第２の直列／並列変換回路 91、92、93、94 ５Ｂ４Ｂ復号回路（ｎＢｍＢ復号回
路） 100 インタリーブ回路 110 デインタリーブ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】送信側に、ｍビット幅（ｍは自然数）の並
   列デジタル信号をｍＢｎＢ符号化してｎビット幅（ｎは
   ２以上の整数）の並列信号を出力するｋ個（ｋは自然
   数）のｍＢｎＢ符号化回路と、 該ｋ個のｍＢｎＢ符号化回路から出力されたｋ個のｎビ
   ット幅の並列信号をインタリーブしてｋ×ｎビット幅の
   並列信号を出力するインタリーブ回路と、 該インタリーブ回路から出力されたｋ×ｎビット幅の並
   列信号を、２回以上ビット多重することにより直列信号
   に変換する並列／直列変換回路と、 を備え、 受信側に、受信した直列信号を２回以上ビット分離する
   ことによりｋ×ｎビット幅の並列信号に変換する直列／
   並列変換回路と、 該直列／並列変換回路から出力されたｋ×ｎビット幅の
   並列信号をデインタリーブしてｋ個のｎビット幅の並列
   信号を出力するデインタリーブ回路と、 該デインタリーブ回路から出力されたｋ個のｎビット幅
   の並列信号を、それぞれｎＢｍＢ復号してｍビット幅の
   並列信号を出力するｋ個のｎＢｍＢ復号回路と、 を備え、ｋ×ｍビット幅の並列デジタル信号を伝送する
   ことを特徴とするデータ伝送装置。
2. 【請求項２】並設された複数のｍＢｎＢ符号化回路と、 該複数のｍＢｎＢ符号化回路から出力される複数の符号
   語を入力し複数回のビット多重化により直列信号を出力
   する並列／直列変換手段と、 を備え、該直列信号を送出するデータ伝送装置におい
   て、 前記直列信号が前記符号語単位に多重化されてなり前記
   符号語内のビット順序を保存して含むように、前記ｍＢ
   ｎＢ符号化回路の出力を前記並列／直列変換手段の入力
   に分配して供給する手段を備えたことを特徴とするデー
   タ伝送装置。
3. 【請求項３】受信した直列信号を複数回ビット分離して
   並列信号に変換する直列／並列変換手段を備え、該並列
   信号をｎＢｍＢ復号化するｎＢｍＢ復号回路を複数個備
   えたデータ伝送装置において、 ｍＢｎＢ符号語を符号語単位に多重化してなる直列信号
   を入力する前記直列／並列変換手段の出力を、前記ｎＢ
   ｍＢ復号回路から出力される復号語が語（ワード）毎に
   ビット順序を保存するように、前記ｎＢｍＢ復号回路の
   入力に分配して供給する手段を備えたことを特徴とする
   データ伝送装置。