KR100237843B1 - 패킷 스위치에서 여유 스위칭 플레인을 조정하기 위한 방법 및 그 방법을 수행하기 위한 스위치 - Google Patents

패킷 스위치에서 여유 스위칭 플레인을 조정하기 위한 방법 및 그 방법을 수행하기 위한 스위치 Download PDF

Info

Publication number
KR100237843B1
KR100237843B1 KR1019950703424A KR19950703424A KR100237843B1 KR 100237843 B1 KR100237843 B1 KR 100237843B1 KR 1019950703424 A KR1019950703424 A KR 1019950703424A KR 19950703424 A KR19950703424 A KR 19950703424A KR 100237843 B1 KR100237843 B1 KR 100237843B1
Authority
KR
South Korea
Prior art keywords
data packet
buffer
switch
transmitted
output
Prior art date
Application number
KR1019950703424A
Other languages
English (en)
Other versions
KR960701540A (ko
Inventor
스테판 로버트 왈맨 잔
Original Assignee
에를링 블로메
텔레폰아크티에볼라게트 엘엠 에릭슨
타게 뢰브그렌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에를링 블로메, 텔레폰아크티에볼라게트 엘엠 에릭슨, 타게 뢰브그렌 filed Critical 에를링 블로메
Publication of KR960701540A publication Critical patent/KR960701540A/ko
Application granted granted Critical
Publication of KR100237843B1 publication Critical patent/KR100237843B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/557—Error correction, e.g. fault recovery or fault tolerance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1523—Parallel switch fabric planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity

Abstract

서로 동일한 몇몇 병렬스위칭 플레인을 포함하는 데이터 패킷 스위치(1)내 각 확립된 접속(확인번호 vc/vp를 가짐)을 위한 데이터 패킷의 바른 출력 스트림을 제공하기 위해 각 스위칭 플레인(번호 1 및 2) 및 각 확립된 접속을 위한 각 출력포트(5)에 적어도 하나의 데이터 패킷을 저장하기 위해 배열된 버퍼(29)가 있다. 제1데이터 패킷이 출력포트(5)에 도달하면, 이는 즉시 제1데이터 패킷이 스위치(1)로부터 차례로 전송되게 되는 다음 데이터 패킷인가가 이 출력포트를 위한 제어장치(26,35)에 의해 테스트된다. 첫 번째 경우, 이 조건이 만족되면, 데이터 패킷은 스위치(1)로부터 전송되고 두 번째 경우 이 조건이 만족되지 않으면 상기 데이터 패킷이 속하는 접속 및 데이터 패킷이 통과하는 스위칭 플레인을 위해 배열된 버퍼(29)내에 데이터 패킷이 저장된다.

Description

[발명의 명칭]
패킷 스위치에서 여유 스위칭 플레인을 조정하기 위한 방법 및 그 방법을 수행하기 위한 스위치
[기술분야]
본 발명은 패킷 스위치(packet switch)에서 병렬 스위칭 플레인(plane)을 조정하기 위한 방법과 또한 그러한 조정을 포함하는 패킷 스위치에 관한 것이다.
[발명의 배경]
예컨대 ATM망에서, 데이터 패킷의 전송을 위한 망내 스위치가 높은 신뢰도의 요구를 충족시킬 수 있도록 하기 위해 몇몇 형태의 여유도(redundancy)를 필요로 한다. 즉, 스위치 하드웨어의 몇몇 부분은 정확히 동일한 기능을 하고 서로에 대해 병렬로 작동하는 이중 또는 다수 장치로 만들어진다. 이 여유도를 이루는 공통적인 방법은 병렬 및 독립 스위칭 플레인이다.
패킷 스위치에서 데이터 패킷의 전송은 에러를 초래할 수 있어서 예컨대 개별적인 데이터 패킷이 사라지고, 잘못 어드레스 되거나 또는 데이터 패킷에서 비트에러가 발생한다. 데이터 패킷이 패킷 스위치로부터 전송되게 되면 이들 에러들은 검출될 수 있다. 만일 몇몇 스위칭 플레인이 제공된다면 타스크(task)는 패킷 스위치의 출력포트에서 에러없이 전송된 데이터 패킷만을 포획하고 전송하고 그리고 데이터 패킷이 정확한 순차순서로 전송되는가를 감시한다.
패킷망 및 ATM망에서 어느 정도까지 데이터 패킷이 소멸되거나 또는 포기되는 것이 허용된다. 예컨대, 패킷 스위치에서 통계적인 다중화(statistical multiplexing)의 조정을 위해 필요한 버퍼가 화일될 수 있어서, 그 후 버퍼에 도달하는 데이터 패킷은 소멸될 수 있다. 예컨대 병렬스위칭 플레인으로 스위치에서 여유도를 가진다는 것은 다른 플레인내 동일한 데이터 패킷이 병렬 스위칭 플레인의 접속점에 있는 스위치의 출력포트에서 동시에 사용할 수 없다는 것, 여유도가 종결된다는 것이다. 따라서 전송된 패킷의 정확한 열(stream)을 이루기 위해 그러한 패킷 스위치의 출력면에서 몇몇 절차가 필요하게 된다.
[선행기술]
유럽 특허출원 0381334호는 비동기성인, 여분의 디지털 데이터 메시지의 조정을 기술한다. 몇몇 병렬 및 등가통신 채널들은 각각 그들의 버퍼에 연결된다. 임의의 순서로 수신된 다른 데이터 메시지들은 정렬되고 그리고 정확한 데이터 메시지를 가지는 채널들을 결정하기 위해 다수 셀렉션이 만들어진다.
유럽 특허출원 EP-Al 0453607호에서 패킷 데이터는 여유 스위칭 플레인을 가지는 것으로 기술되어 있다. 스위치로 부터의 각 출력포트에 대해 서로 다른 스위칭 플레인으로부터 데이터 패킷을 수신하고 그리고 공통적인 방법으로 에러를 가지지 않는 데이터 패킷을 선택하지만 또한 데이터 패킷이 가장 늦게 통신되는 스위칭 플레인으로부터 먼저 데이터 패킷을 선택한다. 여유 플레인의 종지에서 만일 가장 늦은 플레인상에 전송된 데이터 패킷이 바른 순차 순서로 스위치로부터 전송되는 다음것이라면 이는 테스트된다. 만일 이런 경우라면 패킷은 전송되고 그리고 그렇지않다면 제1데이터 패킷의 상부에 기록되는 다음에 전송된 패킷에 의해 삭제된다.
[발명의 요약]
본 발명의 목적은 스위치의 출력측으로 전송된 데이터 패킷으로 부터의 스위치로부터 전송된 데이터 패킷열을 구성시키는 간단하고 신뢰할 수 있는 조정을 가지고 그리고 서로 다른 스위칭 플레인으로부터 시작되는 상기 기술된 것에 따른 패킷 스위치와 방법을 제공하는 것이다.
본 발명의 다른 목적은 스위치로부터 전송된 데이터 패킷열의 구성에서, 열내 데이터 패킷들이 현재 바람직한 플레인상에 전송된 것들 뿐만 아니라 다른 플레인상에 전송된 것들로부터 시작하도록 허용하는 상기 기술된 것에 따른 패킷 스위치와 방법을 제공하는 것이다.
본 발명에 따라 언급된 목적들을 달성하기 위해 방법과 패킷 스위치가 제공된다. 자세한 특성과 본 발명의 범위는 첨부된 특허청구범위에 나타난다.
서로 동일하고 병렬인 몇몇 스위칭 플레인을 가지는 데이터 패킷 스위치내 각 확립된 접속을 위한 올바른 데이터 패킷의 출력렬을 이루기 위한 방법이 제공되는 바, 스위치는 데이터 패킷의 전송을 위해 배열되고 그리고 스위치는 입력장치 또는 포트 및 출력장치 및 포트 및 병렬 스위칭 플레인을 포함하고, 병렬 스위칭 플레인상의 입력포트와 출력포트 사이의 접속을 이루기 위해 배열되며, 도달하는 데이터 패킷을 동일한 복사의 형태로 병렬로 여유 플레인상에 전송된다.
제1데이터 패킷이 출력포트에 도달하면, 만일 이 제1데이터 패킷이 스위치로부터 차례로 전송되게 되는 다음 데이터 패킷이라면 출력포트내 제어회로에 의해 직접 테스트된다. 첫 번째 경우에서 참(true)인 경우, 데이터 패킷은 스위치로부터 전송되어지도록 하기 위해 스위치의 출력포트내 포워딩장치(forwarding unit)내 FIFO[first in-first out(선입선출)]형태의 출력 버퍼에 전송된다. 두 번째 경우에서 참이 아닌 경우, 데이터 패킷은 데이터 패킷이 속한 접속을 위해 그리고 데이터 패킷이 통과한 스위칭 플레인을 위해 특별하게 배열된 버퍼내에 저장된다. 각 출력 포트에는 각 스위칭 플레인과 각 확립된 접속을 위해 적어도 한 데이터 패킷을 저장하도록 또는 적어도 한 데이터 패킷을 위한 공간을 가지도록 배열된 버퍼가 있다.
스위치의 출력포트내 제어회로는 첫 번째 경우 제1데이터 패킷이 속한 접속을 위해 배열된 버퍼들이 제1데이터 패킷후 바른 순차 순서로 전송되게 되는 다음 데이터 패킷을 포함하는가를 테스트하기 위해 유익하게 배열된다. 세 번째 경우, 이다음 데이터 패킷이 버퍼내에 존재하면 다음 데이터 패킷은 포워딩장치의 출력 버퍼로 전송되어 이 데이터 패킷은 스위치로부터 전송되게 된다. 세 번째 경우, 이들 버퍼들은 이들이 막 전송된 데이터 패킷후 전송되게 되는 다음 데이터 패킷을 가지는가를 테스트한다. 만일 버퍼에 이 다음 패킷이 있다면, 다음 데이터 패킷은 이 데이터 패킷이 스위치로부터 전송되도록 하기 위해 포워딩장치내 출력 버퍼에 전송된다. 또한 이후, 동일한 방법으로 버퍼는 다시 테스트되고 가능한 다음 데이터 패킷은 스위치로 부터의 전송(forwarding)을 위해 출력버퍼에 전송되고 그리고 이 절차는 버퍼내에 바른 순차 순서로 존재하는 더 이상의 데이터 패킷이 없을때까지 반복된다.
동일한 스위칭 플레인 중 하나에 전송된 데이터 패킷의 즉시 테스팅과 가능한 버퍼링은 데이터 패킷의 전송된 열의 급속한 형성을 이루고 그리고 플레인상에 데이터 패킷의 전송, 예컨대 패킷이 플레인상에 전송된 패킷내에 보다 많은 에러를 만드는 다른 플레인 또는 어떤 플레인만큼 어떤 플레인 또는 플레인들에 빨리 전송되지 않는 것과 관련 문제점이 있는 경우 바른 열을 제공한다.
데이터 패킷이 특정 버퍼 중 하나로부터 스위치로 부터의 전송을 위한 출력 버퍼로 전송되면, 데이터 패킷은 버퍼로부터 제거되고 그리고 이외에도 모든 데이터 패킷들은 전송되는 데이터 패킷의 자리앞인 데이터 패킷의 바른 순차 순서에 있는 자리에 대응하는 버퍼로부터 제거된다.
데이터 패킷이 특정 버퍼 중 하나로부터 스위치로 부터의 전송을 위한 출력 버퍼로 전송되면, 데이터 패킷은 버퍼로부터 제거된다. 제1데이터가 속한 접속을 위해 배열된 다른 스위칭 플레인을 위한 모든 버퍼에서, 모든 데이터 패킷들은 제거되는데, 버퍼는 전송되는 데이터 패킷의 자리앞이거나 또는 합치하는 데이터 패킷의 바른 순차 순서에 있는 자리에 대응한다.
데이터 패킷이 특정 버퍼 중 하나로부터 전송되게 되고 버퍼가 꽉차 있다면 데이터 패킷은 제거되거나 또는 포기되고, 제1데이터 패킷과 버퍼내 데이터 패킷중에서 선택되고, 버퍼는 제1데이터 패킷이 속한 접속을 위한 데이터 패킷의 바른 순차 순서인 자리에 대응하고, 자리는 가장 높은 또는 가장 늦은 순차 순서 번호를 가진다.
[도면의 간단한 설명]
본 발명은 첨부 도면을 참조해 기술된다.
제1도는 병렬 스위칭 플레인의 개략도.
제2(a)도는 패킷 스위치에 도달하는 점에서 데이터 패킷의 조정을 개략적으로 설명하는 도면.
제2(b)도는 입력장치로부터 스위칭 플레인상에 전송된 데이터 패킷을 설명하는 도면.
제3도는 패킷 스위치를 통해 송신되고, 패킷 스위치로부터 전송되는 데이터 패킷의 조정을 개략적으로 설명하는 도면.
제4도는 패킷 스위치에 데이터 패킷의 도달점에서 데이터 패킷의 조정을 설명하는 흐름도.
제5도는 패킷 스위치의 출력측에서 도입 레지스터내 데이터 패킷의 저장의 흐름도.
제6도는 패킷 스위치로부터 전송된 데이터 패킷의 순차의 형성을 개략적으로 설명하는 도면.
제7도는 패킷 스위치의 출력측에서 스위칭 플레인 및 출력측에서 스위칭 플레인의 도입 레지스터의 순서조정의 흐름도.
제8도 및 제9도는 패킷 스위치의 출력측에서 접속버퍼내 데이터 패킷의 저장을 위한 두 대체 순서의 흐름도.
[바람직한 실시예의 설명]
제1도에는 패킷 스위칭(1)의 구조가 개략적으로 도시되어 있다. 스위치장치(1)는 여기에서 입력포트 또는 장치(3)로 표시되는 측면(A)상의 입력과 여기에서 출력포트 또는 장치(5)로 표시되는 측면(B)상의 다수의 출력을 포함한다. 입력장치(3)와 출력장치(5)는 스위치코어(core)내측 논리회로인 패킷 스위치의 논리수단에 의해 접속가능하되, 전기적 접속 및 링크들은 n복수의 스위칭 플레인상에 병렬로 확립된다. 측면(A)에 도달해 입력장치(3)에 도달하는 데이터 패킷은 동일한 n데이터 패킷을 발생시킨다. 이들은 이들 동일한 데이터 패킷의 전송이 서로 다른 스위칭 플레인상에서 완벽히 독립적으로 수행되는 n스위칭 플레인상에 송신된다. 이들 동일한 데이터 패킷은 그후 출력장치(5)에 도달하고, 거기에서 바르게 전송된 데이터 패킷이 선택되고 그리고 출력데이터 패킷의 순차는 서로 다른 데이터 패킷의 바른 순차적 순서를 가짐으로서 이루어진다. 출력장치(5)에서 몇몇 방법으로 입력장치(3)에 앞서 도달된 도입 데이터 패킷과 대응하는 동일한 데이터 패킷 중 하나만이 선택된다.
처음에 정보전송의 요구가 스위치(1)가 접속된 망(도시되지 않았음)내 단말장치로부터 수신되면, 각 데이터 패킷은 전체 망, 특히 각 스위치(1)를 통해 확립된 논리접속에 속하는 것으로 여겨진다.
제2(a)도 ~ 제8도와 다음의 설명에서 패킷 데이터는 두 스위칭 플레인, 스위칭 플레인 번호 1과 스위칭 플레인 번호 2를 포함하는 것으로 추정된다. 제2(a)도는 데이터 패킷이 데이터 패킷들이 스위칭 플레인상에 송신되기 전, 즉 입력장치(3)에 도달후 입력측면상에서 어떻게 프로세스되는가를 설명한다. 블록(7)에서 특정정보, 여유정보 또는 관리정보가 발생되고 그리고 두 스위칭 플레인상에 두 개의 동일한 복사로서 전송되기전에 송신노드(9)를 통해 데이터 패킷에 부가되거나 또는 삽입된다. 제2(b)도에는 블록(7)통과후 데이터 패킷의 구성이 도시되어 있다. 데이터 패킷은 정보송신의 요구가 원래 만들어지고 정보가 전송되어지고 그리고 여기에서 “페이로드(payload)”로 불리는 필드(11)에 위치되는 터미널(도시되지 않았음)로 보내지는 실수 또는 진부분(proper)정보를 포함한다. 이외에도 진부분 데이터 패킷은 수신지 주소, 원래 주소, 즉 소오스 터미널(도시되지 않았음)의 망 주소, 우선순위에 관련된 정보, 채널번호 등과 같은 데이터 패킷에 관련된 일반적인 및 다른 관리정보를 포함할 수 있는, 여기에서 “헤더(header)”로 불리는 선행 필드(13)를 포함한다.
블록(7)에서, 스위치(1)내측에 데이터 패킷의 송신을 위한 연분의 정보를 발생시키기 위해 필드(15)가 내부접속번호 (“vc/vp”)를 포함하는 데이터 패킷내에 삽입되고 그리고 필드(17)가 순차번호(CSNcell)를 가지는 데이터 패킷내에 삽입된다. 두 검사 섬(sum), “IHEC”=“내부 헤더 에러 검사(Internal Header Error Check)” 및 “PEC”=“페이로드 에러 검사(Payload Error Check)”는 완전한 데이터 패킷내 필드(19 및 21)에 각각 삽입된다. 필드(19)내 첫 번째 검사 섬(IHEC)는 특히 완벽한 데이터 패킷내 다양한 관리 필드(13,15,17)내의 정보에 관련되는 반면 제2필드(21)내 검사섬(PEC)은 필드(11)내 데이터 패킷의 진부분 정보내등 “페이로드”에 관련된다. 내부 접속번호 (vc/vp)는 데이터 패킷이 속하는 논리접속에 관계하는 정보에 의해 형성되고, 그리고 각 논리접속에 대해 하나밖에 없다. 필드(17)내 순차번호(CSNcell)는 데이터 패킷이 속하는 논리접속을 위한 다음 번호를 지시하는 메모리(10) 내 목차(407)로부터 구해지고 그리고 단순한 방법으로 확립된 논리 접속상에 전송되는 데이터 패킷의 순차내 데이터 패킷이 순차번호를 지시한다. 예컨대 논리접속상에 송신되게 되는 제1데이터 패킷은 순차번호 1이 주어지고, 제2데이터 패킷에는 순차번호 2가 주어진다. 일반적으로 순차번호(CNScell)를 위한 필드(17)의 제한된 길이 때문에 그리고 종종 매우 많은 수의 패킷이 각 확립된 접속을 위해 전송되기 때문에 순차번호의 증가하는 순차는 결국 필드(17)에 나타내질 수 있는 가장 높은 번호를 달성하고 그리고 순차번호들은 다시 시작된다. 접속을 위한 순차번호(CSNcell)는 주기적으로 복귀되거나 또는 필드(17)내에서 비트로 표시될 수 있는 가장 높은 번호를 모듈로(modulo)한다. 증가하는 연속적인 넘버링 모듈로에서, 몇몇 번호는 순차번호(CSNcell)를 위해 유용하게 된다고 추정된다.
제3도에는 번호(1,2)를 가지는 두 스위칭 플레인으로부터 데이터 패킷이 도달하면 스위치(1)의 출력측 또는 측면(B)의 조정이 개략적으로 설명되어 있다. 데이터 패킷이 스위칭 플레인을 통과해 출력장치(5)에 도달하면, 데이터 패킷은 데이터 패킷의 관리정보에 관계하는 첫 번째 검사섬(IHEC)이 옳은가각 검사장치(23)에서 먼저 검사되고 수신된다. 만일 검사섬(IHEC)이 옳지않으면 데이터 패킷은 24로 표시되는 바와 같이 무시되는 반면 그렇지 않으면 데이터 패킷이 스위치(1)를 통해 전송되는 스위칭 플레인과 결합된 제1FIFO 레지스터 또는 InFIFO(25)에 전송된다. 제1FIFO 레지스터(25)는 각 스위칭 플레인을 위해 출력장치(5)내 여유 스위칭 플레인의 종지점에 배열된다.
직접적으로, 도달된 데이터 패킷이 InFIFO 레지스터(25)에 저장되면, 데이터 패킷이 포기되어야하는가, 출력장치(5) 및 스위치(1)로부터 전송된 데이터 패킷의 순차내에 다음 패킷으로 전송되어야 하는가 또는 버퍼(BUF1VC/VP) 또는 BUF2VC/VP)(29)내에 저장되어야 하는가가 결정된다. 버퍼(BUFmVC/VP)(29)가 각 확립된 논리 또는 내부접속을 위해 배열되고, 번호는 필드(15)의 내용(VC/VP)에 의해 결정되고(제2(b)도 참조), 그리고 각 스위칭 플레인 번호(1및2)(m=1 또는 2)를 위해 배열된다.
데이터 패킷이 InFIFO 레지스터(28)에 중간적으로 저장되면, 패킷이 즉시 조정은 26으로 표시되는 비교기에 의해 결정된다. 비교기(26)는 접속선을 통해 InFIFO 레지스터(25)로부터 데이터 패킷의 순차번호(CSNcell) 및 접속 번호(VC/VP)와 결합되고 출력장치(5)내 메모리(30)내 레지스터(712)에 저장된 순차번호(CSNnextB)를 추출한다. 이 메모리(39)는 또한 아래에서 설명되는 다른 변수를 포함한다. 메모리(30)내에 저장된 순차번호(CSNnextB)는 InFIFO(25)내에 저장된 데이터 패킷의 접속번호(vc/vp)에 의해 지시되는 접속을 위해 바른 순차 순서로 스위치(1)내 출력장치(5)로부터 전송되게 되는 다음 데이터 패킷의 순차 번호와 대응한다.
만일 비교기(26)에 의해 만들어진 비교결과가 InFIFO 내에 저장된 데이터 패킷 필드(17)내 순차번호(CSNcell)은 다음 번호(CSNnextB)와 순차적으로 일치한다는 것이라면, 비교기(26)는 스위치(1)내 출력장치(5)로부터 전송되게 되는 제2FIFO 레지스터, outFIFO(33)에 데이터 패킷을 전송하기 위해 선택장치(27)에 신호를 제공한다.
만일 비교기(26)에 의해 만들어진 비교결과가 고려된 데이터 패킷의 순차번호(CSNcell)가 현재 순차번호(CSNnextB)보다 작다면, 이들 순차번호들은 주기적인 반복을 계속한다는 사실을 고려해야 하고, 만일 데이터 패킷의 순차번호(CSNcell)가 일반적으로 초기의 순차번호와 대응한다면 데이터 패킷은 이미 “올드(old)”이고 그리고 28로 표시되는 바와 같이 포기된다. 포기절차는 비교기(26)가 선(도시되지 않음)상의 신호를 레지스터를 재공정시키기 위해 InFIFO 레지스터(25)로 송신하게 함으로서 수행될 수 있다. 이 경우는 도면에 도시되지 않았다.
만일 대신에 비교결과가 저장된 데이터 패킷의 순차번호(CSNcell)가 현재 순차번호(CSNnextB)보다 크거나 또는 주기적 반복을 고려하는 순차번호후 데이터 패킷과 대응한다는 것이라면, 버퍼 레지스터(29)내에 저장되게 되는 데이터 패킷의 순차번호(CSNcell)가 너무 큰 양으로 현재 순차번호(CSNnextB)를 초과하도록 허용되지 않는 조건과 함께 고려된 데이터 패킷 및 스위칭 플레인의 접속을 위해 배열된 버퍼(BUFmvc/vp)(29)내에 데이터 패킷을 전송하기 위한 또는 저장하기 위해 타당한 신호가 선택장치(27)에 제공된다. 이는 적합한 윈도우 크기를 규정하는 사전결정된 번호 w에 의해 결정된다. 만일 중간적으로 저장된 데이터 패킷의 순차번호(CSNcell)가 데이터 패킷의 접속을 위해 현재 순차번호(CSNnextB)보다 크고 그리고 동시에 w에 의해 증가된 동일한 번호, 즉 CSNnextB+w보다 작으면 데이터 패킷은 고려된 패킷과 그리고 데이터 패킷이 전송된 플레인(m=1또는2)사이의 접속을 위해 버퍼(BUFmvc/vp)(29)에 저장된다.
스위칭회로 또는 멀티플렉스(31)는 스위치(1)로부터 전송되게 되어, 현재 접속에 대응하는 두 스위칭 플레인을 위해 일부는 제1FIFO InFIFO 레지스터(25)에 있고 일부는 버퍼(BUFmvc/vp)(29)에 있는 데이터 패킷중에 선택함으로서 먼저 제2FIFO 레지스터 OutFIFO(33)에 전송되는 다음 데이터 패킷을 선택한다. 제2FIFO레지스터 OutFIFO(3)로부터 데이터 패킷은 스위치(1)로부터 전송된다. 스위칭회로(31)에 수행되는 선택에서, 적합한 데이터 패킷이 구해져 각 접속에 대해 스위치(1)로부터 전송된 데이터 패킷은 내부 순차번호(CSNcell)로 지적되는 바와같이 바른 순차 순서에 있게 되고 그리고 데이터 패킷의 전송된 순차는 필드(11)내 데이터 패킷의 진부분 내용 “페이로드”에 관계하는 검사섬(PEC)의 가능한 에러와 데이터 패킷의 손실에 관하여 최적에 있게 된다. 또한, 출력축에서 FIFO 레지스터(33)내에서, 스위치 내측에서 데이터 패킷의 전송에서 데이터 패킷에 부가된 여분정보, 즉 내부접속번호, 내부순차번호, 관리정보에 관계하는 검사섬 및 데이터 패킷의 진부분 내용에 관계하는 검사섬을 포함하는 제26도에 도시된 바와같은 필드(15,17,19 및 21)가 제거된다.
제4도는 스위치(1)의 입력장치(3)에서 데이터 패킷의 조정을 위한 흐름도이다. 흐름도는 블록(401)에서 시작하고 그리고 그후 만일 새로 데이터 패킷이 도달되었다면 블록(403)에서 결정된다. 만일 새로운 데이터 패킷이 도달하지 않았다면 블록(403)은 데이터 패킷이 입력장치(3)에 도달하기 전까지 계속 반복된다. 그리고나서 제2(a)도의 7에서 지시되는 바와같이 다수의 여유 플레인상에 데이터 패킷(21)의 동시 전송을 위해 필요한 여분내부정보가 제4도의 블록(405)에서 발생된다. 이는 상기에서 지적된 바와같이 데이터 패킷이 속하는 논리접속이 결정되고 그리고 대응하는 내부접속번호(vc/vp)가 발견되거나 또는 발생되어 데이터 패킷의 내부 순차번호(CSNcell)가 목차 또는 표(407)(제2(a)도)에서 이 접속과 관련된 필드로부터 구해지는 이 접속을 위해 다음 현재 순차 번호(CSNnextA)와 동일하게 설정된다. 목차(407)에서 필드내 내용(CSNnextA)이 다음 데이터 패킷의 번호까지 증가된 후, 즉 여기서 처리된 경우 번호1로 증가되고 그리고 순차 번호의 순차 순서는 모듈로적인 몇몇 번호라는 것을 고려한다. 블록(405)에서 결국 검사섬(IHEC 및 PEC)은 상기 지적된 바와같이 계산된다.
그후 블록(409)에서 이들 새로운 필드들은 데이터 패킷내에 삽입된다. 블록(411)에서 여기서 수정된 데이터 패킷은 복사되고, 다른 스위칭 플레인을 위해 적합한 레지스터(도시되지 않았음, 노드(9)와 결합됨)에 전송되고 그리고 이들에 송신된다. 루틴은 종결되고 그리고 프로그램 흐름은 어떠한 새로운 데이터 패킷이 측면(A)에 도달하였는가를 결정하기 위해 블록(403)으로 복귀된다.
제5도에는 데이터 패킷이 스위칭 플레인을 통과하였을 때 출력측 또는 측면(B), 즉 출력장치(5)에서 수신 및 검사장치(23)에 의해 실행되는 순서가 흐름도로 도시되어 있다. 순서는 블록(501)에서 시작하고, 그 후 어떠한 새로운 데이터 패킷이 도달하였는가각 블록(503)에서 결정된다. 새로운 데이터 패킷이 도달하지 않았다면, 상기와 같이 새로운 데이터 패킷이 도달하기 전까지 동일한 결정이 반복적으로 만들어진다. 결국 새로운 데이터 패킷이 도달하면 데이터 패킷내 관리정보에 관련하는 검사섬(IHEC)가 옳지 않은가가 블록(505)에서 결정된다. IHEC가 옳지 않다면, 데이터 패킷은 블록(507)에서 포기되고, 제3도 24와 비교하여 그후 새로운 데이터 패킷이 도달하였는가가블록(503)에서 다시 결정된다.
만일 검사섬(IHEC)은 블록(505)에서 옳은 것으로 판명되면, 데이터 패킷이 속하는 접속이 확립되었는가가 블록(509)에서 결정된다. 이는 필드(15)내 데이터 패킷의 내부접속번호(vc/vp)를 검사함으로서 (제2도참조)현재 존재하는 또는 확립논리접속의 내부접속번호[(vc/vp)1,(vc/vp)2,…]의 메모리(30)(제3도 참조)내 필드(714)의 표 또는 목록에 만들어진다. 만일 접속이 확립되었다는 것이 블록(509)에서 결정된다면 블록(511)에서 데이터 패킷이 스위칭 플레인의 InFIFO 레지스터(25)에서 전송되거나 저장되고, 제3도를 참조, 그리고 그후 새로운 데이터 패킷이 도달하였는가가 블록(503)에서 다시 결정된다. 만일 접속이 확립되지 않았다는 것이 블록(509)에서 결정된다면, 프로그램 흐름은 데이터 패킷이 무시되는 블록(507)으로 계속되고 그후 새로운 데이터 패킷이 도달하였다면 상기와 같이 결정하기 위해 프로그램 흐름이 블록(503)으로 계속된다.
제6도에는 출력측에서 범용적으로 실행되는 바와 같이 제어장치(35)에 의해 데이터 패킷에 제1도입 FIFO 레지스터 InFIFO(25)내에 저장될 때 데이터 패킷의 조정을 설명하는 흐름도가 도시되어 있다. 제어장치(35), 예컨대 신호 프로세스는 InFIFO 레지스터(25)내에 이미 존재하는 데이터 패킷의 조정과 그리고 제3도에 지적된 바와같이 비교기(26), 선택장치(27), 멀키플렉스(31) 및 OutFIFO 레지스터(33)의 작동을 제어한다. 제어를 위해 제어장치(35)는 또는 다양한 정보 및 접속된 장치와 저장된 정보를 지속적으로 갱신시키는 메모리(30)내 데이터 필드를 판독한다.
상기와 같이 두 스위칭 플레인을 위해 순서가 설명된다. 순서는 블록(601)에서 시작되고, 그 후 스위칭 플레인 번호 1을 위해 도입 레지스터 InFIFO(25)내에 저장된 패킷이 있는가가 블록(603)에서 결정된다. 만일 도입 레지스터 InFIFO(25)내에 패킷이 있다고 결정되면, 블록(605)에서 조정 루틴이 플레인(1)을 위해 실행되는데, 이는 제7도를 참조해 이후 보다 상세히 기술된다. 블록(605)의 조정 루틴이 종결되면, 제2스위칭 플레인 또는 플레인 번호 2를 위해 도입 레지스터 InFIFO(25)내에 어떠한 데이터 패킷이 존재하는 각각 블록(607)에서 결정된다. 만일 어떠한 패킷이 존재한다면, 블록(609)에서 블록(605)과 동일한 방법으로 스위칭 플레인(2)을 위해 조정 루틴이 실행된다. 이 조정 루틴은 블록(605)에서 실행된 조정 루틴과 비슷하여 여기에서 기술되지 않는다. 이후 이 프로그램 흐름은 다시 시작되고 그리고 제1스위칭 플레인을 위해 어떠한 데이터 패킷이 InFIFO 레지스터(25)내에 저장되는가를 결정하기 위해 블록(603)으로 지속된다.
만일 제1스위칭 플레인을 위해 InFIFO 레지스터(25)내에 데이터 패킷이 없다는 것이 블록(603)에서 결정된다면, 프로그램 흐름은 블록(607)내 플레인(2)을 위한 대응 결정으로 지속된다. 만일 이 블록에서 나중의 스위칭 플레인을 위해 도입 FIFO 레지스터(25)내에 더 이상의 데이터 패킷이 존재하지 않는다는 것이 결정된다면, 프로그램 흐름은 제1스위칭 플레인을 위해 레지스터 InFIFO(28)에 어떠한 데이터 패킷이 도달되었는가 질의하기 위해 다시 블록(603)으로 지속된다.
제6도에 설명된 순서에서 플레인(1)은 바람직한 스위칭 플레인이다.
만일 이 플레인이 플레인(2)보다 나쁜 전송 특성을 가지는 것으로 판명되면, 데이터 패킷은 대신에 제일 먼저 플레인(2)으로부터 취득되어야 한다. 따라서 특정 순서가 존재하지만 여기서 도시되지 않았다.
제7도에는 프로그램 흐름이 제6도 블록(605)에서 계속되고, 그리고 제3도 멀티플렉서(31)내 바른 데이터 패킷의 선택전에 버퍼(29)내 버퍼링을 위한 논리선택을 실행하기 위해 제3도 스위칭 플레인 번호 1을 위해 비교기(26) 및 선택장치(27)에 의해 수행된 단계를 포함하는 조정 루틴이 도시되어 있다. 제7도에서 프로그램 흐름은 스위칭 플레인(1)을 위해서만 설명되었지만 동일한 순서가 다른 스위칭 플레인을 위해 수행된다. 조정 루틴은 블록(701)에서 시작되고, 그후 출력측에서 제2FIFO 레지스터, OutFIFO(33)가 충만되었는가가 블록(703)에서 결정된다. 만일 충만되었다면 자연적으로 더 이상의 데이터 패킷이 선택될 수 없고 그리고 더 이상 아무것도 이루어지지 않으며 다음 단계는 조정 루틴이 블록(705)에서 종결되게 된다.
만일 대신에 레지스터 OutFIFO(33)가 충만되지 않았다는 것이 블록(703)에서 결정된다면, 데이터 패킷은 블록(703)에서 스위칭 플레인(1)을 위해 InFIFO 레지스터(25), 즉 출력측에서의 도입 FIFO 레지스터로부터 판독된다. 특히 데이터 패킷은 내부접속번호 (vc/vp) 및 순차번호(CSNcell)가 액세스되고 그리고 비교기(26)에 제공된다. 블록(703)에서 이것이 끝난후, “시작(start)”이라고 불리고 메모리(30)내 데이터 필드(710)에 저장된 시작값에 설정된 메모리(30)(제3도 참조)내 타이머(710)또는 클럭이 고려된 데이터 패킷이 속하는 접속의 확립점에서 한 단계 감소한다. 따라서 이 출력장치(5)를 통과하는 각 논리접속을 위한 메모리(30)내 타이머필드(710)가 있다.
다음 블록(711)에서 (비교기(26)에서) 데이터 패킷의 순차번호(CSNcell)는 데이터 패킷이 포기되는가(제3도 28과 비교), BUF1VC/VP내에 버퍼될 수 있는가 또는 출력 OutFIFO 레지스터(33)로 직접 전송되는가를 결정하기 위해 패킷 접속을 위해 현재 순차번호(CSNnextB)와 비교된다. 따라서, 만일 데이터 패킷은 순차번호(CSNcell)가 데이터 패킷의 접속번호(vc/vp)로 지시되는 접속을 위해 표(table)필드 또는 메모리(30)내 레지스터(712)(제3도 참조)에 저장되는 현재 순차번호 또는 다음 순차번호(CSNnextB)보다 작다면 데이터 패킷은 너무 “구(old)”이고 블록(713)에서 포기된다(제3도 28). 이후 블록(709)에서 앞서 감소된 타이머(712)가 서는가, 즉 0과 같게 되는가가 블록(715)에서 결정된다. 만일 그렇지 않다면, 조정순서는 이 스위칭 플레인을 위해 블록(705)에서 종결되고, 다음 조정단계가 제6도의 흐름도에서 발견된다.
만일 대신에 데이터 패킷은 순차번호(CSNcell)가 데이터 패킷이 속하는 접속상의 데이터 패킷을 위해 데이터 필드(712)내에 저장된 현재 또는 다음 번호(CSNnextB)(제3도)와 동일하다는 것이 블록(711)에서 결정되면, 데이터 패킷은 선택장치(27) 및 멀티플렉스(31)의 적합한 제어에 의해 블록(717)에서 지적된 바와같이 출력 FIFO 레지스터(33)로 직접 전송된다. 고려된 스위칭 플레인상에서 통신되는 데이터 패킷은 항상 출력측으로 바른 순차 순서로 도달하기 때문에 버퍼(BUF1VC/VP)(29)내에 이미 저장된 모든 데이터 패킷은 낮은 순차번호를 가지거나 또는 고려된 데이터 패킷 보다는 이전의 데이터 패킷과 대응하여야만 한다. 따라서 다음 블록(719)에서 이 접속 및 이 스위칭 플레인을 위한 버퍼(BUF1VC/VP)(29)내의 모든 데이터 패킷은 무시된다. 그리고나서 이 접속을 위한 현재 순차번호(CSNnextB)는 다음 순차번호까지 증가된다. 즉 블록(712)에서 한 주기순서로 하나 증가되고 그리고 메모리(30)내 타당한 데이터 필드(712)내에 저장된다. 여기서 또한 프로세스된 데이터 패킷의 접속을 위한 앞서 언급된 타이머(712)가 다시 시작된다. 그의 값은 사정 결정된 값 “시작”에 설정되고 그리고 메모리(30)내 필드(710)에 저장된다. 그리고나서, 앞서 기술된 바와 같이 블록(715)이 실행된다.
만일 데이터 패킷이 속하는 접속을 위한 현재 또는 예기된 다음 순차번호(CSNnextB)가 데이터 패킷의 내부 순차번호(CSNcell)보다 작거나 또는 낮다면 (=선행 패킷과 대응한다), 제3도에서 버퍼(BUF1VC/VP)(29)내에 데이터 패킷의 저장 및 등록(inscription)을 위한 장치(37)로 지시되는 바와 같이 블록(723)에서 서브루틴이 실행된다. 저장 및 등록 루틴은 제8도 및 제9도의 두 대체 흐름도로 보다 상세히 설명되고, 이후 상세히 설명된다. 블록(723)의 조정루틴이 실행된후, 클록(725)에서 제1데이터 패킷이 판독되거나 또는 다음 스위칭 플레인, 즉 제2스위칭 플레인의 대응 버퍼(BUF2VC/VP)내에 저장된 최선행의 순차번호를 가지는 데이터 패킷이 접속을 위해 판독된다. 특히 그의 순차번호(CSNfirst-in-BUF2VC/VP)가 액세스된다. 그리고나서 블록(727)에서 이 순차번호(CSNfirst-in-BUF2VC/VP)는 이 버퍼에서 최선행 또는 제1순차번호를 가지는 스위칭 플레인(1)을 위한 버퍼(29)내에 저장된 데이터 패킷의 순차번호 또는 “CSNfirst-in-BUF1VC/VP”인 스위칭 플레인(1)을 위한 대응 엔티티(entity)와 비교된다.
앞서 기술된 경우에서 스위칭 플레인번호 1은 제3도 멀티플렉서(31)내에서 데이터 패킷을 선택하기 위한 바람직한 스위칭 플레인이고 그리고 따라서 블록(727)에서 접속을 위한 버퍼(29)내 가장 낮은 또는 제1순차번호“CSNfirst-in-BUF2VC/VP”를 가지는 데이터 패킷 및 스위칭 플레인번호 1이 접속 및 스위칭 플레인번호 2를 위한 버퍼(BUF2VC/VP)내 데이터 패킷을 위한 가장 낮은 또는 최선해 순차번호(CSNfirst-in-BUF2VC/VP)보다 낮거나 또는 같은가가 결정된다. 그렇지 않다면 상기와 같이 블록(715)이 실행된다. 즉시 바람직한 스위칭 플레인을 선택하기 위한 방법 및 이 방법을 수행하기 위한 패킷 스위치는 여기에서 참조로 사용되는 1993년 2월 15일 접수된 Ellemetel Utvecklings AB가 출원한 스웨덴 특허출원 SEA 9300485-1호 “A method for handling redundant switching planes in packet switches and a packet switch for carrying out the method and a switch for carrying out the method”에 기술되어 있다.
만일 대신에 스위칭 플레인번호 1을 위한 버퍼(BUF1VC/VP)내 데이타 패킷을 위한 가장 낮은 순차번호(CSNfirst-in-BUF1VC/VP)가 접속을 위한 선행 설정 타이머 “타이머”가 블록(715)에서 서도록 결정되면 블록(729)에서 실행된, 스위칭 플레인번호 2를 위한 버퍼(20)내 데이터 패킷을 위한 가장 낮은 순차번호(CSNfirst-in-BUF1VC/VP)보다 높다고(뒤의 데이터 패킷과 대응) 블록(727)에서 결정되면, 접속상의 데이터 패킷을 위한 현재 순차번호 “CSNnextB”즉, 다음 순차번호는 접속 및 스위칭 플레인번호 1을 위한 버퍼(BUF1VC/VP)내 데이터 패킷을 위한 가장 낮은 순차번호(CSNfirst-in-BUF1VC/VP)와 같게 설정된다. 한 경우 더 앞의 데이터 패킷들만의 순차번호 순서에서 두 스위칭 플레인 중 단부 버퍼(25)에 도달되고, 그리고 다른 경우 순차내 다음 데이터 패킷이 저장된 데이터 필드(710)내 타이머 “타이머” 에 지시되는 온당한 시간내에 스위칭 플레인의 최종 단계(25)중 어느것에라도 바르게 도달되지 않기 때문에 이들의 경우에 있어서, 접속상의 패킷 순차내 데이터 패킷은 반드시 손실된다.
순차순서가 지금 파괴되었고 그리고 다음 및 예상된 순차번호에 대한 포인터(CSNnextB)가 선행되었기 때문에, 데이터 패킷이 이 스위칭 플레인을 위한 버퍼(BUF1VC/VP)로부터 공급될 수 있다. 따라서 접속에 속하는 데이터 패킷을 위한 현재 순차번호(CSNnextB)가 접속을 위한 버퍼(29)내에 저장된 데이터 패킷 및 고려된 제1스위칭 플레인을 위한 가장 낮은 또는 최선행 순차번호(CSNfirst-in-BUF1VC/VP)와 동일한가가 블록(703)에서 결정된다. 만일 동일(equality)이 참이라서, 처음에 프로그램 흐름이 이 단계에 도달했을 때 항상 만족되면, 가장 낮은 순차번호(CSNfirst-in-BUF1VC/VP)를 가지는 이 데이터 패킷은 출력 OutFIFO 레지스터(33)로 전송되고 그리고 데이터 패킷은 여기서 버퍼(29)로부터 제거된다. 이후 이 접속의 현재 순차번호(CSNnextB)는 순차에서 예기된 다음 데이터 패킷을 지시하기 위해 블록(735)에서 한단계 증가된다. 그리고나서 블록(713)이 다시 실행되는데, 여기서 이 버퍼에 다른 데이터 패킷이 있는가가 결정된다.
만일 그렇지 않다면 블록(737)이 실행되되, 메모리(30)내 데이터 필드(710)내에 저장된 타이머 “타이머”가 다시 시작되고 그의 시작값 “시작”에 다시 설정된다. 그리고나서 루틴은 블록(705)에서 끝나고 종결된다.
제8도에는 제3도의 정렬 및 등록장치(37)로 제7도의 블록(723)에 대응하는 서브루틴에서 실행되는 스위칭 플레인 중 하나를 위한 버퍼(BUFmVC/VP)(m=1또는 2)내 데이터 패킷의 정렬 및 등록을 위한 한 대체적인 순서단계가 도시된 흐름도이다. 단계(803)에서 순서는 시작되고, 단계(803)에서 포인터가 버퍼내 제1패킷, 즉 가장 낮은 모든 최선행 순차번호(CSNfirst-in-BUF1VC/VP)를 가지는 데이터 패킷에 설정된다. 만일 버퍼에 저장된 패킷이 없다면 포인터는 이 상태를 지시하기 위해 적합한 값에 설정된다. 이후 다른 수단 및 포인터가 지시하는 데이터 패킷의 위치에 따라 블록(805)에서 선택과 비교가 수행된다.
만일 포인터가 저장된 셀 및 제1셀에 대한 포인트, 즉 다른 상황중에서도 먼저 순서의 시작에서 참이되게 되는 가장 낮은 순차번호(CSNfirst-in-BUF1VC/VP)를 가지는 데이터 패킷이 있다는 것을 지시하면, 포인터가 지시하는 버퍼내 데이터 패킷의 순차번호(CSNcell-in-buffer)에 고려된 막 도달된 데이터 패킷의 순차번호(CSNcell)의 비교가 블록(807)에서 실행된다. 만일 데이터 패킷이 순차번호(CSNcell)가 포인트가 지시하는 데이터 패킷, 즉 이 순서의 시작에서 버퍼내 제1데이터 패킷은 순차번호(CSNcell-in-buffer)보다 낮거나 (최선행 패킷과 대응함)또는 동일하다고 결정되면, 블록(809)에서 포인터가 지시하는 이 데이터 패킷이 제거된다. 여기서, 만일 버퍼에 다른 패킷이 있다면 다른 패킷은 물론 제1데이터 패킷, 즉 버퍼에서 가장 낮은 또는 최선행 순차번호를 가지는 데이터 패킷이 되게 된다. 이후 이 포인터는 블록(810)에서 만일 버퍼내에 저장된 더 이상의 데이터 패킷이 있다면, 지금 첫째인 버퍼내 이다음 데이터 패킷을 지시하도록 만들어지도록 설정되고, 그렇지 않으면 포인터는 저장된 패킷의 단부에 신호를 보내도록 포인터의 값이 설정된다. 즉, 저장 패킷이 없다. 블록(810)후, 블럭(805)에서 비교가 앞서 기술된 동일한 방법으로 다시 실행된다.
만일 블록(807)에서 조건이 만족되지 않았다고, 즉 고려된 데이터 패킷의 순차번호(CSNcell)가 포인터가 지시하는 데이터 패킷의 순차번호(CSNcell-in-buffer)보다 크다고 (뒤의 패킷과 대응함)결정되었다면 블록(811)에서 버퍼내 저장된 다음 셀을 지시하도록 진행되거나 또는 저장된 패킷의 끝을 지시하도록 적합한 값에 설정된다.
만일 블록(805)에서 포인터가 제1데이터 패킷이 아닌 버퍼내 데이터 패킷을 지적한다고, 즉 버퍼내 가장 낮은 순차번호(CSNfirst-in-BUF1VC/CP)를 가지는 데이터 패킷을 지시하지 않는다고 결정되었다면, 블록(813)에서 포인터가 지시하는 데이터 패킷의 순차번호(CSNcell-in-buffer)에 도달된 데이터 패킷의 순차번호(CSNcell)의 비교가 실행된다. 만일 도달된 데이터 패킷의 순차번호(CSNcell)가 포인터가 지시하는 버퍼내 데이터 패킷의 순차번호(CSNcell-in-buffer)보다 크다는 (뒤의 패킷과 대응함) 것이 결정된다면 그러면 상기와 같이 블록(811)이 실행된다.
만일 대신에 순차번호 “CSNcell” 및 “CSNcell-in-buffer”가 일치한다고 결정된다면, 몇몇 에러가 틀림없이 존재하기 때문에 순차번호(CSNcell)을 가지는 현재 데이터 패킷이 포기되고 그리고 순서는 끝 블록(817)에서 종결된다. 만일 대신에 블록(813)에서 고려된 데이터 패킷의 순차번호(CSNcell)가 포인터가 지시하는 데이터 패킷의 순차번호(CSNcell-in-buffer)보다 낮았다고 (선행 패킷과 대응함)판명되면, 블록(819)에서 현재 데이터 패킷이 버퍼(29)내에 삽입되고 그리고 포인터가 지시하는 데이터 패킷을 정확히 대체하도록 만들어진다. 버퍼에 이전에 저장된 패킷은 데이터 셀이 각 개별적인 스위칭 플레인상에 전송시 항상 바른 순차 순서로 도달한다는 사실 때문에 명백히 옳지 않게 되게 된다. 이후, 순서는 블록(817)에서 종결된다.
만일 앞서 비교(805)에서 포인터가 충만되지 않은 버퍼내 자리를 지시한다고 즉 순서가 버퍼내 데이터 패킷의 목록 끝에 도달하였다고 결정되면, 블록(821)에서 순차번호(CSNcell)를 가지는 현재 데이터 패킷이 버퍼에 앞서 저장된 마지막 셀 뒤에 버퍼내에서 자리를 차지하도록 버퍼(29)에 전송된다. 이후 순서는 블록(817)에서 종결되고 지속된다.
제9도에는 버퍼(BUFmVC/VP)(29)내 정렬 및 등록 루틴이 어느 정도 간단한 실시예가 도시되어 있다. 순서는 앞서와 같이 블록(901)에서 시작하고 블록(903)으로 직접 계속되되, 포인터는 버퍼내에 저장된 제1패킷 또는 참이라면 버퍼내에 더 이상의 패킷이 없다는 것을 나타내는 값을 지적하도록 설정된다. 그리고 나서, 버퍼에 저장된 패킷 또는 더 이상의 패킷이 없다는 것을 지적한다면 포인터는 블록(905)에서 테스트된다.
만일 블록(915)에서 버퍼내에 저장된 더 이상의 패킷이 있다는 것이 결정된다면, 현재 도달하는 데이터 패킷이 포인터가 지시하는 저장된 데이터 패킷의 순차번호(CSNcell-in-buffer)와 동일하거나 또는 낮은(선행 패킷과 대응함) 순차번호(CSNcell)를 가지는가가 블록(907)에서 테스트된다. 만일 이렇게 된다면, 포인터가 지시하는 패킷은 각 개별적인 스위칭 플레인상에 패킷의 전송시 순차 옳음 때문에 반드시 옳지않게 된다. 따라서, 블록(909)에서 포인터가 지시하는 버퍼내에 저장된 데이터 패킷이 포기된다. 그리고나서 블록에서 포인터는 버퍼내에 저장된 다음 패킷을 지시하도록 또는 저장된 패킷이 더 이상 없다는 것을 어떻든 지시하도록 변경된다. 이후, 순서는 포인터를 테스트하기 위해 블록(905)으로 다시 계속된다.
만일 대신에 블록(907)에서 도달하는 데이터 셀이 포인터가 지시하는 저장된 셀의 순차보다 큰(뒤의 패킷과 대응함)순차번호(CSNcell)를 가진다고 결정되었다면, 순서는 포인터를 각각 전진시키거나 또는 변경시키기 위해 블록(911)으로 계속된다.
만일 대신에 블록(905)에서 포인터가 버퍼내에 저장된 더 이상의 패킷이 없다는 것을 신호로 보낸다는 것이 결정되면 블록(913)에서 다수의 w 패킷이 이미 저장되었는가가 결정된다. 만일 그렇지 않다면 버퍼(29)내에 잔연공간이 있고 그리고 도입 패킷은 블록(915)에서 이전에 도달된 패킷의 선에서 버퍼에 마지막으로 저장된다. 이후 순서는 종결되고 블록(917)으로 계속된다. 만일 버퍼에 더 이상의 공간이 없다면(몇몇 혼잡현상 때문에) 현재 도달하는 데이터 패킷은 대신에 블록(919)에서 포기되고, 이후 순서는 블록(917)에서 종결된다.

Claims (16)

  1. 데이터 패킷 스위치의 출력측으로부터 패킷 스위치내에 데이터 패킷을 전송시키기 위한 방법으로서, 패킷 스위치는 -순차적 순서로 스위치에 도달하는 데이터 패킷을 수신하기 위한 입력장치를 가지는 입력측 -스위치로부터 데이터 패킷을 전송시키기 위한 출력장치를 가지는 출력측 - 서로 동일하고 병렬인 적어도 두 개의 스위칭 플레인을 가지는 방법에 있어서, 출력장치에 의해 스위칭 플레인 중 하나로부터 새로운 데이터 패킷이 수신되면 이는 즉시 테스트되고, 만일 이 제1데이터 패킷이 스위치로부터 차례로 전송되게 되는 다음 데이터 패킷이라면, -첫 번째 경우 참이면, 데이터 패킷은 스위치로부터 전송되는 반면, -두번째 경우 참이 아니면, 데이터 패킷은 데이터 패킷이 통과하는 스위칭 플레인을 위해 배열된 출력장치내 버퍼에 저장되는 것이 특징인 방법.
  2. 제1항에 있어서, 첫 번째 경우 출력장치내 버퍼는 버퍼들이 제1데이터 패킷 뒤에 전송되게 되는 바른 순차 순서를 가지는 다음 데이터 패킷을 포함하는가가 테스트되고, 이후 -세 번째 경우 이다음 데이터 패킷이 버퍼내에 존재하면 이 데이터 패킷은 스위치로부터 전송되는 것이 특징인 방법.
  3. 제2항에 있어서, 세 번째 경우 출력장치내 버퍼들은 버퍼들이 막 전송된 데이터 패킷 뒤에 스위치로부터 차례로 전송되게 되는 다음 데이터 패킷을 포함하는가가 테스트되고, 이후 만일 이다음 데이터 패킷이 존재한다면, 이는 스위치로부터 전송되고, 이후 버퍼내에 바른 순차 순서로 존재하는 더 이상의 데이터 패킷이 없을때까지 버퍼들은 다시 테스트되고, 전송이 동일한 방법으로 실행되는 것이 특징인 방법.
  4. 제1항 ~ 제3항 중 어느 한 항에 있어서, 데이터 패킷이 스위치로부터 전송을 위한 버퍼로부터 전송되면, 데이터 패킷은 버퍼로부터 제거되고, 전송되는 데이터 패킷의 자리 이전인 데이터 패킷의 바른 순차내 자리와 대응하는 모든 데이터 패킷이 제거되는 것이 특징인 방법.
  5. 제1항 ~ 제3항 중 어느 한 항에 있어서, 데이터 패킷이 스위치로부터 전송을 위한 버퍼로부터 전송되면, 데이터 패킷은 버퍼로부터 제거되고, 서로 다른 스위칭 플레인을 위한 모든 버퍼에서 전송되는 데이터 패킷의 자리 이전이거나 또는 대응하는 데이터 패킷의 바른 순차 순서내의 자리에 대응하는 모든 데이터 패킷이 제거되는 것이 특징인 방법.
  6. 제1항에 있어서, 버퍼는 제한된 크기를 가지고, 제1데이터 패킷이 버퍼내에 저장되게 되고 버퍼가 충만되면, 제1데이터 패킷 및 가장 높은 또는 가장 낮은 순차 순서를 가지는 데이터 패킷의 바른 순차 순서내 자리와 대응하는 버퍼내 데이터 패킷중에서 선택된 한 데이터 패킷이 제거되거나 또는 포기되는 것이 특징인 방법.
  7. 제1항에서 스위치를 통해 통신된 각 데이터 패킷이 스위치를 통해 확립된 논리접속에 속하는 경우에 있어서, -각 스위칭 플레인을 위한 출력장치에 배열된 버퍼는 논리접속을 위한 버퍼를 포함하고 및 -두 번째 경우 데이터 패킷이 버퍼에 저장되면 데이터 패킷이 속하는 논리접속 및 데이터 패킷이 전송된 스위칭 플레인을 위해 배열된 버퍼내에 저장되는 것이 특징인 방법.
  8. 순차적 순서로 스위치에 도달하는 데이터 패킷의 수신을 위한 적어도 하나의 입력장치를 가지는 입력축, -적어도 하나의 출력장치를 가지는 출력측, -출력장치와 스위치로부터 데이터 패킷을 전송하기 위한 적어도 하나의 출력 장치내 전송수단, -서로 동일하고 병렬인 적어도 두 개의 스위칭 플레인, -입력장치에 도달된 데이터 패킷의 출력장치로의 전송을 위해 병렬스위칭 플레인상의 입력장치와 출력장치 사이에 접속을 확립하기 위해 배열된 접속확립수단을 가지는, 데이터 패킷의 전송을 위한 데이터 패킷 스위치에 있어서, -적어도 하나의 데이터 패킷을 저장시키기 위해 배열되고 각 스위칭 플레인을 위한 출력장치에서의 버퍼, -출력장치에서의 제어장치, -출력장치에 도달된 제1데이터 패킷이 스위치에 도달하는 데이터 패킷의 순차적 순서로 스위치로부터 차례로 전송되게 되는 다음 데이터 패킷인가를 테스트하기 위해 제어장치에 접속된 제1테스트 수단, -제1테스트 수단에 의해 만들어진 테스트의 결과에 따라, -첫 번째 경우 도달된 제1데이터 패킷이 스위치로부터 차례로 전송되게 되는 다음 데이터 패킷이면 제1데이터 패킷은 스위치로부터 전송되게 된다고 결정하는 반면, -두 번째 경우 제1데이터 패킷이 스위치로부터 차례로 전송되게 되는 다음 데이터 패킷이 아니라면, 제1데이터 패킷이 출력장치로 전송된 스위칭 플레인을 위해 배열된 출력장치의 버퍼내에 제1데이터 패킷을 저장하도록 배열되는 제어장치가 특징인 스위치.
  9. 제8항에 있어서, 첫 번째 경우 출력장치에 있는 버퍼가 제1데이터 패킷뒤에 스위치로부터 바른 순차적 순서로 전송되게 되는 다음 데이터 패킷을 포함하는가를 테스트하기 위한, 출력장치에 있는 제어장치에 접속된 제2테스트 수단, -세 번째 경우 이 다음 데이터 패킷이 버퍼에 존재하면 이다음 데이터 패킷이 스위치로부터 전송되게 된다고 결정하기 위해 배열된 제어장치가 특징인 스위치.
  10. 제9항에 있어서, - 제2테스트수단은 세 번째 경우 출력장치의 버퍼가 제어장치가 다음 데이터 패킷이 전송되게 된다고 결정하기 위해 데이터 패킷뒤에 차례로 전송되게 되는 다음 데이터 패킷을 포함하는가를 테스트하기 위해 배열되고, - 이 다음 데이터 패킷이 버퍼 중 하나에 존재하면, 이다음 데이터 패킷이 스위치로부터 전송되게 된다고 결정하기 위해 배열되는 제어장치, 및 - 제2테스트 수단은 그후 동일한 방법으로 출력장치의 버퍼를 동일한 방법으로 다시 테스트하기 위해 배열되고, - 대응하는 경우, 가능한 다음 데이터 패킷이 스위치로부터 전송되게 된다고 다시 결정하기 위해 배열되는 제어장치, - 바른 순차적 순서로 버퍼내에 더 이상의 데이터 패킷이 존재하지 않을때까지 반복되는 테스트 및 결정이 특징인 스위치.
  11. 제8항 ~ 제10항 중 어느 한 항에 있어서, - 출력장치에 있는 전송장치, - 전송장치에 접속된 출력버퍼, -제어장치가 결정하고, 스위치로부터 전송되게 되는 데이터 패킷을 출력장치에 있는 전송장치의 출력버퍼에 전송하기 위한 제어장치에 접속된 전송수단이 특징인 스위치.
  12. 제11항에 있어서, 출력버퍼는 FIFO 형태인 것이 특징인 스위치.
  13. 제11항에 있어서, 데이터 패킷이 버퍼로부터 출력버퍼로 전송되면, 버퍼로부터 데이터 패킷을 제거하고 및 출력버퍼로 전송된 데이터 패킷의 자리 이전인 데이터 패킷의 바른 순차적 순서내 자리와 대응하는 버퍼내 모든 데이터 패킷을 제거하기 위한 전송수단에 접속된 버퍼를 위한 제어수단이 특징인 스위치.
  14. 제11항에 있어서, 데이터 패킷이 버퍼로부터 출력버퍼로 전송되면, 버퍼로부터 데이터 패킷을 제거하고 및 출력버퍼에 전송된 데이터 패킷의 자리 이전이거나 또는 일치하는 데이터 패킷의 바른 순차적 순서내 자리에 대응하는 다른 스위칭 플레인을 위한 버퍼내 모든 데이터 패킷을 제거하기 위한 전송수단에 접속된 버퍼를 위한 제어수단이 특징인 스위치.
  15. 제8항에 있어서, 버퍼는 제한된 크기를 가지고 및 제1데이터 패킷이 버퍼내에 저장되게 되고 버퍼가 충만되면, 제1데이터 패킷 및 데이터 패킷의 순차적 순서내 가장 늦은 데이터 패킷에 자리가 대응하는 데이터 패킷의 바른 순차적 순서내 자리에 대응하는 버퍼내 데이터 패킷 중 하나를 제거하거나 포기하기 위한 장치의 출력포트에 있는 제어장치에 접속된 버퍼를 위한 제어수단을 포함하는 스위치를 가지는 것이 특징인 스위치.
  16. 제8항에 있어서, -입력장치로 부터의 논리적 접속을 출력장치에 확립시키기 위한 수단, 스위치를 통해 전송된 각 데이터 패킷은 논리접속에 속하고, -각 스위칭 플레인을 위한 출력장치내에 배열된 버퍼내에 포함된 논리접속을 위한 버퍼, 및 -두번째 경우 데이터 패킷이 전송된 스위칭 플레인을 위한 버퍼내에 데이터 패킷이 저장되면, 데이터 패킷이 속하는 논리적 접속을 위해 배열되고 버퍼내에 포함된 논리적 접속 버퍼내에 데이터 패킷을 저장시키기 위해 배열되는 제어장치가 특징인 스위치.
KR1019950703424A 1993-02-15 1994-02-10 패킷 스위치에서 여유 스위칭 플레인을 조정하기 위한 방법 및 그 방법을 수행하기 위한 스위치 KR100237843B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9300484A SE515421C2 (sv) 1993-02-15 1993-02-15 Sätt för hantering av redundanta väljarplan i paketväljare och väljare för utförande av sättet
SE9300484-4 1993-02-15
PCT/SE1994/000110 WO1994018770A1 (en) 1993-02-15 1994-02-10 A method for handling redundant switching planes in packet switches and a switch for carrying out the method

Publications (2)

Publication Number Publication Date
KR960701540A KR960701540A (ko) 1996-02-24
KR100237843B1 true KR100237843B1 (ko) 2000-01-15

Family

ID=20388890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950703424A KR100237843B1 (ko) 1993-02-15 1994-02-10 패킷 스위치에서 여유 스위칭 플레인을 조정하기 위한 방법 및 그 방법을 수행하기 위한 스위치

Country Status (14)

Country Link
US (1) US5450397A (ko)
EP (1) EP0683949B1 (ko)
JP (1) JPH08509846A (ko)
KR (1) KR100237843B1 (ko)
CN (1) CN1120379A (ko)
AU (1) AU685426B2 (ko)
BR (1) BR9406583A (ko)
CA (1) CA2156052A1 (ko)
DE (1) DE69434341D1 (ko)
FI (1) FI953839A (ko)
MX (1) MX9401082A (ko)
NO (1) NO953185L (ko)
SE (1) SE515421C2 (ko)
WO (1) WO1994018770A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE505091C2 (sv) * 1995-10-03 1997-06-23 Ericsson Telefon Ab L M Redundansstruktur vid digital väljare
DE59814195D1 (de) * 1997-03-27 2008-04-30 Nokia Siemens Networks Gmbh Redundantes Übertragungssystem mit Abschaltung einer Übertragungsstrecke fehlerhaften Übertragungsverhaltens
DE59814194D1 (de) * 1997-03-27 2008-04-30 Nokia Siemens Networks Gmbh Redundantes Übertragungssystem mit Vermeidung von Zellwiederholungen
EP0868103A3 (de) * 1997-03-27 2002-10-16 Siemens Aktiengesellschaft Annahme von Verbindungen niedriger Priorität, insbesondere non-real-time (NRT)-Verkehr, von nur einem redundanter Übertragungswege
US6850704B1 (en) * 1999-09-14 2005-02-01 Lucent Technologies Inc. Low-overhead fault-tolerance techniques for optical and other cross-connect systems
US6667954B1 (en) * 2000-02-10 2003-12-23 Tellabs Operations, Inc. Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment
US6973084B1 (en) 2000-02-23 2005-12-06 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6778561B1 (en) 2000-02-23 2004-08-17 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6847644B1 (en) 2000-02-23 2005-01-25 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6999479B1 (en) 2000-02-23 2006-02-14 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US7006525B1 (en) 2000-02-23 2006-02-28 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US7324442B1 (en) * 2000-02-28 2008-01-29 The Board Of Trustees Of The Leland Stanford Junior University Active queue management toward fair bandwidth allocation
US20020194363A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
US20020191621A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
US7403536B2 (en) * 2002-12-19 2008-07-22 International Business Machines Corporation Method and system for resequencing data packets switched through a parallel packet switch
WO2004097594A2 (en) * 2003-04-29 2004-11-11 Nobel Communications Multiple packet routing system (mprs)
CN101273649A (zh) * 2005-07-25 2008-09-24 艾利森电话股份有限公司 用于改进无线接入网的切换特性的装置和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4995040A (en) * 1989-02-03 1991-02-19 Rockwell International Corporation Apparatus for management, comparison, and correction of redundant digital data
GB2236930B (en) * 1989-10-11 1994-03-23 Plessey Co Plc Method and apparatus for identifying valid cells in a redundant path combining unit of an asynchronous transfer mode switch
EP0453607B1 (de) * 1990-04-27 1994-09-07 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden
DE59007068D1 (de) * 1990-04-27 1994-10-13 Siemens Ag Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden.
DE59107251D1 (de) * 1991-03-28 1996-02-22 Siemens Ag Verfahren zum Weiterleiten von redundanten Nachrichtenpaketen über redundante Koppelanordnungen
US5272696A (en) * 1992-01-23 1993-12-21 Northern Telecom Limited ATM plane merging filter for ATM switches and the method thereof

Also Published As

Publication number Publication date
EP0683949B1 (en) 2005-04-20
SE515421C2 (sv) 2001-07-30
AU6119494A (en) 1994-08-29
US5450397A (en) 1995-09-12
DE69434341D1 (de) 2005-05-25
SE9300484L (sv) 1994-08-16
AU685426B2 (en) 1998-01-22
NO953185D0 (no) 1995-08-14
NO953185L (no) 1995-10-12
BR9406583A (pt) 1996-01-02
FI953839A0 (fi) 1995-08-14
WO1994018770A1 (en) 1994-08-18
KR960701540A (ko) 1996-02-24
EP0683949A1 (en) 1995-11-29
CN1120379A (zh) 1996-04-10
SE9300484D0 (sv) 1993-02-15
JPH08509846A (ja) 1996-10-15
CA2156052A1 (en) 1994-08-18
MX9401082A (es) 1994-08-31
FI953839A (fi) 1995-10-03

Similar Documents

Publication Publication Date Title
KR100237843B1 (ko) 패킷 스위치에서 여유 스위칭 플레인을 조정하기 위한 방법 및 그 방법을 수행하기 위한 스위치
US5485453A (en) Method for handling redundant switching planes in packet switches and a packet switch for carrying out the method
AU631081B1 (en) ATM cell error processing system
KR100237339B1 (ko) 리시퀀싱 방법 및 장치
US20060268913A1 (en) Streaming buffer system for variable sized data packets
KR100445770B1 (ko) 통신미니셀정렬과헤더보호방법및장치
US20130094370A1 (en) Methods and Apparatus for Selecting the Better Cell From Redundant Streams Within A Cell-Oriented Environment.
US6424632B1 (en) Method and apparatus for testing packet data integrity using data check field
US20030118042A1 (en) Packet communications method and apparatus
JPH0223109B2 (ko)
JPH0575639A (ja) Ａｔｍスイツチのパス試験方式
US6337860B1 (en) Redundancy termination
US6747954B1 (en) Asynchronous transfer mode switch providing pollstate status information
JP4105387B2 (ja) 非同期転送モードスイッチ
US20020181463A1 (en) System and method for handling asynchronous transfer mode cells
JPH0423540A (ja) Ａｔｍネットワークにおけるセルエラー訂正方式
SE515420C2 (sv) Sätt för hantering av redundanta väljarplan i paketväljare och paketväljare för utförande av sättet
WO2002035768A2 (en) High performance transmission link and interconnect

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071008

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee