KR100237128B1 - 액정 디스플레이 구동기 - Google Patents

액정 디스플레이 구동기 Download PDF

Info

Publication number
KR100237128B1
KR100237128B1 KR1019970046082A KR19970046082A KR100237128B1 KR 100237128 B1 KR100237128 B1 KR 100237128B1 KR 1019970046082 A KR1019970046082 A KR 1019970046082A KR 19970046082 A KR19970046082 A KR 19970046082A KR 100237128 B1 KR100237128 B1 KR 100237128B1
Authority
KR
South Korea
Prior art keywords
data set
line data
line
match
data
Prior art date
Application number
KR1019970046082A
Other languages
English (en)
Other versions
KR19980024406A (ko
Inventor
하야시도모아끼
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980024406A publication Critical patent/KR19980024406A/ko
Application granted granted Critical
Publication of KR100237128B1 publication Critical patent/KR100237128B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

그레이 스케일 방식의 LCD 구동기는 TFT의 게이트 라인을 구동하기 위한 게이트 구동기, 소스 라인을 구동하기 위한 소스 구동기 및 1 라인 데이타 셋과 이전 1 라인 데이타 셋의 일치를 검출하기 위한 일치 검출 회로를 포함한다. 소스 구동기는 1 라인 데이타의 셋을 저장하기 위한 시프트 레지스터 및 소스 라인으로 라인 데이타 셋을 출력하도록 시프트 레지스터로부터 공급된 라인 데이타 셋을 래칭하기 위한 래치 회로를 가진다. 일치 신호가 발생된 경우, 소스 구동기는 전력을 절감하기 위해 시프트 레지스터 및 래치 회로를 동작시키지 않고 이전 라인 데이타 셋을 출력한다.

Description

액정 디스플레이 구동기
본 발명은 액정 디스플레이 패널을 구동하는데 사용되는 액정 디스플레이 구동기에 관한 것으로, 특히 활성 매트릭스 디스플레이 시스템으로 디스플레이 데이타를 공급하기 위한 소스 구동기에 관한 것이다.
액정 디스플레이(LCD) 구동기는 일반적으로 액정 시스템내의 액정 패널을 구동하는데 사용된다. 도1은 일본 특허 공개(JP-A-4(1982)-237690)에 설명된 것과 같은 종래의 활성 매트릭스 액정 디스플레이 시스템의 블럭도이다.
액정 디스플레이 시스템은 수평 방향(또는 행 방향)으로 연장하는 m 게이트 라인(124)을 구동하기 위한 게이트 구동기(122), 및 수직 방향(또는 열 방향)으로 연장하는 y 소스 라인(125)을 구동하기 위한 소스 구동기(123)를 포함한다.
게이트 라인(124)의 각각의 교차 지점에 인접하여, 박막 트랜지스터(TFT) 소자는 대응된 게이트 라인(124)에 접속된 게이트 및 대응된 소스 라인(125)에 접속되는 소스를 구비한다. 각각의 TFT의 드레인은 커패시터(127) 및 다른 단부는 액정 패널의 공통 전극(129)에 접속되는 액정 소자(128)의 픽셀 전극에 접속된다.
소스 구동기(123)로부터, 디스플레이될 하나의 라인 데이타의 한 셋이 소스 라인(125)에 일시에 공급된다. 이 상태에서, 구동기 펄스는 또한 특정 액정 소자 또는 픽셀을 활성시키도록 게이트 구동기(122)로부터 선택된 게이트 라인으로 공급된다.
도1에 도시된 예에서, 게이트 라인(X2)에는 구동 펄스가 공급된다. 게이트 라인(X2)에 접속된 모든 TFT 소자는 각각의 소스 라인(125)로부터 공급된 데이타를 커패시터(127) 및 액정 소자(128)내에 기입하도록 온이된다.
기입된 데이타는 TFT 소자(126)가 오프가 된 이후에도 커패시터(127) 및 액정(128)에서 유지된다. 데이타는 데이타의 전압을 기초로 하는 휘도(brightness)에 따라 각각의 액정 소자(128)에 디스플레이된다.
게이트 구동기(122)로부터 공급된 펄스가 저 레벨이 된 다음에, 소스 구동기(123)는 디스플레이될 다음 1 라인 데이타 셋을 X2게이트 라인 다음의 X3게이트 라인에 공급한다. 새로운 데이타는 주어진 데이타에 따라 디스플레이하기 위해 X3게이트 라인의 픽셀내에 기입된다. 소스 라인에 대한 데이타는 1 프레임 데이타의 디스플레이를 완료하도록 각각의 라인 데이타의 셋을 기입하기 위해 소스 구동기에 의해 재기입된다.
도2는 도1의 디스플레이 패널에 도시된 종래 소스 구동기의 블록도이다. 소스 구동기는 1 게이트 라인에 대해 한번에 n-열 데이타를 저장하기 위한 데이타 레지스터(131)를 가지되, 각각의 데이타는 디스플레이될 그레이 스케일 방식(gray scale scheme)에 따라 일정수의 비트(k 비트)를 포함한다. 호스트 CPU(109) 상의 그래픽 RAM이 입력 단자(136)를 통해 직렬 데이타를 제공하는 경우, 입력 단자(135)를 통해 공급되는 클럭 신호와 동기화 하여 데이타를 주기적으로 시프트함에 의해 k×n 비트를 포함하는 1 라인 데이타 셋이 데이타 레지스터(131)내에 저장된다. 데이타 레지스터(131)내에 저장된 1 라인 데이타 셋은 다음으로 래치 회로(132)로 전달되어 래치된다. 래치 회로(132)는 래치된 데이타를 디지털 -아날로그(D/A) 변환기(133)로 공급한다.
D/A 변환기(133)는 각각의 열에 대한 k-비트 데이타를 그레이 스케일 디스플레이 데이타와 같은 아날로그 신호로 변환하고, n개 아날로그 신호의 조합된 형태로 일시에 버퍼 증폭기(134)로 공급된다.
변환된 n 아날로그 데이타는 버퍼 증폭기(134)를 통해 각각의 소스 라인(125)로 공급된다.
노트북 컴퓨터와 같은 휴대용 장치에 특히 유용한 액정 디스플레이 시스템에 있어서, 전원 소비 감소는 장시간의 동작을 위해서는 매우 필요한 사안이다. 그러나, 종래의 액정 디스플레이 구동기는 이러한 요구를 충족시키지 못한다.
본 발명의 목적은 소스 구동기의 활성 방식을 개선함으로써 전력 소비를 절감할 수 있는 액정 디스플레이(LCD) 구동기를 제공하는 것이다.
본 발명의 양호한 실시예에 따라, 액정 소자의 어레이 또는 픽셀을 제공하기 위한 액정 디스플레이(LCD) 구동기는 주어진 수의 출력 라인에 대한 그레인 스케일 데이타에 대한 특정 수의 비트를 저장하기 위한 데이타(시프트) 레지스터, 데이타 레지스터내에 저장된 데이타를 래칭하기 위한 래치 회로, 래치 회로내에서 래치된 디지털 데이타를 각각의 출력 라인에 대한 아날로그 신호로 변환하기 위한 디지털 -아날로그(D/A) 변환기, D/A 변환기에 의해 변환된 제1 신호를 기초로 액정 소자를 구동하도록 제1 신호를 출력하기 위한 버퍼 회로, 이전 1 라인 데이타 셋과 1 라인 데이타 셋을 비교하기 위한 비교기, 및 데이타 레지스터의 동작을 정지하기 위해 1 수평 라인 데이타가 이전 라인 데이타와 일치하는 경우 데이타 레지스터에 대한 클럭 신호의 공급을 정지하기 위한 클럭 디스에이블 회로를 포함한다.
본 발명의 LCD 구동기에 따르면, 다음 라인 데이타 셋이 이전 라인 데이타 셋과 동일한 경우, 이러한 라인에 대한 데이타 레지스터의 시프트 기능은 액정 디스플레이 장치내의 전력 절감을 위해 정지된다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 첨부된 도면을 참조로 하는 아래의 설명에서 더욱 명백하다.
도1은 종래 활성 매트릭스 액정 디스플레이 시스템을 도시하는 블록도.
도2는 도1에 도시된 소스 구동기의 블록도.
도3은 본 발명에 따른 액정 디스플레이 구동기내의 소스 구동기의 원리에 대한 블록도.
도4는 본 발명 및 이에 동작하는 컴퓨터에 따른 액정 구동기의 일예의 일부의 블록도.
도5는 본 발명의 제1 실시예에 따른 액정 구동기내의 소스 구동기의 블록도.
도6은 본 발명의 제2 실시예 및 이에 동작하는 컴퓨터 시스템에 따른 액정 디스플레이 장치의 일부의 다른 예의 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
101: 데이타 레지스터
102: 래치 회로
103: 디지탈-아날로그 변환기
104: 버퍼 증폭기
106: 데이타 신호 입력 단자
107: 래치 스트로브 신호 단자
108a: 클럭 디스에이블 회로
108b: 스트로브 디스에이블 회로
본 발명은 첨부된 도면을 참조로 더욱 상세히 설명되는데, 유사한 구성 소자는 전 도면에 걸쳐서 동일한 또는 유사한 참조 번호로 표시된다.
본 발명에 따른 액정 디스플레이 구동기가 도1에 도시된 것과 같은 액정 디스플레이 시스템에서 사용된다. 본 발명에 따른 액정 구동기를 가지는 시스템의 구성은 소스 구동기의 구조만 제외하고는 종래 액정 디스플레이 시스템과 유사하다.
특히, 액정 디스플레이 시스템은 수평 방향(또는 행 방향)으로 연장되는 m 게이트 라인(124)를 구동하기 위한 게이트 구동기(122), 및 수직 방향(또는 열 방향)으로 연장하는 y 소스 라인(125)을 구동하기 위한 소스 구동기를 포함한다.
게이트 라인(124)의 각각의 교차점에 인접하여, 대응된 게이트 라인(124)에 접속된 게이트 및 대응된 소스 라인(125)에 접속된 소스를 가지는 박막 트랜지스터(TFT) 소자가 제공된다. TFT의 드레인은 커패시터(127) 및 다른 단부는 액정 패널의 공통 전극(129)에 접속되는 액정 소자(128)의 픽셀 전극에 접속된다.
소스 구동기(123)로부터, 디스플레이될 하나의 라인 데이타의 한 셋이 소스 라인(125)에 일시에 공급된다. 이 상태에서, 구동기 펄스는 또한 특정 액정 소자 또는 픽셀을 활성시키도록 게이트 구동기(122)로부터 선택된 게이트 라인으로 공급된다.
도1에 도시된 예에서, 게이트 라인(X2)에는 구동 펄스가 공급된다. 게이트 라인(X2)에 접속된 모든 TFT 소자는 각각의 소스 라인(125)로부터 공급된 데이타를 커패시터(127) 및 액정 소자(128)내에 기입하도록 온이된다.
기입된 데이타는 TFT 소자(126)가 오프가 된 이후에도 커패시터(127) 및 액정(128)에서 유지된다. 데이타는 데이타의 전압을 기초로 하는 휘도(brightness)에 따라 각각의 액정 소자(128)에 디스플레이된다.
게이트 구동기(122)로부터 공급된 펄스가 저 레벨이 된 다음에, 소스 구동기(123)는 디스플레이될 다음 1 라인 데이타 셋을 X2게이트 라인 다음의 X3게이트 라인에 공급한다. 새로운 데이타는 주어진 데이타에 따라 디스플레이하기 위해 X3게이트 라인의 픽셀내에 기입된다. 소스 라인에 대한 데이타는 1 프레임 데이타의 디스플레이를 완료하도록 각각의 라인 데이타의 셋을 기입하기 위해 소스 구동기에 의해 재기입된다.
D/A 변환기(133)는 각각의 열에 대한 k-비트 데이타를 그레이 스케일 디스플레이 데이타와 같은 아날로그 신호로 변환하고, n개 아날로그 신호의 조합된 형태로 일시에 버퍼 증폭기(134)로 공급된다. D/A 변환기에 의한 변환은 아래의 방식으로 수행된다.
먼저, k-비트 데이타가 p 비트의 상위 비트 그룹과 q 비트의 하위 비트 그룹으로 분할되며, 여기서 k=p+q 이다. 다음으로,, 2p(=p) 그레이 스케일 구동 전압(Vo-Vp)가 외부 전압원으로부터 공급된다. 2개의 인접 그레이 스케일 데이타 구동 전압은 상위 p 비트를 기준으로 그레이 스케일 구동 전압(Vo-Vp)으로부터 선택된다. 선택된 전압은 선택된 전압 사이의 차이를 최하위 비트의 수에 응답하여 2q단계로 분할하는 저항 래더 회로(resister ladder circuit)의 양 단부에 인가된다. 다음으로, 전압은 변환을 위해 최하위 비트를 기준으로 2q단계로부터 선택된다.
변환된 n 아날로그 데이타는 버퍼 증폭기(134)를 통해 각각의 소스 라인(125)로 공급된다.
본 발명에 따른 액정 디스플레이 구동기내의 소스 구동기의 원리를 도시하는 도3을 참조로, 소스 구동기는 데이타 입력 단자(106)을 통해 공급된 k-비트 그레이 스케일 방식의 1 라인 데이타 셋을 주기적으로 저장하기 위한 데이타 레지스터(101), 데이타 레지스터(101)로부터 공급된 1 라인 데이타 셋을 래칭하기 위한 래치 회로(102), 래치 회로에 의해 래치된 k-비트 디지털 데이타를 연속적으로 변환하기 위한 D/A 변환기(103), 버퍼 증폭기(104), 및 데이타 레지스터(101) 및 래치 회로(102)를 제어하기 위한 제어부(130)를 포함한다.
제어부(130)는 이전 1 라인 데이타와 일치하는 시간에서 1 라인 데이타가 제공되는 경우 데이타 레지스터(101)으로의 클럭 신호의 공급을 방지하기 위한 클럭 디스에이블 회로(108a), 및 저장될 1 라인 데이타 셋이 이전 1 라인 데이타 셋과 일치하는 경우 스트로브 신호의 공급을 방지하기 위한 스트로브 디스에이블 회로(108b)를 포함한다.
데이타 입력 단자(106)를 통해 공급되는 1 라인 데이타 셋이 이전 1 라인 데이타 셋과 상이한 경우, 도2의 종래 구동기와 유사하게 새로 수신된 1 라인 데이타 셋은 데이타 레지스터(101)내로 전달된다.
1 라인 데이타 셋이 저장된 이후에, 1 라인 데이타 셋이 래치 회로(102)내의 스트로브 신호에 의해 래치되며, 스트로브 신호는 래치 스트로브 신호 단자(107)를 통해 공급된다. 다음 동작은 종래 구동기의 동작과 유사하다.
반면에, 데이타 입력 단자(106)를 통해 공급된 1 라인 데이타 셋이 이전 1 라인 데이타 셋과 일치하는 경우, 일치 신호(137)는 데이타 입력 단자(106)를 통해 클럭 디스에이블 회로(108a) 및 스트로브 디스에이블 회로(108b)로 공급되는데, 각각은 클럭 및 스트로브 신호를 정지시켜서 데이타 레지스터(101) 및 래치 회로(102)로 입력될 1 라인 데이타 셋의 공급을 방지한다. 결과적으로, 데이타 레지스터(101)는 이전 데이타 셋을 저장하고 시프트하도록 그 기능을 정지하며, 래치 회로(102)는 이전 1 라인 데이타를 유지하도록 데이타를 래치하지 않는다.
D/A 변환기(103) 및 버퍼 증폭기(104)는 이전 1 라인 데이타 셋을 적절하게 유지한다. 이러한 상태는 1 라인 데이타 셋이 이전 1 라인 데이타 셋과 일치하는 동안 계속된다. 공급된 1 라인 데이타 셋이 이전 1 라인 데이타 셋과 일치하지 않는 경우, 클럭 및 스트로브 신호는 클럭 디스에이블 회로(108a) 및 스트로브 디스에이블 회로(108b)로부터 공급되어, 데이타 레지스터(101) 및 래치 회로(102)가 정상 동작을 시작하도록 한다.
데이타 레지스터(101)가 데이타의 시프팅을 정지하는 동안 데이타 레지스터가 리셋될려면, 스트로브 디스에이블 회로(108b)는 스트로브 신호를 방지하도록 제공되어야 한다. 선택적으로, 데이타 레지스터(101)가 데이타 시프팅만을 정지시키고 이전 1 라인 데이타 셋을 유지하는 경우, 스트로브 디스에이블 회로(108b)는 제공될 필요가 없다.
다음으로, 소스 구동기에 제공된 일치 검출 회로의 구조가 본 발명의 실시예에 따른 액정 디스플레이 구동기의 다른 주 부분을 도시하는 도4를 참조로 설명된다. CPU(109)에 의해 생성된 디스플레이 데이타는 그래픽 회로(112)내의 그래픽 RAM(113)에 공급되고, 저장된다. CPU(109)로부터 공급된 1 라인 데이타 셋이 일치 검출 회로(140)의 정합 회로(110)와 인버터(120)의 조합과 같은 정합 회로내에서 1비트씩 이전 1 라인 데이타 셋과 비교된다. 이러한 비교에서, 레지스터(114)는 EXOR 회로(110)에 의한 각각의 비교에 대해 그래픽 RAM(113)내에서 비트 순서를 명세한다.
정합 회로(110)은 CPU로부터 공급된 비트 데이타가 이전 1 라인 데이타 셋의 비트 데이타와 정합할 때마다 정합 신호를 생성하여, 카운터(111)내의 카운트를 계산한다. CPU(109)가 1 라인 데이타 셋의 공급을 완료한 이후에, 카운터(111)내의 카운트가 1 라인 당 비트의 수 또는 k×n 비트와 동일한 카운터의 설정값과 동일한 경우, 카운터(111)는 CPU(109) 및 방금 저장된 1 라인 데이타 셋을 리셋하는 그래픽 RAM으로 일치 신호를 공급한다. 즉, 이전 1 라인 데이타 셋과 정합하는 1 라인 데이타 셋은 전체-0 데이타로 클리어된다. CPU(109)가 일치 신호를 수신한 이후에, 지정된 기준 라인 레지스터(114)의 값은 이전값과 동일하게 유지된다.
카운터(111)내의 카운트가 1 라인 데이타 셋이 CPU(109)로부터 공급된 이후에 카운터의 설정값과 정합하지 않는 경우, 1 라인 데이타 셋은 이전 라인 데이타 셋과 동일하지 않은 것을 알 수 있다. 이러한 경우, 그래픽 RAM(113)내에 방금 저장된 1 라인 데이타 셋은 불변한다. 지정된 기준 라인 레지스터(114)의 값은 방금 저장된 새로운 라인에 대응하는 값과 교체된다. 카운터(111)는 1 라인 데이타 셋이 CPU(109)로부터 공급된 이후에 리셋된다.
1 프레임이 이러한 방식으로 기입된 이후에, 그래픽 RAM(113)은 이전 1 라인 데이타 셋과 동일한 1 라인 데이타 셋을 가지는 각각의 게이트 라인에 대해 전체-0 데이타를 저장하며, 이전 게이트 라인에 대한 1 라인 데이타 셋과는 상이한 1 라인 데이타 셋을 가지는 각각의 게이트 라인에 대해 라인 데이타 정상 셋을 저장한다.
1 프레임에 대한 데이타는 다음으로 직렬 데이타로서 그래픽 RAM(113)으로부터 소스 구동기(115)로 공급되는데, 이는 디스플레이 데이타를 기입하는 것과는 동기화된 것은 아니다.
라인 데이타 자체를 기준으로 하는 전체-0 데이타 셋과 이전 1 라인 데이타의 셋과의 정합을 기준으로 하는 전체-0 데이타 셋을 분별하기 위해, 제1 또는 최후 픽셀에 대한 LSB(최하위 비트) 데이타는 "1"을 가진 플랙으로 변한다. 도5를 참조로, 도4에 도시된 소스 구동기는 도3에 도시된 데이타 레지스터(111) 및 래치 회로(102)를 제어하기 위한 제어 회로를 포함하며, 상기 제어 회로는 일치 신호를 수신하기 위한 EXOR 게이트(116), RS 래치 회로(RS 플립-플럽: 117), 지연 회로(118), AND 게이트(119a, 119b), 및 변환기(120)를 포함한다. 그래픽 RAM(113)으로부터의 신호는 데이타 입력 단자(106)를 통해 레지스터(101) 및 EXOR 게이트(116)로 입력된다. EXOR 게이트(116)는 입력 데이타가 "0"인 경우 "0"을 공급하고, 입력 데이타가 "1"인 경우 "1"을 공급한다. RS 래치 회로(118)는 래치 스트로브 신호 입력 단자(107) 및 지연 회로(118)를 통해 공급된 스트로브 신호에 의해 1 라인 데이타 셋의 입력 후에 리셋된다.
먼저 "1"이 입력 단자(106)를 통해 1 라인 데이타의 비트로서 입력되는 경우, RS 래치 회로(117)는 "1"로 셋되며, 이는 각각 클럭 신호 및 스트로브 신호를 통과시키도록 AND 게이트(119a 및 119b)를 인에이블링한다. 최초 "1" 입력 후, 데이타 입력 단자(106)을 통해 공급된 데이타는 최초 "1"과 함께 데이타 레지스터(101) 내에 저장된다. 1 라인 데이타 셋이 공급된 후, 데이타 레지스터(101)에 공급된 1 라인 데이타 셋은 지연 회로(118)을 통해 공급된 스트로브 신호에 의해 래치 회로(102)에서 래치된다. 스트로브 신호는 또한 동일하게 래치시키는 RS 래치 회로(117)에 공급된다. 데이타 레지스터(101)은 AND 게이트(119a 및 119b)가 클럭 신호 및 스트로브 신호를 제공하지 못하도록 하는 RS 래치 회로(117)에 의해 인버터(120)을 통해 리셋된다.
모두 제로를 나타내는 1 라인 데이타 셋이 공급되어 1 라인 데이타 셋이 이전 1 라인 데이타 셋과 동일하면, 데이타 레지스터(101)은 리셋 상태를 유지하며 래치 회로(102) 내의 데이타는 1 라인 데이타의 입력 후에 갱신되지 않는다.
본 발명의 제2 실시예에 따른 액정 표시 구동기의 주요부의 블럭도를 도시한 도 6을 참조하면, 제2 실시예는 기준 라인 표시 레지스터가 CPU(109)로부터 공급된 1 라인 데이타 셋을 저장하기 위한 1 라인 메모리(121)로 대체된다는 것을 제외하고는 제1 실시예와 유사하다.
도 6에서, 카운터(111)은 1 라인 데이타 셋이 공급된 후 리셋된다. CPU(109)로부터 수신된 데이타는 그래픽 RAM(113)에 저장된다. 또한, CPU(109)는 이전 1 라인 데이타 셋에 대해 1 라인 데이타 셋을 비교하기 위한 정합 회로(110)에 데이타를 공급한다. 카운터(111)은 2개의 1 라인 데이타의 비트가 동일하다고 확인될 때마다 계수한다. 1 라인 데이타 셋이 이전 1 라인 데이타 셋과 동일하다고 확인된 후, 카운터(111)은 k×n인 설정 값까지 계수한다. 그 후, 카운터(111)은 1 라인 메모리(121) 내의 데이타를 대체하기 위해 1 라인 데이타 셋 내에 "0"을 채운다. 1 라인 데이타 셋이 이전 1 라인 데이타와 일치되지 않으면, 카운터(111)은 1 라인 데이타 셋이 그래픽 RAM(113) 내에 저장될 수 있도록 그것의 설정값까지 계수되지 않는다. 도 6에 도시된 제2 실시예에 따른 소스 구동기 회로는 도 5의 제1 실시예에서의 회로와 유사하다.
상기의 실시예들은 예로서 기술되었기 때문에, 본 발명은 상기 실시예에 한정되지 않으며 본 기술 분야의 숙련자는 본 발명의 범위에서 벗어나지 않고 다양한 변형 또는 변경을 용이하게 할 수 있다.
본 발명의 LCD 구동기에 따르면, 다음 라인 데이타 셋이 이전 라인 데이타 셋과 동일한 경우, 이러한 라인에 대한 데이타 레지스터의 시프트 기능은 액정 디스플레이 장치내의 전력 절감을 위해 정지된다.

Claims (7)

  1. 픽셀 어레이, 상기 픽셀 어레이를 구동하기 위해 상기 픽셀 어레이의 행 및 열 방향을 따라 각각 연장되는 다수의 게이트 라인 및 다수의 소스 라인을 가지는 LCD 패널을 구동시키기 위한 액정 디스플레이(LCD) 구동기에 있어서,
    상기 게이트 라인을 구동시키기 위한 게이트 구동기;
    상기 소스 라인을 구동시키기 위한 것으로서, 픽셀 행 중의 하나에 대응하는 1 라인 데이타 셋을 저장하기 위한 저장 능력을 가지는 데이타 레지스터(data register), 및 스트로브 신호(strobe signal)에 응답하여, 1 라인 데이타 셋을 다수의 상기 소스 라인으로 공급하도록 상기 데이타 레지스터로부터 1 라인 데이타 셋을 래칭하기 위한 래치 회로(latch circuit)를 포함하는 소스 구동기; 및
    일치 신호(coincidence signal)를 출력하도록 이전 1 라인 데이타 셋과 1 라인 데이타 셋의 일치를 검출하기 위한 일치 검출 회로(coincidence detection circuit)를 포함하되,
    상기 소스 구동기는 상기 데이타 레지스터에 의한 상기 1 라인 데이타 셋의 저장을 디스에이블(disable)하도록 상기 일치 신호에 응답하는 제어부(control section)을 더 포함하는 것을 특징으로 하는 LCD 구동기.
  2. 제1항에 있어서, 상기 데이타 레지스터는 클럭 신호에 따라 동작하는 시프트 레지스터(shift register)에 의해 구현되며, 상기 제어부는 상기 클럭 신호가 상기 시프트 레지스터로 입력되는 것을 디스에이블 시키는 것을 특징으로 하는 LCD 구동기.
  3. 제1항에 있어서, 상기 제어부는 상기 스트로브 신호가 상기 래치 회로로 입력되는 것을 디스에이블 시키는 것을 특징으로 하는 LCD 구동기.
  4. 제1항에 있어서, 1 프레임(frame) 데이타 셋을 저장하는 저장 능력을 가지는 그래픽 RAM을 더 포함하되, 상기 그래픽 RAM은 상기 일치 검출 회로가 1 라인 데이타 셋과 이전 1 라인 데이타 셋의 일치를 검출하는 경우, 1 라인 데이타 셋에 대해 전체-0 데이타(all-zero data)를 저장하는 것을 특징으로 하는 LCD 구동기.
  5. 제4항에 있어서, 상기 일치 검출 회로는 1 비트의 정합(match)을 검출하는 경우 정합 신호를 출력하도록 1 라인 데이타 셋과 이전 1 라인 데이타 셋을 한 비트씩 비교하기 위한 정합 회로(match circuit) 및 상기 정합 신호를 계수하기 위한 카운터(counter)를 포함하되, 상기 카운터는 1 라인 데이타 셋의 비트 수에 대응하는 설정값을 가지는 것을 특징으로 하는 LCD 구동기.
  6. 제1항에 있어서, 상기 일치 검출 회로는 1 비트의 정합(match)을 검출하는 경우 정합 신호를 출력하도록 1 라인 데이타 셋과 이전 1 라인 데이타 셋을 한 비트씩 비교하기 위한 정합 회로(match circuit) 및 상기 정합 신호를 계수하기 위한 카운터(counter)를 포함하되, 상기 카운터는 1 라인 데이타 셋의 비트 수에 대응하는 설정값을 가지는 것을 특징으로 하는 LCD 구동기.
  7. 제1항에 있어서, 상기 1 라인 데이타 셋은 그레이 스케일 데이타(gray scale data)를 포함하는 것을 특징으로 하는 LCD 구동기.
KR1019970046082A 1996-09-06 1997-09-06 액정 디스플레이 구동기 KR100237128B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8236122A JP2853764B2 (ja) 1996-09-06 1996-09-06 Ｌｃｄドライバ
JP96-236122 1996-09-06

Publications (2)

Publication Number Publication Date
KR19980024406A KR19980024406A (ko) 1998-07-06
KR100237128B1 true KR100237128B1 (ko) 2000-01-15

Family

ID=16996084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046082A KR100237128B1 (ko) 1996-09-06 1997-09-06 액정 디스플레이 구동기

Country Status (2)

Country Link
JP (1) JP2853764B2 (ko)
KR (1) KR100237128B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551735B1 (ko) * 2003-08-01 2006-02-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치 구동회로

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229518A (ja) * 2001-01-30 2002-08-16 Fujitsu Ltd 液晶表示装置とその製造方法
KR100373347B1 (ko) * 2000-12-26 2003-02-25 주식회사 하이닉스반도체 박막트랜지스터-엘시디의 소오스 드라이버
JP2002229525A (ja) 2001-02-02 2002-08-16 Nec Corp 液晶表示装置の信号線駆動回路及び信号線駆動方法
KR100585105B1 (ko) 2003-11-05 2006-06-01 삼성전자주식회사 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법
JP2006350304A (ja) * 2005-05-20 2006-12-28 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法並びに電子機器
US8847861B2 (en) 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
US9922600B2 (en) 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4693757B2 (ja) * 2005-12-02 2011-06-01 株式会社半導体エネルギー研究所 表示装置
JP2014215486A (ja) * 2013-04-26 2014-11-17 三菱電機株式会社 データ伝送装置およびデータ伝送方法
KR102105410B1 (ko) * 2013-07-25 2020-04-29 삼성전자주식회사 Ddi, 상기 ddi를 포함하는 장치들, 및 이의 동작 방법
JP2015102596A (ja) * 2013-11-21 2015-06-04 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551735B1 (ko) * 2003-08-01 2006-02-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치 구동회로

Also Published As

Publication number Publication date
JP2853764B2 (ja) 1999-02-03
JPH1083165A (ja) 1998-03-31
KR19980024406A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
US7327341B2 (en) Display driver, display device, and display drive method
KR100379818B1 (ko) 영상 데이터 전송시 전력 및 전자기 간섭을 감소시키는 제어회로
KR100477624B1 (ko) 액정 표시 제어 회로
KR100426913B1 (ko) 표시 장치, 화상 제어 반도체 장치, 및 표시 장치의 구동방법
US7030869B2 (en) Signal drive circuit, display device, electro-optical device, and signal drive method
US7403185B2 (en) Liquid crystal display device and method of driving the same
US20060262059A1 (en) Drive circuit for display apparatus and driving method
KR100237128B1 (ko) 액정 디스플레이 구동기
JP2002323882A (ja) フレームレートコントローラ
JP2001306014A (ja) 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
US7573454B2 (en) Display driver and electro-optical device
GB2366439A (en) Driving arrangements for active matrix LCDs
WO2002047060A1 (fr) Dispositif d&#39;affichage a matrice active et terminal mobile utilisant ce dispositif
US20070109169A1 (en) Systems and methods for providing driving voltages to a display panel
US6674423B2 (en) Drive unit and liquid crystal device
JP2006171034A (ja) 表示装置および携帯端末
US20080122855A1 (en) Semiconductor integrated circuit device for display controller
US7271791B2 (en) Image display method, image display device, and electronic equipment
US20070159439A1 (en) Liquid crystal display
US6020874A (en) Flat panel display device
JP3726910B2 (ja) 表示ドライバ及び電気光学装置
US7583246B2 (en) Display driver, electro-optical device and drive method
US7499013B2 (en) Display driver, electro-optical device and drive method
US7471278B2 (en) Display driver, electro-optical device, and drive method
JP3521658B2 (ja) 液晶素子の駆動方法，液晶素子の駆動回路，半導体集積回路装置，表示装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030924

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee