KR100235650B1 - Channel switching device of dsu - Google Patents
Channel switching device of dsu Download PDFInfo
- Publication number
- KR100235650B1 KR100235650B1 KR1019960032909A KR19960032909A KR100235650B1 KR 100235650 B1 KR100235650 B1 KR 100235650B1 KR 1019960032909 A KR1019960032909 A KR 1019960032909A KR 19960032909 A KR19960032909 A KR 19960032909A KR 100235650 B1 KR100235650 B1 KR 100235650B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- signal
- spare
- main
- main channel
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 발명은 디지탈 서비스 장치(DSU)의 예비채널 절체 장치에 관한 것으로, 특히 DSU(Digital Service Unit)에서 사용중인 주채널에 에러가 발생하여 예비채널로 절체하려 할 때마다 다수의 예비채널 중 임의의 채널을 유동적으로 선택하여 절체 가능하도록 한 DSU의 예비채널 절체 장치에 관한 것이다.The present invention relates to a spare channel switching device of a digital service unit (DSU), and in particular, when an error occurs in a main channel being used in a digital service unit (DSU) and attempts to switch to the spare channel, any of a plurality of spare channels The present invention relates to a spare channel switching device of a DSU, which is capable of fluidly selecting and switching channels.
종래의 예비채널 절체 장치는 절체된 예비채널에 에러가 존재하면 사용하고 있지 않은 다른 예비채널이 있더라도 활용할 수 없을 뿐만 아니라 2개 이상의 주채널에 에러가 발생하면 입력신호의 손실이 발생하는 문제점이 있었다.In the conventional spare channel switching device, if an error exists in the switched spare channel, there is a problem in that an input signal is lost when an error occurs in two or more main channels, even if there is another unused spare channel. .
본 발명에 의해 DSU에서 사용중인 주채널에 에러가 발생하면 절체 제어부로부터 인가되는 주채널 및 예비채널 선택신호와 유효폭결정신호에 따라 채널 절체부가 에러가 발생한 주채널을 다수의 예비채널 중 어느 채널로나 유동적으로 절체함으로써 예비채널의 활용율을 향상시키고 주채널의 입력신호 유실도 방지할 수 있다.According to the present invention, when an error occurs in the main channel being used in the DSU, the channel switching unit may change the main channel in which the error occurs according to the main channel and the spare channel selection signal and the effective width determination signal applied from the switching controller to any one of the plurality of spare channels. By switching fluidly, the utilization rate of the spare channel can be improved and the input signal of the main channel can be prevented.
Description
본 발명은 디지탈 서비스 장치(DSU)의 예비채널 절체 장치에 관한 것으로, 특히 DSU(Digital Service Unit)에서 사용중인 주채널에 에러가 발생하여 예비채널로 절체하려 할 때마다 다수의 예비채널 중 임의의 채널을 유동적으로 선택하여 절체 가능하도록 한 DSU의 예비채널 절체 장치에 관한 것이다.The present invention relates to a spare channel switching device of a digital service unit (DSU), and in particular, when an error occurs in a main channel being used in a digital service unit (DSU) and attempts to switch to the spare channel, any of a plurality of spare channels The present invention relates to a spare channel switching device of a DSU, which is capable of fluidly selecting and switching channels.
일반적으로, DSU는 디지탈 전송로로서 크게 세 부분으로 나누어 선로 인터페이스 부분, 부호화 부분 및 단말기 인터페이스 부분으로 구성하고, 사용중인 주채널에 에러가 발생하였을 때 예비채널로 절체하는 방법은 일대일 절체 방식 또는 다수대일 절체 방식의 두 가지 방식을 주로 사용하고 있다.In general, a DSU is a digital transmission channel, which is divided into three parts, and includes a line interface part, an encoding part, and a terminal interface part. When an error occurs in a main channel in use, the DSU is switched to a spare channel by using a one-to-one switching method or a plurality of methods. There are two main methods of alternation.
그러면, 먼저 두 가지 방식 중 일대일 절체 방식을 도 1a를 참고하여 살펴 본다.Then, the one-to-one switching method of the two methods will first be described with reference to FIG. 1A.
종래 DSU에서 일대일 절체방식의 예비채널 절체 장치는 다수개(예로, N개)의 주채널과, 해당 각 주채널에 일대일 대응하여 고정 배치되어 있는 N개의 예비채널과, 외부의 제어 장치로부터 절체할 해당 예비채널의 선택에 대한 제어 신호를 인가받아 해당 예비채널로 절체하도록 하기 위한 선택 신호를 생성하여 인가하는 선택 신호발생부(11)와, 해당 선택 신호 발생부(11)로부터 선택 신호를 인가받아 스위치를 동작시켜 해당 예비채널로 절체하는 채널 절체부(12)를 포함하여 이루어져 있다. 여기서 N은 자연수를 나타낸다.In a conventional DSU, a one-to-one spare channel switching device includes a plurality of (eg, N) main channels, N spare channels fixedly arranged in one-to-one correspondence with the respective main channels, and an external control device. A selection signal generator 11 for generating and applying a selection signal for transferring a control signal for selection of the corresponding reserve channel to switch to the corresponding reserve channel, and receiving the selection signal from the selection signal generator 11 It comprises a channel switching unit 12 for switching to the corresponding reserve channel by operating the switch. Where N represents a natural number.
상기 일대일 절체방식의 예비채널 절체 장치는 다음과 같이 동작을 수행한다.The one-to-one spare channel switching device performs the operation as follows.
보통 때에 입력신호는 상기 채널 절체부(12)에 의하여 접속되어 있는 상기 N개의 각 주채널을 통해 각각 스위칭되고 있으나, 만약 상기 N개의 주채널 중 임의의 채널, 예를 들어 제1주채널에 에러가 발생하면, 해당 입력신호의 계속적인 스위칭 동작 수행을 위하여 해당 제1주채널에 대해 대응되어 고정 배치되어 있는 제1예비채널로 절체하여야 한다.Usually, the input signal is switched through each of the N main channels connected by the channel switching unit 12, but if an error occurs in any one of the N main channels, for example, the first main channel. When is generated, the switching to the first preliminary channel that is fixedly arranged corresponding to the first main channel in order to perform the continuous switching operation of the input signal.
먼저, 상기 외부의 제어 장치는 에러가 발생한 상기 제1주채널에 대응하는 절체할 상기 제1예비채널의 선택에 대한 제어 신호를 상기 선택 신호발생부(11)에 인가하면, 상기 선택 신호발생부(11)는 해당 제어 신호를 인가받아 상기 제1예비채널로 절체하도록 하기 위한 선택 신호를 생성하여 상기 채널 절체부(12)에 인가한다.First, when the external control device applies a control signal for selecting the first preliminary channel to be switched corresponding to the first primary channel in which an error occurs to the selection signal generator 11, the selection signal generator 11 receives a corresponding control signal, generates a selection signal for switching to the first preliminary channel, and applies it to the channel switching unit 12.
이에, 상기 채널 절체부(12)는 상기 선택 신호 발생부(11)로부터 선택 신호를 인가받아 스위치를 동작시켜 상기 입력신호를 상기 제1예비채널로 절체하여 스위칭시킨다.Accordingly, the channel switching unit 12 receives a selection signal from the selection signal generator 11 to operate a switch to switch the input signal to the first preliminary channel for switching.
이렇게 절체하는 장치에서는 절체 조건이 발생할 확률이 낮으므로 예비채널의 가동율이 상당히 낮으며 각 주채널에 예비채널이 고정 배치되어 있어 다른 예비채널을 활용할 수 없다.In this switching device, there is a low probability of switching condition, so the utilization rate of the spare channel is considerably low, and the spare channel is fixedly arranged in each main channel, so that other spare channels cannot be utilized.
다시 말해서, 각 주채널에 대응되어 고정 배치되어 있는 예비채널로만 절체가 가능하므로, 해당 절체된 예비채널에 에러가 존재하고 있으면 사용되고 있지 않은 다른 예비채널을 구비하고 있어도 이용할 수 없다.In other words, switching to only the spare channels fixedly arranged corresponding to each main channel is possible. Therefore, if an error exists in the switched spare channel, it cannot be used even if other spare channels are not used.
그리고 한편, 두 가지 방식 중 다수대일 절체 방식을 도 1b를 참고하여 살펴 보면, 종래 DSU에서 다수대일 절체방식의 예비채널 절체 장치는 N개의 주채널과, 해당 주채널에 대응하는 단지 한 개의 예비채널과, 상기 일대일 절체 방식의 예비채널 절체 장치와 같이 선택 신호발생부(21)와, 채널 절체부(22)를 포함하여 이루어져 있다.Meanwhile, referring to FIG. 1B, a multiple-to-one switching method of the two methods, in the conventional DSU, the multiple-to-one switching method of the spare channel switching device includes N main channels and only one spare channel corresponding to the corresponding main channel. And, like the spare channel switching device of the one-to-one switching method, and comprises a selection signal generator 21 and the channel switching unit 22.
상기 다수대일 절체방식의 예비채널 절체 장치는 다음과 같이 동작을 수행한다.The spare channel switching device of the many-to-one switching method performs the operation as follows.
만약 상기 N개의 주채널 중 임의의 채널, 예를 들어 제1주채널에 에러가 발생하면, 해당 입력신호의 계속적인 스위칭 동작 수행을 위하여 한 개의 예비채널로 절체하여야 한다.If an error occurs in any one of the N main channels, for example, the first main channel, it should be switched to one spare channel in order to continuously perform the switching operation of the corresponding input signal.
먼저, 상기 외부의 제어 장치는 에러가 발생한 상기 제1주채널에 대응하는 상기 한 개의 예비채널로의 절체에 대한 제어 신호를 상기 선택 신호발생부(21)에 인가하면, 상기 선택 신호발생부(21)는 해당 제어 신호를 인가받아 상기 제1주체널이 상기 예비채널로 절체하도록 하기 위한 선택 신호를 생성하여 상기 채널 절체부(22)에 인가한다.First, when the external control device applies a control signal for switching to the one preliminary channel corresponding to the first primary channel in which an error occurs to the selection signal generator 21, the selection signal generator ( 21) receives a corresponding control signal, generates a selection signal for switching the first main channel to the spare channel, and applies it to the channel switching unit 22.
이에, 상기 채널 절체부(12)는 상기 선택 신호 발생부(11)로부터 선택 신호를 인가받아 스위치를 동작시켜 상기 입력신호를 상기 예비채널로 절체하여 스위칭시킨다.Accordingly, the channel switching unit 12 receives a selection signal from the selection signal generator 11 to operate a switch to switch the input signal to the spare channel to switch.
이렇게 절체하는 장치에서는 각 주채널에 대응되어 절체되는 예비채널이 단지 하나뿐이므로, 2개 이상의 주채널에 에러가 발생하면 입력신호 중 하나만 스위칭되도 그 외의 입력신호는 손실된다.In this switching device, since there is only one spare channel corresponding to each main channel, when an error occurs in two or more main channels, only one of the input signals is switched, but other input signals are lost.
이와 같이, 종래의 예비채널 절체 장치는 절체된 예비채널에 에러가 존재하면 사용하고 있지 않은 다른 예비채널이 있더라도 활용할 수 없을 뿐만 아니라 2개 이상의 주채널에 에러가 발생하면 입력신호의 손실이 발생하는 문제점이 있었다.As described above, the conventional spare channel switching device cannot be utilized even if there is an error in the switched spare channel, even if there are other unused spare channels, and if an error occurs in two or more main channels, loss of an input signal occurs. There was a problem.
상기한 문제점을 해결하기 위해, 본 발명은 DSU에서 사용중인 주채널에 에러가 발생하여 예비채널로 절체하려 할 때마다 다수의 예비채널 중 어느 채널로나 유동적으로 절체 가능함으로 예비채널의 활용율을 향상시키고 주채널의 입력신호 유실도 방지하도록 한 DSU의 예비채널 절체 장치를 제공하는 것을 목적으로 한다.In order to solve the above problems, the present invention improves the utilization rate of the reserve channel by being able to switch to any one of the plurality of reserve channels whenever an error occurs in the main channel used in the DSU to try to switch to the reserve channel. It is an object of the present invention to provide a spare channel switching device of a DSU to prevent the loss of an input signal of a main channel.
상기와 같은 목적을 달성하기 위한 본 발명은 2N개의 주채널과 해당 주채널의 최대 절체 조건 발생율을 고려한 2M개의 예비채널을 구비한 DSU의 예비채널 절체 장치에 있어서 주채널선택신호와 예비채널선택신호를 생성하여 인가하고, 해당 주채널선택신호의 입력 시간 차로 발생되는 임펄스 성분을 제거하기 위한 유효폭결정신호를 생성하여 인가하는 절체 제어부와; 상기 절체 제어부로부터 인가되는 주채널 및 예비채널선택신호와 유효폭결정신호에 따라 상기 2N개의 주채널 중 에러가 발생한 주채널과 해당 선택된 주채널에 대응하는 상기 2M개의 예비채널 중 임의의 예비채널을 선택하여 해당 선택된 주채널을 해당 선택된 임의의 예비채널로 절체하고, 스위치를 동작시켜 외부로부터 인가되는 입력신호를 해당 선택된 임의의 예비채널로 스위칭하는 채널 절체부를 더 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a main channel selection signal and a spare channel in a spare channel switching device of a DSU having 2 N primary channels and 2 M spare channels considering a maximum switching condition occurrence rate of the corresponding main channel. A switching control unit generating and applying a selection signal, and generating and applying an effective width determination signal for removing an impulse component generated by an input time difference of the corresponding main channel selection signal; According to a main channel and a preliminary channel selection signal and an effective width determination signal applied from the switching controller, an error occurs in one of the 2N main channels and a spare channel of the 2M spare channels corresponding to the selected main channel. It is characterized in that it further comprises a channel switching unit for switching the selected main channel to the selected optional spare channel by switching to switch the input signal applied from the outside to the selected optional spare channel by operating the switch.
도 1은 종래 DSU의 예비채널 절체 장치를 나타낸 도면.1 is a view showing a spare channel switching device of a conventional DSU.
도 2는 본 발명의 실시예에 따른 DSU의 예비채널 절체 장치를 나타낸 도면.2 is a view showing a spare channel switching device of the DSU according to an embodiment of the present invention.
도 3은 도 2에 있어 8대4로 절체할 경우의 채널 절체부를 나타낸 구성 회로도.FIG. 3 is a circuit diagram showing a channel switching part when switching 8 to 4 in FIG. 2; FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11, 21 : 선택 신호 발생부12, 22, 40 : 채널 절체부11, 21: selection signal generator 12, 22, 40: channel switching unit
30 : 절체 제어부41 : 주채널 선택부30: switching control unit 41: main channel selection unit
42 : 유효 예비채널 비교부43 : 예비채널 선택부42: effective spare channel comparison unit 43: spare channel selection unit
44 : 신호 변환부45 : 입력신호 제어부44: signal converter 45: input signal controller
46 : 입력신호 합성부46: input signal synthesis unit
이하 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings as follows.
도 2는 본 발명의 실시예에 따른 DSU의 예비채널 절체 장치를 나타낸 도면이고, 도 3은 도 2에 있어 8대4로 절체할 경우의 채널 절체부를 나타낸 구성 회로도이다.FIG. 2 is a diagram illustrating a spare channel switching device of a DSU according to an exemplary embodiment of the present invention, and FIG. 3 is a circuit diagram illustrating a channel switching part when switching 8 to 4 in FIG. 2.
본 발명의 실시예에 따른 DSU의 예비채널 절체 장치는 도 2에 도시된 바와 같이, 다수개(예로, 2N개)의 주채널과, 해당 주채널의 최대 절체 조건 발생율을 고려한 다수개(예로, 2M개)의 예비채널과, 해당 주채널에 에러가 발생하였을 때 에러가 발생한 주채널을 선택되도록 하기 위한 주채널선택신호와 해당 선택된 주채널에 대응하는 임의의 예비채널을 선택되도록 하기 위한 예비채널선택신호를 생성하여 인가하고 해당 주채널선택신호의 입력 시간 차로 발생되는 임펄스 성분을 제거하기 위한 유효폭결정신호를 생성하여 인가하는 절체 제어부(30)와, 해당 절체 제어부(30)로부터 인가되는 주채널/예비채널선택신호와 유효폭결정신호에 따라 주채널과 임의으 예비채널을 선택하고 스위치를 동작시켜 해당 선택된 주채널을 해당 선택된 임의의 예비채널로 절체하여 외부로부터 인가되는 입력신호를 스위칭하는 채널 절체부(40)를 포함하여 이루어진다.As shown in FIG. 2, a spare channel switching device of a DSU according to an embodiment of the present invention includes a plurality of (eg, 2 N ) main channels and a plurality of (eg, a maximum switching condition occurrence rate in consideration of a corresponding main channel). , 2 M ) spare channels, and a main channel selection signal for selecting an error main channel when an error occurs in the corresponding main channel, and for selecting any spare channel corresponding to the selected main channel. A switching control unit 30 generating and applying a preliminary channel selection signal and generating and applying an effective width determination signal for removing an impulse component generated by an input time difference of the main channel selection signal, and applied from the switching control unit 30. According to the main channel / preliminary channel selection signal and the effective width determination signal, the main channel and the random spare channel are selected and the switch is operated to convert the selected main channel into the corresponding random spare channel. It consists of a channel switching unit 40 for switching the input signal applied from the outside by switching to.
그리고, 상기 채널 절체부(40)는 도 3에 도시된 바와 같이, 주채널 선택부(41)와, 유효 예비채널 비교부(42)와, 예비채널 선택부(43)와, 신호 변환부(44)와, 입력신호 제어부(45)와, 입력신호 합성부(46)를 포함하여 이루어진다. 그런데, 여기서 도 3은 23개의 주채널 중에 에러가 발생하여 22개의 예비채널 중 임의의 예비채널로 절체할 경우에만 나타낸 것으로, 다른 경우의 회로는 동일하게 구성되며 그 설명은 생략한다.As shown in FIG. 3, the channel switching unit 40 includes a main channel selector 41, an effective spare channel comparator 42, a spare channel selector 43, and a signal converter ( 44, an input signal controller 45, and an input signal combiner 46. However, FIG. 3 is only shown when an error occurs in the 2 3 main channels and is switched to any spare channel of the 2 2 spare channels, and the circuit of the other case is configured in the same way and the description thereof will be omitted.
상기 주채널 선택부(41)는 23개의 게이트를 각각 구비한 제1단 게이트부(41-1)와 제2단 게이트부(41-2)를 포함하고 있으며, 상기 절체 제어부(30)로부터 인가되는 주채널선택신호에 따라 상기 절체 제어부(30)로부터 인가되는 유효폭결정신호로 임펄스 성분을 제거하여 절체될 주채널을 선택한다.From the main channel selection unit 41 is provided with a gate 23, each first stage gate unit (41-1) and a second end, and comprises a gate portion (41-2), the switching control section 30 The main channel to be switched is selected by removing an impulse component with the effective width determining signal applied from the switching controller 30 according to the main channel selection signal applied.
상기 유효 예비채널 비교부(42)는 2개의 게이트를 각각 구비한 23개의 게이트부(42-1 ~ 42-8)를 포함하고 있으며, 상기 절체 제어부(30)로부터 예비채널선택신호를 인가받고 상기 주채널 선택부(41)로부터 선택된 주채널의 신호를 인가받아 상기 예비채널선택신호의 유효성을 비교한다.The effective spare channel comparator 42 includes two or three gate parts 42-1 to 42-8 having two gates, respectively, and receives a spare channel selection signal from the switching controller 30. The main channel selector 41 receives the signal of the selected main channel and compares the validity of the preliminary channel selection signal.
상기 예비채널 선택부(43)는 22개의 게이트를 각각 구비한 23개의 게이트부(43-1 ~ 43-8)를 포함하며, 상기 유효 예비채널 비교부(42)의 유효성 비교에 의해 유효 예비채널을 선택한다.The preliminary channel selector 43 includes 2 3 gate parts 43-1 to 43-8 having 2 2 gates, respectively, and is effective by validity comparison of the effective spare channel comparator 42. Select spare channel.
상기 신호 변환부(44)는 23개의 인버터와 23개의 D플립플롭을 구비한 주채널 신호 변환부(441) 그리고 22개의 인버터와 22개의 D플립플롭을 각각 구비한 23개의 예비채널 신호 변환부(442-1 ~ 442-8)를 포함하고 있으며, 상기 주채널 선택부(41)로부터 인가되는 선택된 주채널의 신호와 상기 예비채널 선택부(43)로부터 인가되는 선택된 유효 예비채널의 신호를 변환하여 인가한다.The signal converting section 44 is 23 inverters and 23-D having a flip-flop main channel signal conversion unit 441 and the 22 inverters and 22 having a single D flip-flop, each 2 3 of the preliminary And a channel signal converting section 442-1 to 442-8, wherein the selected main channel signal applied from the main channel selector 41 and the selected effective spare channel applied from the spare channel selector 43 are selected. Convert and apply the signal of.
상기 입력신호 제어부(45)는 23개의 게이트를 구비한 주채널 제어부(451)와 22개의 게이트를 각각 구비한 22개의 예비채널 제어부(452-1 ~ 452-8)를 포함하고 있으며, 상기 신호 변환부(44)로부터 인가되는 변환된 주채널과 유효 예비채널의 신호에 따라 외부로부터 인가되는 입력신호를 제어하여 인가한다.Contains the input signal control section 45 has a main channel 23 having a gate controller 451, and 2 2 2 2 spare channels having a respective control gates (452-1 - 452-8), The input signal applied from the outside is controlled and applied according to the signals of the converted main channel and the effective spare channel applied from the signal converter 44.
상기 입력신호 합성부(46)는 22개의 게이트(46-1 ~ 46-4)를 포함하고 있으며, 상기 입력신호 제어부(45)로부터 인가되는 제어된 입력신호를 조합하여 상기 유효 예비채널로 인가한다.The input signal synthesizer 46 includes two two gates 46-1 to 46-4, and combines the controlled input signals applied from the input signal controller 45 to the effective spare channel. do.
본 발명의 실시예에 따른 DSU의 예비채널 절체 장치의 동작을 다음과 같이 설명한다.The operation of the reserve channel switching device of the DSU according to an embodiment of the present invention will be described as follows.
먼저 도 2를 참조하여 전체적인 동작을 설명하면, 정상적으로 운용할 시에는 각 입력신호가 2N개의 주채널에 접속되어 있으나, 해당 2N개의 주채널 중에 에러가 발생하였을 때에 절체 제어부(30)는 에러가 발생한 주채널이 절체되도록 해당 주채널을 선택하기 위한 주채널선택신호와 해당 2N개의 주채널의 절체 조건이 발생할 확률에 따라 최적의 갯수로 구비한 2M개의 예비채널 중 임의의 예비채널이 선택되도록 하기 위한 예비채널선택신호를 생성하여 채널 절체부(40)에 인가하고, 또한 해당 주채널선택신호의 입력 시간 차로 발생되는 임펄스 성분을 제거하기 위한 유효폭결정신호를 생성하여 해당 채널 절체부(40)에 인가한다.First, the overall operation will be described with reference to FIG. 2. In normal operation, each input signal is connected to 2 N main channels. However, when an error occurs among the 2 N main channels, the switching control unit 30 receives an error. this is the main channel switching any spare channel of 2 M preliminary channel having a best number in accordance with the primary channel selection signal and the probability that the switching condition of the 2 N of the main channel occurs to select the primary channel so that occurred Generates a preliminary channel selection signal to be selected and applies it to the channel switching unit 40, and also generates an effective width determining signal for removing an impulse component generated by an input time difference of the corresponding main channel selection signal. 40).
예를 들어, 8개의 주채널 중 제1주채널에 에러가 발생하여 제1예비채널로 절체하려 할 때, 상기 절체 제어부(30)는 제1주채널을 알리는 `001'의 주채널선택신호를 생성하여 상기 채널 절체부(40)에 인가하고, 또한 제1예비채널을 알리는 `001'의 예비채널선택신호를 생성하여 상기 채널 절체부(40)에 인가한다.For example, when an error occurs in the first main channel among the eight main channels and is to be switched to the first preliminary channel, the switching control unit 30 receives a main channel selection signal of '001' indicating the first main channel. It generates and applies to the channel switching unit 40, and also generates a pre-channel selection signal of the '001' indicating the first preliminary channel to apply to the channel switching unit 40.
이에, 상기 채널 절체부(40)는 상기 절체 제어부(30)로부터 인가되는 주채널 및 예비채널선택신호와 유효폭결정신호에 따라 상기 절체될 주채널을 선택하고 상기 예비채널의 유효성을 비교하여 절체할 유효 예비채널을 선택하며, 스위치를 동작시켜 해당 선택된 주채널을 해당 선택된 유효 예비채널로 절체한다.Accordingly, the channel switching unit 40 selects the main channel to be switched according to the main channel and the preliminary channel selection signal and the effective width determination signal applied from the switching control unit 30, and compares the validity of the spare channels. Select a valid spare channel, and operate the switch to switch the selected main channel to the selected valid spare channel.
그리고, 도 3을 참조하여 8개의 주채널 중에 에러가 발생하여 4개의 예비채널 중 임의의 예비채널로 절체할 경우에 상기 채널 절체부(40)의 동작을 다음과 같이 설명한다.3, the operation of the channel switching unit 40 in the case where an error occurs in the eight main channels to switch to any of the four preliminary channels will be described as follows.
만약 제1주채널에 에러가 발생하였다면, 상기 절체 제어부(30)는 `001'의 주채널선택신호를 인가하는데, 즉 주채널선택신호의 제1신호(S1)만 `하이' 레벨의 신호이고 제2신호(S2)와 제3신호(S3)는 `로우' 레벨의 신호이다. 다른 예로 제8주채널에 에러가 발생하였다면, `000'의 주채널선택신호를 해당 주채널 선택부(41)에 인가하게 된다.If an error occurs in the first main channel, the switching controller 30 applies a main channel selection signal of '001', that is, only the first signal S1 of the main channel selection signal is a signal of a 'high' level. The second signal S2 and the third signal S3 are 'low' level signals. As another example, if an error occurs in the eighth main channel, the main channel selection signal of '000' is applied to the corresponding main channel selector 41.
이에, 상기 주채널 선택부(41)는 상기 절체 제어부(30)로부터 주채널선택신호를 인가받고, 상기 절체 제어부(30)로부터 유효폭결정신호를 인가받아 해당 주채널선택신호의 입력 시간차로 발생되는 임펄스 성분을 제거하여 해당 임펄스 성분이 제거된 절체될 주채널을 선택한다.Accordingly, the main channel selector 41 receives the main channel selection signal from the switching controller 30 and the effective width determination signal from the switching controller 30 to generate the input time difference of the corresponding main channel selection signal. The impulse component is removed to select the main channel to be transferred from which the impulse component has been removed.
또한, 예비채널 비교부(42)는 상기 절체 제어부(30)로부터 상기 주채널선택신호와 마찬가지로 만약 제1예비채널로 절체하려 할 경우에는 `01'의 예비채널선택신호를 인가받고 다른 예로 제2예비채널로 절체하려 할 경우에는 `10'의 예비채널을 인가받으며, 상기 주채널 선택부(41)로부터 선택된 주채널의 신호를 인가받아 상기 예비채널선택신호의 유효성을 비교한하여 유효한 예비채널선택신호를 예비채널 선택부(43)에 인가한다.In addition, the spare channel comparator 42 receives the preliminary channel selection signal of '01' in the same manner as the main channel selection signal from the switching control unit 30 and transfers the spare channel selection signal of '01' to another second channel. When switching to a spare channel, a spare channel of '10' is applied, and a valid channel selection signal is valid by comparing the validity of the spare channel selection signal by receiving a signal of the selected main channel from the main channel selector 41. Is applied to the spare channel selector 43.
이에 따라, 상기 예비채널 선택부(43)는 상기 유효 예비채널 비교부(42)의 유효성 비교에 의해 출력되는 유효한 예비채널선택신호를 인가받아 유효 예비채널을 선택한다.Accordingly, the spare channel selector 43 selects an effective spare channel by receiving a valid spare channel selection signal output by the validity comparison of the effective spare channel comparator 42.
이렇게 선택된 상기 주채널과 예비채널의 신호는 신호 변환부(44)에 인가되어 해당 신호 변환부(44)의 D플립플롭에 의하여 신호 상태가 변환되고 해당 변환된 신호는 입력신호 제어부(45)에 인가하고, 해당 입력신호 제어부(45)는 해당 신호 변환부(44)로부터 인가되는 변환된 주채널과 유효 예비채널의 신호에 따라 인가되는 입력신호를 제어하여 입력신호 합성부(46)에 인가한다.The signals of the main channel and the preliminary channel thus selected are applied to the signal conversion unit 44 so that the signal state is converted by the D flip-flop of the corresponding signal conversion unit 44, and the converted signals are sent to the input signal control unit 45. The input signal controller 45 controls the input signal applied according to the signals of the converted main channel and the effective spare channel applied from the signal converter 44 to the input signal synthesizer 46. .
이에, 상기 입력신호 합성부(46)는 상기 입력신호 제어부(45)로부터 인가되는 제어된 입력신호를 조합하여 상기 유효 예비채널로 인가한다.Accordingly, the input signal synthesizing unit 46 combines the controlled input signals applied from the input signal control unit 45 and applies them to the effective spare channel.
그리고 또한, 상기 주채널 선택부(41)에 있어서, 제1단 게이트부(41-1)의 각 게이트는 상기 절체 제어부(30)로부터 인가되는 주채널선택신호를 논리곱하는데, 2N번째 게이트는 주채널선택신호 중에 2N를 이진수로 변환시 N개의 숫자 중 `0'이 되는 자릿수 번째에 해당되는 신호를 반전하고, 해당 반전된 신호와 `1'이 되는 자릿수 번째에 해당되는 신호를 논리곱한다. 즉, 첫 번째 게이트는 `1'을 이진수로 변환했을 때 `001'이므로 주채널선택신호의 제2신호(S2)와 제3신호(S3)를 반전하여 반전한 신호들과 제1신호(S1)를 논리곱하는데, 그러나 특히 여덟 번째 게이트는 `8'을 이진수로 변환하면 `1000'이므로 네 번째 자릿수는 제외하고 제1신호(S1), 제2신호(S2), 및 제3신호(S3) 모두를 반전하여 논리곱한다.And also, in the primary channel selection section 41, a first end of each gate of the gate portion (41-1) is in a logical product of primary channel selection signal supplied from the switching control section (30), 2 N th gate When inverting 2N to binary in the main channel selection signal, inverts the signal corresponding to the digit number that becomes `0 'among N numbers, and logically multiplies the signal corresponding to the digit number that becomes` 1' with the inverted signal. . That is, since the first gate is '001' when converting '1' to binary, the signals and the first signal S1 inverted by inverting the second signal S2 and the third signal S3 of the main channel selection signal. ), But especially the eighth gate is '1000' when converting '8' to binary, so except for the fourth digit, the first signal S1, the second signal S2, and the third signal S3 ) Inverts and ANDs all of them.
이렇게 하면, 만약 제1주채널에 에러가 발생하였을 때는 `001'의 주채널선택신호가 상기 제1단 게이트부(41-1)에 인가되므로 첫 번째 게이트만 `1'를 출력하고 나머지 게이트는 `0'를 출력하게 되며, 다른 예로 제8주채널에 에러가 발생되면 `000'의 주채널선택신호가 상기 제1단 게이트부(41-1)에 인가되므로 여덟 번째 게이트만 `1'을 출력하고 나머지 게이트는 `0'을 출력하게 되어 에러가 발생한 주채널만을 선택할 수 있게 된다.In this case, if an error occurs in the first main channel, the main channel selection signal of '001' is applied to the first gate portion 41-1, so only the first gate outputs '1' and the remaining gates In another example, when an error occurs in the eighth main channel, the main channel selection signal of '000' is applied to the first gate portion 41-1, so that only the eighth gate receives `1 '. The remaining gate outputs '0' so that only the main channel that caused the error can be selected.
그리고, 제2단 게이트부(41-2)의 각 게이트는 상기 제1단 게이트부(41-1)의 각 게이트로부터 출력되는 신호를 각각 인가받고 상기 절체 제어부(30)로부터 인가되는 유효폭결정신호를 각각 논리곱하여 상기 유효 예비채널 비교부(42)와 신호 변환부(44)로 인가한다.Each gate of the second stage gate portion 41-2 receives a signal output from each gate of the first stage gate portion 41-1, and an effective width determination signal applied from the switching controller 30. Are logically multiplied and applied to the effective reserved channel comparator 42 and the signal converter 44.
그리고 또한, 상기 유효 예비채널 비교부(42)에 있어서, 각 게이트부(42-1 ~ 42-8)는 상기 주채널 선택부(41)로부터 출력되는 각 신호를 각각 인가받는데, 예를 들어 제1게이트부(42-1)는 상기 주채널 선택부(41)의 제2단 게이트부(41-1)의 첫 번째 게이트로부터 출력되는 신호를 인가받는다. 그리고, 상기 절체 제어부(30)로부터 인가되는 예비채널선택신호를 각각 인가받는데, 상기 각 게이트부(42-1 ~ 42-8)의 M 번째 게이트는 해당 예비채널선택신호의 M 번째 신호를 인가받는다. 예를 들어 각 첫 번째 게이트는 제1신호(SS1)를, 각 두 번째 게이트는 제2신호(SS2)를 인가받는다. 그런 다음에, 이렇게 인가받은 상기 주채널 선택부(41)로부터의 각 신호와 상기 절체 제어부(30)로부터의 예비채널선택신호를 논리곱하여 상기 예비채널 선택부(43)에 인가한다.In addition, in the effective spare channel comparator 42, the gates 42-1 to 42-8 receive respective signals output from the main channel selector 41, for example, The first gate part 42-1 receives a signal output from the first gate of the second stage gate part 41-1 of the main channel selector 41. The preliminary channel selection signals applied from the switching controller 30 are respectively applied, and the Mth gates of the gates 42-1 to 42-8 receive the Mth signal of the corresponding preliminary channel selection signal. . For example, each first gate receives a first signal SS1 and each second gate receives a second signal SS2. Then, the respective signals from the main channel selector 41 thus applied and the preliminary channel select signal from the switching controller 30 are logically multiplied and applied to the spare channel selector 43.
즉 다시말해서, 상기 주채널 선택부(41)로부터 출력되는 신호가 `1'인, 에러가 발생된 주채널 신호를 인가받는 상기 유효 예비채널 비교부(42)의 게이트부만 동작 수행을 하고, 나머지 게이트부는 동작 수행을 하지 않는데 즉 모든 출력 신호를 `0'으로 출력한다. 예를 들어, 제1주채널에 에러가 발생하면 상기 유효 예비채널 비교부(42)의 제1게이트부(42-1)만 상기 주채널 선택부(41)로부터 `1'을 인가받고 예비채널선택신호(SS1, SS2)를 인가받아 논리곱하여 출력하나, 나머지 게이트부(42-2 ~ 42-8)는 상기 주채널 선택부(41)로부터 `0'을 인가받고 예비채널선택신호(SS1, SS2)를 인가받아 논리곱하여 모두`0'을 출력한다. 그러므로 상기 에러가 발생된 주채널과 연관된 예비채널선택신호(SS1, SS2)를 출력시킬 수 있게 된다.In other words, only the gate portion of the effective spare channel comparator 42 receiving an error-produced main channel signal whose signal output from the main channel selector 41 is '1' is performed. The remaining gate part does not perform any operation, that is, outputs all output signals as '0'. For example, when an error occurs in the first main channel, only the first gate part 42-1 of the effective spare channel comparator 42 receives '1' from the main channel selector 41 and reserves the spare channel. Although the selection signals SS1 and SS2 are received and logically multiplied and output, the remaining gates 42-2 to 42-8 receive '0' from the main channel selector 41 and receive the preliminary channel selection signals SS1, SS. SS2) is applied to perform a logical multiplication to output all zeros. Therefore, it is possible to output the preliminary channel selection signals SS1 and SS2 associated with the main channel in which the error occurs.
그리고 또한, 상기 예비채널 선택부(43)에 있어서, 각 게이트부(43-1 ~ 43-8)는 상기 유효 예비채널 비교부(42)로부터 인가되는 논리곱된 예비채널선택신호(SS1, SS2)를 논리곱하는데, 해당 각 게이트부(43-1 ~ 43-8)의 2M번째 게이트는 해당 논리곱된 예비채널선택신호(SS1, SS2) 중에 2M를 이진수로 바꾸었을 때 M개의 숫자 중 `0'이 되는 자릿수에 해당되는 신호를 반전하고, 해당 반전된 신호와 `1'이 되는 자릿수 번째에 해당되는 신호를 논리곱한다. 즉, 첫 번째 게이트는 `1'을 이진수로 변환했을 때 `01'이므로 논리곱된 제2신호(SS2)를 반전하여 반전한 신호와 논리곱된 제1신호(SS1)를 논리곱하는데, 그러나 특히 네 번째 게이트는 `4'를 이진수로 변환하면 `100'이므로 세 번째 자릿수는 제외하고 논리곱된 제1신호(SS1)와 제2신호(SS2) 모두를 반전하여 논리곱한다.Further, in the spare channel selector 43, each of the gate parts 43-1 to 43-8 is a logical multiplication of the spare channel select signals SS1 and SS2 applied from the effective spare channel comparator 42. ) to the logical product, that each gate section (2 M th gate has M numbers when eoteul change M 2 in the pre-selected channel of the logical product signal (SS1, SS2) in binary, of 43-1 ~ 43-8) Invert the signal corresponding to the number of digits to be '0', and logically multiply the signal with the corresponding number of digits to be '1'. That is, since the first gate is `01 'when` 1' is converted to binary, the inverted second signal SS2 is inverted and the inverted signal is logically multiplied by the first signal SS1. In particular, since the fourth gate converts `4 'to a binary number,` 100', so that both the first signal SS1 and the second signal SS2 that are ANDed except the third digit are inverted and ANDed.
이렇게 하면, 만약 제1주채널을 제1예비채널로 절체하려 할 때는 `01'의 논리곱된 예비채널선택신호가 상기 제1게이트부(43-1)에 인가되므로 첫 번째 게이트만 `1'를 출력하고 나머지 게이트는 `0'를 출력하게 되며, 다른 예로 제1주채널을 제4예비채널로 절체하려 하면 `00'의 논리곱된 예비채널선택신호가 상기 제1게이트부(43-1)에 인가되므로 네 번째 게이트만 `1'을 출력하고 나머지 게이트는 `0'을 출력하게 되어 절체될 주채널에 연관된 유효 예비채널만을 선택할 수 있게 된다.In this case, if the first main channel is to be switched to the first preliminary channel, a logical-multiplied spare channel selection signal of '01' is applied to the first gate portion 43-1, so only the first gate is '1'. And the remaining gates output '0'. In another example, when the first main channel is switched to the fourth preliminary channel, a logical channel multiplying signal of '00' is added to the first gate part 43-1. ), Only the fourth gate outputs '1' and the remaining gates output '0', so that only the effective spare channel associated with the main channel to be switched can be selected.
그리고 또한, 상기 신호 변환부(44)에 있어서, 주채널 신호 변환부(441)의 각 D플립플롭은 클럭단자를 통해 반전된 신호를 각각 인가받고 입력단자를 통해 상기 주채널 선텍부(41)로부터 출력되는 각 신호를 변환하여 해당 각 변환된 신호를 상기 입력신호 제어부(45)에 인가하며, 또한 해당 각 변환된 신호를 해당 주채널 신호 변환부(441)의 각 인버터에 각각 인가한다. 그리고, 해당 각 인버터는 해당 변환된 신호를 반전시켜 해당 D플립플롭의 클럭단자에 각각 인가한다. 예를 들어 상기 제1주채널에 에러가 발생되었다면 주채널 신호 변환부(441)의 첫 번째 D플립플롭은 상기 주채널 선택부(41)의 제2단 게이트부(41-2)의 첫 번째 게이트로부터 출력되는 신호, `1'를 인가받아 `1'의 신호를 첫 번째 인버터와 상기 입력신호 제어부(45)에 인가하고, 해당 첫 번째 인버터는 해당 `1'의 신호를 반전하여 `0'의 신호를 첫 번째 D플립플롭의 클럭단자에 다시 인가하여 초기 상태로 되돌아 가게 한다. 그러나 나머지의 D플립플롭들은 상기 주채널 선택부(41)의 제2단 게이트부(41-2)로부터 `0'의 신호를 인가받아 아무런 변환도 주지 못하므로 `0'의 신호를 상기 입력신호 제어부(45)에 인가한다. 즉 다시말해서, 에러가 발생된 주채널의 신호만 `1'의 신호를 상기 입력신호 제어부(45)에 인가하게 된다.Further, in the signal converter 44, each D flip-flop of the main channel signal converter 441 receives a signal inverted through a clock terminal and receives the main channel selector 41 through an input terminal. Each signal output from the signal is converted and applied to the input signal controller 45, and the converted signal is applied to each inverter of the corresponding main channel signal converter 441. Each inverter inverts the corresponding converted signal and applies the converted signal to the clock terminal of the corresponding D flip-flop. For example, if an error occurs in the first main channel, the first D flip-flop of the main channel signal converter 441 is the first of the second stage gate part 41-2 of the main channel selector 41. The signal output from the gate, '1' is applied to the first inverter and the input signal controller 45, and the first inverter inverts the signal of the corresponding '1' to '0'. Is applied to the clock terminal of the first D flip-flop again to return to the initial state. However, since the remaining D flip-flops receive a signal of '0' from the second stage gate portion 41-2 of the main channel selector 41 and do not convert anything, a signal of '0' is inputted to the input signal. It applies to the control part 45. In other words, only the signal of the main channel in which the error occurs is applied a signal of '1' to the input signal controller 45.
그리고, 각 예비채널 신호 변환부(442-1 ~ 442-8)의 각 D플립플롭는 클럭단자를 통해 반전된 신호를 각각 인가받고 입력단자를 통해 상기 예비채널 선택부(43)의 각 게이트부(43-1 ~ 43-8)로부터 출력되는 각 신호를 변환하여 상기 입력신호 제어부(45)에 인가하며, 또한 해당 각 변환된 신호를 해당 각 예비채널 신호 변환부(442-1 ~ 442-8)의 각 인버터에 각각 인가한다. 그리고, 해당 각 인버터는 해당 변환된 신호를 반전시켜 해당 D플립플롭의 클럭단자에 각각 인가한다. 예를 들어 상기 제1주채널을 제1예비채널로 절체하려 하면, 제1예비채널 신호 변환부(442-1)의 첫 번째 D플립플롭은 상기 제1주채널과 연관된 상기 주채널 선택부(41)의 제2단 게이트부(41-2)의 첫 번째 게이트로부터 출력되는 신호, `1'를 인가받아 `1'의 신호를 첫 번째 인버터와 상기 입력신호 제어부(45)에 인가하고, 해당 첫 번째 인버터는 해당 `1'의 신호를 반전하여 `0'의 신호를 첫 번째 D플립플롭의 클럭단자에 다시 인가하여 초기 상태로 되돌아 가게 한다. 그러나 나머지 예비채널 신호 변환부(442-2 ~ 442-8)의 모든 D플립플롭들은 상기 주채널 선택부(41)의 제2단 게이트부(412-)로부터 `0'의 신호를 인가받아 아무런 변환도 주지 못하므로 `0'의 신호를 상기 입력신호 제어부(45)에 인가한다. 즉 다시말해서, 절체될 주채널에 연관된 절체할 예비채널의 신호만 `1'의 신호를 상기 입력신호 제어부(45)에 인가하게 된다.Each D flip-flop of each of the spare channel signal converters 442-1 to 442-8 receives an inverted signal through a clock terminal, and receives each gate of the spare channel selector 43 through an input terminal. Each signal output from 43-1 to 43-8 is converted and applied to the input signal controller 45, and the respective converted signal is applied to each of the spare channel signal converters 442-1 to 442-8. Apply to each inverter. Each inverter inverts the corresponding converted signal and applies the converted signal to the clock terminal of the corresponding D flip-flop. For example, when the first main channel is switched to the first preliminary channel, the first D flip-flop of the first preliminary channel signal converter 442-1 may be selected as the main channel selector associated with the first main channel. A signal output from the first gate of the second stage gate part 41-2 of the second terminal 41-2 is applied to the first inverter and the input signal controller 45. The first inverter inverts the corresponding '1' signal and applies the '0' signal back to the clock terminal of the first D flip-flop to return to the initial state. However, all the D flip-flops of the remaining spare channel signal converters 442-2 to 442-8 receive a signal of '0' from the second stage gate part 412- of the main channel selector 41. Since no conversion is given, a signal of '0' is applied to the input signal controller 45. In other words, only the signal of the spare channel to be switched, which is related to the main channel to be switched, applies a signal of '1' to the input signal controller 45.
그리고 또한, 상기 입력신호 제어부(45)에 있어서, 주채널 제어부(451)의 각 게이트는 상기 신호 변환부(44)의 주채널 신호 변환부(441)로부터 출력되는 변환된 각 주채널의 신호를 반전한 신호와 외부로부터 인가되는 각 입력신호를 각각 논리합하여 각 예비채널 제어부(452-1 ~ 452-8)에 인가한다. 예를 들어 상기 제1주채널에 에러가 발생되었다면 주채널 제어부(451)의 첫 번째 게이트는 상기 주채널 신호 변환부(441)의 첫 번째 D플립플롭로부터 출력되는 신호, `1'의 신호를 반전한 신호,`0'의 신호와 제1입력신호를 논리합하므로 해당 제1입력신호에 따라, 즉 해당 제1입력신호를 그대로 제1예비채널 제어부(452-1)에 인가한다. 그러나, 주채널 제어부(451)의 나머지 게이트는 상기 주채널 신호 변환부(441)의 각 D플립플롭로부터 출력되는 신호, `0'의 신호를 반전한 신호,`1'의 신호와 각 입력신호를 논리합하므로 해당 각 입력신호에 상관없이 항상 `1'의 신호를 각 예비채널 제어부(452-2 ~ 452-8)에 각각 출력한다. 즉 다시 말해서, 에러가 발생한 주채널에 해당된 입력신호만 통과시키고 나머지 입력신호는 차단하게 되는 것이다.In addition, in the input signal controller 45, each gate of the main channel controller 451 receives a signal of each converted main channel output from the main channel signal converter 441 of the signal converter 44. The inverted signal and each of the input signals applied from the outside are logically added to each of the spare channel controllers 452-1 to 452-8. For example, if an error occurs in the first main channel, the first gate of the main channel controller 451 receives a signal of '1', the signal output from the first D flip-flop of the main channel signal converter 441. Since the inverted signal, the signal of '0' and the first input signal, are ORed together, the first input signal is applied to the first preliminary channel controller 452-1 according to the first input signal. However, the remaining gates of the main channel controller 451 are the signals output from the respective D flip-flops of the main channel signal converter 441, the signals inverted by the signal of '0', the signal of '1' and the respective input signals. Since it is logical OR, the signal of '1' is always output to each of the reserved channel controllers 452-2 to 452-8 regardless of the respective input signals. In other words, only the input signal corresponding to the main channel in which the error occurs is passed and the remaining input signals are blocked.
그리고, 각 예비채널 제어부(452-1 ~ 452-8)의 각 게이트는 상기 신호 변환부(44)의 각 예비채널 신호 변환부(442-1 ~ 442-8)로부터 출력되는 변환된 각 예비채널의 신호를 반전한 신호와 상기 주채널 제어부(451)의 각 게이트로부터 출력되는 신호를 각각 논리합하여 상기 입력신호 합성부(46)에 인가한다. 예를 들어 상기 제1주채널를 제1예비채널로 절체하려 하면, 제1예비채널 제어부(452-1)의 첫 번째 게이트는 상기 제1주채널과 연관된 상기 주채널 제어부(451)의 첫 번째 게이트로부터 출력되는 신호를 상기 제1주채널과 연관된 상기 제1예비채널 신호 변환부(442-1)의 첫 번째 게이트로부터 출력되는 변환된 예비채널의 신호, `1'의 신호를 반전한 신호, `0'의 신호와 논리합하므로 상기 주채널 제어부(451)의 첫 번째 게이트로부터 출력되는 신호에 따라, 즉 상기 주채널 제어부(451)의 첫 번째 게이트를 통해 인가되는 입력신호를 그대로 상기 입력신호 합성부(46)에 인가한다. 그러나, 나머지 예비채널 제어부(452-2 ~ 452-8)의 모든 게이트는 상기 신호 변환부(44)의 각 예비채널 신호 변환부(442-2 ~ 442-8)로부터 출력되는 변환된 각 예비채널의 신호, `0'의 신호를 반전한 신호, `1'의 신호와 상기 주채널 제어부(451)의 각 게이트로부터 출력되는 신호를 각각 논리합하므로 상기 주채널 제어부(451)의 각 게이트를 통해 인가되는 해당 각 입력신호에 상관없이 항상 `1'의 신호를 상기 입력신호 합성부(46)에 출력한다. 즉 다시 말해서, 절체될 주채널에 연관된 절체할 예비채널의 신호만 `1'의 신호를 상기 입력신호 합성부(46)에 인가하게 된다.Each of the gates of the spare channel controllers 452-1 to 452-8 is converted from each spare channel output from each of the spare channel signal converters 442-1 to 442-8 of the signal converter 44. The signal obtained by inverting the signal and the signal output from the gates of the main channel controller 451 are respectively ORed and applied to the input signal combiner 46. For example, when the first main channel is to be transferred to the first preliminary channel, the first gate of the first preliminary channel controller 452-1 is the first gate of the main channel controller 451 associated with the first main channel. A signal of the converted spare channel output from the first gate of the first pre-channel signal converter 442-1 associated with the first main channel, a signal inverted by a signal of '1', and Since the logic OR is combined with the signal of 0 ', the input signal synthesizing unit is configured according to the signal output from the first gate of the main channel controller 451, that is, the input signal applied through the first gate of the main channel controller 451. Is applied to (46). However, all the gates of the remaining spare channel controllers 452-2 to 452-8 are converted from each spare channel output from each of the spare channel signal converters 442-2 to 442-8 of the signal converter 44. Signal of '0', signal of '0', signal of '1' and the signal output from the gates of the main channel controller 451 are applied to each gate of the main channel controller 451. Irrespective of each corresponding input signal, a signal of '1' is always output to the input signal combiner 46. In other words, only the signal of the spare channel to be switched associated with the main channel to be switched is applied with a signal of '1' to the input signal synthesis unit 46.
그리고 또한, 상기 입력신호 합성부(46)에 있어서, 각 게이트(46-1 ~ 46-4)는 상기 각 예비채널 제어부(452-1 ~ 452-8)의 동일한 순번째 있는 각 게이트로부터 인가되는 신호를 논리곱하여 상기 예비채널로 출력한다. 예를 들어 상기 제1주채널를 제1예비채널로 절체하려 하면, 제1게이트(46-1)는 상기 절체될 제1주채널과 절체할 제1예비채널에 연관된 상기 제1예비채널 제어부(452-1)의 첫 번째 게이트로부터 출력되는 신호를 그외의 각 예비채널 제어부(452-2 ~ 452-8)의 첫 번째 게이트로부터 출력되는 신호, `1'의 신호들과 논리곱하므로 상기 제1예비채널 제어부(452-1)의 첫 번째 게이트로부터 출력되는 신호에 따라, 즉 상기 제1예비채널 제어부(452-1)의 첫 번째 게이트를 통해 인가되는 제1입력신호를 그대로 상기 제1예비채널로 출력한다. 그러나 나머지 게이트(46-2 ~ 46-4)는 상기 각 예비채널 제어부(452-1 ~ 452-8)의 첫 번째 게이트를 제외한 동일한 순번째의 각 게이트로부터 출력되는 신호, `1'의 신호를 각각 논리합하므로 상기 각 예비채널 제어부(452-1 ~ 452-8)의 각 게이트를 통해 인가되는 해당 각 입력신호에 상관없이 항상 `1'의 신호를 각 예비채널로 출력한다. 즉 다시 말해서, 절체될 주채널과 예비채널에 연관된 상기 예비채널 제어부(452-1 ~ 452-8)의 게이트를 통해 인가되는 입력신호만을 통과시키고 그 나머지의 입력신호는 차단하게 된다.In addition, in the input signal synthesizing unit 46, each of the gates 46-1 to 46-4 is applied from each gate in the same order of the respective spare channel control units 452-1 to 452-8. The signal is multiplied and output to the spare channel. For example, when the first primary channel is to be switched to the first preliminary channel, the first gate 46-1 may be connected to the first preliminary channel controller 452 associated with the first preliminary channel to be transferred. The first preliminary signal is multiplied by the signal output from the first gate of each of the other spare channel controllers 452-2 to 452-8, and the signals of `1 '. According to a signal output from the first gate of the channel controller 452-1, that is, a first input signal applied through the first gate of the first preliminary channel controller 452-1 is directly transferred to the first preliminary channel. Output However, the remaining gates 46-2 to 46-4 may output a signal of '1', a signal output from each gate in the same order except for the first gate of each of the spare channel controllers 452-1 to 452-8. Since the logical sums are performed, a signal of '1' is always output to each spare channel regardless of the respective input signals applied through the gates of the spare channel controllers 452-1 to 452-8. In other words, only the input signals applied through the gates of the preliminary channel controllers 452-1 to 452-8 associated with the main channel and the reserve channel to be transferred are passed, and the rest of the input signals are blocked.
이상과 같이, 본 발명에 의해 DSU에서 사용중인 주채널에 에러가 발생하면 절체 제어부로부터 인가되는 주채널 및 예비채널 선택신호와 유효폭결정신호에 따라 채널 절체부가 에러가 발생한 주채널을 다수의 예비채널 중 어느 채널로나 유동적으로 절체함으로써 예비채널의 활용율을 향상시키고 주채널의 입력신호 유실도 방지할 수 있다.As described above, when an error occurs in the main channel being used in the DSU according to the present invention, the channel switching unit receives a plurality of spare channels according to the main channel and the spare channel selection signal and the effective width determination signal applied from the switching controller. By flexibly switching to any of the channels, the utilization rate of the spare channel can be improved and the input signal of the main channel can be prevented.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032909A KR100235650B1 (en) | 1996-08-07 | 1996-08-07 | Channel switching device of dsu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032909A KR100235650B1 (en) | 1996-08-07 | 1996-08-07 | Channel switching device of dsu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980014091A KR19980014091A (en) | 1998-05-15 |
| KR100235650B1 true KR100235650B1 (en) | 1999-12-15 |
Family
ID=19469020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960032909A KR100235650B1 (en) | 1996-08-07 | 1996-08-07 | Channel switching device of dsu |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100235650B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786988A (en) * | 1993-09-16 | 1995-03-31 | Fujitsu Ltd | Device and method for pca transmission |
-
1996
- 1996-08-07 KR KR1019960032909A patent/KR100235650B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786988A (en) * | 1993-09-16 | 1995-03-31 | Fujitsu Ltd | Device and method for pca transmission |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980014091A (en) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6393082B1 (en) | Signal synchronism detecting circuit | |
| EP0214261B1 (en) | Signal generation | |
| KR20010062661A (en) | Fast hadamard transform device | |
| CA1225710A (en) | Self-synchronizing scrambler | |
| KR100235650B1 (en) | Channel switching device of dsu | |
| US3652988A (en) | Logical system detectable of fault of any logical element therein | |
| CA2042298C (en) | Data transfer connection between a primary device and a plurality of secondary devices with a reduced number of links | |
| KR100251736B1 (en) | Apparatus for controlling serial data transmitted speed | |
| US5062125A (en) | Statistic coding arrangement for producing code words comprising a variable number of bits | |
| JP2735673B2 (en) | PN pattern detector | |
| EP0353041A2 (en) | Signal processing apparatus and method using modified signed digit arithmetic | |
| US4411009A (en) | Digital dual half word or single word position scaler | |
| KR940002289B1 (en) | Display control device | |
| JP4410842B2 (en) | Arithmetic unit | |
| KR0137957Y1 (en) | Transcoding circuit | |
| SU1197068A1 (en) | Controlled delay line | |
| KR890004319B1 (en) | Parallel/series convertor | |
| KR100223017B1 (en) | Apparatus and method for generating | |
| KR860000510B1 (en) | R-2 receiver of digital eletronic exchanger | |
| KR100434364B1 (en) | Serial adder | |
| JPS58182354A (en) | Code converting and processing device | |
| SU1027748A1 (en) | System for transmitting information with double phase-shift keying of convolution code | |
| SU763885A1 (en) | Code converter | |
| KR0167308B1 (en) | Punctured coding/decoding circuit | |
| JPH0537494A (en) | Multiple converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020329 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |