SU1027748A1

SU1027748A1 - System for transmitting information with double phase-shift keying of convolution code

Info

Publication number: SU1027748A1
Application number: SU823399611A
Authority: SU
Inventors: Вячеслав Андреевич Архангельский; Владимир Владимирович Березкин; Тамара Федоровна Дубова; Дмитрий Александрович Кириллов; Яков Давыдович Хацкелевич
Original assignee: Предприятие П/Я Г-4149
Priority date: 1982-03-03
Filing date: 1982-03-03
Publication date: 1983-07-07

Description

вые выходы которых подключены соответственно через первый и второй буферные регистры к первым информационным входам четвертого и п того коммутаторов , вторые выходы второго и третьего коммутаторов подключены соответственно через третий и четвертый буферные регистры к вторым информационным входам четвертого и п того коммутаторов, выходы которых соединены соответственно с первым и вторым информационными входами управл емого переключател , первый и второй выходы управл емого переключател подключены к информационным входам соответственно первого и второго ключей, выходы которых подключены к информационным входам соответственно шестого и седьмого коммутаторов, первые и вторые выходы которых соединены соответственно с первыми и вторыми информационными входами коммутатора и управл емого распределител импульсов , третий информационный вход которого подключен к выходу первого коммутатора .the output outputs of which are connected respectively via the first and second buffer registers to the first information inputs of the fourth and fifth switches, the second outputs of the second and third switches are connected respectively through the third and fourth buffer registers to the second information inputs of the fourth and fifth switches, whose outputs are connected respectively to the first and second information inputs of the controlled switch, the first and second outputs of the controlled switch are connected to the information inputs from tvetstvenno first and second keys, the outputs of which are connected respectively to the data inputs of the sixth and seventh switches, first and second outputs of which are connected respectively to the first and second data switch inputs and controllably pulse distributor, third information input of which is connected to the output of the first switch.

Изобретение относитс к технике передачи и приема информации, кодируемой сверточным кодом в одно- или многоканальных системах св зи с двукратной фазовой манипул цией (ДФМ), и может быть использовано дл уменьшени энергетических потерь, св занных с фазовым сдвигом вектора принимаемого сигнала относительно опорных сигналов. Известна система передачи кодовой информации в канале с ДФМ, содержаща два кодирующих устройства модул тор , кажда орта которого манипулируетс последовательностью сим волов с одного кодирующего устройства , демодул тор ДФМ| первый и etoрой выходы которого соответственно соединены с двум декодерами К недостаткам данной системы можно отнести то, что она предназначена только дл двухканальной передачи информации, причем каждый канал занимает одну орту ДФМ. Нарушение ортогональности опорных сигналов или разворот вектора принимаемого сигнала относительно них приводит к межканальным помехам, которые ухуд шают помехоустрйчивость системы. Наиболее близкой по технической сущности к предлагаемой вл етс сис тема, содержаща К сверточных кодеро с кодовой скоростьй на К каналов , выходы которых через коммутатор передаютс на перемежитель и затем на модул торр на приемной стороне выходы с демодул тора, квантованные на t -разр дов, последовательно коммутируютс на устройство интерфейса, с которого параллельно подаютс на К декодеров, выходы которых последовательно коммутируютс на общую шину Г2. Недостатками данной системы вл етс то, что, во-первых, она рассчитана только на кодовую скорость сверточнЪго кода и, во-вторых, формируема последовательность кодовых символов образована таким образом , что кодовые символы от одного кодера никогда вместе не поступают на модул тор, что при фазовом сдвиге вектора принимаемого сигнала относительно опорных сигналов (при ДФМ) приводит к большим потер м в декодере за счет отсутстви взаимной компенсации , получаемой при обработке в целом, если бы вектор сигнала в системе с ДФМ переносил два символа, принадлежащих одному декодеру. Цель изобретени - повышение помехоустойчивости информации, передаваемой со скоростью R MV за счет уменьшени вли ни фазовых погрешностей относительно опорных сигналов вектора сигнала. Поставленна цель достигаетс тем, что в систему, содержащую на передающей стороне многоканальный кодер сверточного кода, вход которого подключен к входу системы, модул тор, выход которого соединен с входом канала св зи, на приемной стороне демодул тор , вход которого подключен к выходу канала св зи, первый и второй выходы демодул тора соединены е входами соответственно первого и вто рого аналого-цифрового преобразовате лей, кольцевой коммутатор, перва и втора группы выходов которого соединены соответсвенно с первыми и вто рыми входами соответствующих декодеров Оберточного кода, выходы которых подключены соответственно к входам первого коммутатора, выход которого соединен с выходом системы, введены на передающей стороне коммутаторы, ключи, буферные регистры и распределитель импульсов, вход которого под ключен к синхронизирующему входу сис темы, выходы соединены соответствен но с управл ю1цими входами коммутаторов и ключей, первый и второй выходы многоканального кодера сверточного кода подключены соответственно к пер вым и вторым информационным входам первого и второго коммутаторов, выхо ды которых соединены с информацио ными входами соответственно первого и второго ключей, выходы которых сое динены с информационными входами соответственно третьего и четвертого коммутаторов, первые выходы которых подключены соответственно через первый и второй буферные регистры к пер вым информационным входам п того и шестого коммутаторов, вторые выходы третьего и четвертого коммутаторов соединены соответственно через третий и четвертый буферные регистры с вторыми информационными входами п то го и шестого коммутаторов, выходы которых подключены соответственно к первому и второму входам модул тора, на приемной стороне введены коммутаторы , ключи, буферные регистры, управл емый переключатель и управл емый распределитель импульсов, выходы которого подключены к управл ющим входам коммутаторов, буферных регист ров, ключей, управл емого переключател , выходы первого и второго аналого-цифровых преобразователей соеди нены с информационными входами ссютветственно второго и третьего коммутаторов , п.ервые выходы которых подключены соответственно через первый и второй буферные регистры к первым информационным входам четвертого и п того коммутаторов, вторые выходы второго и третьего коммутаторов подключены соответственно через третий и четвертый буферные регистры к вторым информационным входам четвертого и п того коммутаторов, выходы которых соединены схэответственно с первым и вторым информационными входами управл емого переключател , первый и второй выходы управл емого переключател подключены к информационным входам соответственно первого и второго ключей, выходы которых подключены к информационным входам соответственно шестого и седьмого коммутаторов , первые и вторые входы которых соединены соответственно с первыми и вторыми информационнь1ми входами кольцевого коммутатора и управл емого распределител импульсов, третий информационный вход которого подключен к выходу первого коммутатора. На чертеже представлена блок-схе-. ма предлагаемой системы.. Система содержит многоканальный кодер 1 сверточного кода, коммутаторы 2 и 3, ключи k и 5 коммутаторы 6 и 7 буферные регистры 8-11, коммутаторы Т2 и 13, распределитель 1 импульсов, модул тор t5 ЛФМ, канал 16 св зи, демодул тор 17 ЛW, аналого-цифровые преобразователи 18 и 19 коммутаторы 20 и 21, буферные регистры 22-25, коммутаторы 26 и 27, управл емый переключатель 2В, ключи 29 и 30, коммутаторы 31 и 32, кольцевой 0--ичный коммутатор 33, декодер 3 сверточного кода, коммутатор 35 и управл емый распределитель 3 импульсов . Управл емый распределитель 36 импульсов включает кодер сверточного кода, вход которого объединен с входом выделени тактовой частоты и подключен к третьему входу управл емого распределител импульсов, выход кодера сверточного кода соединен с первым входом схемы совпадени , второй и третий входы которой подключены соответственно к первому и второму входам управл емого распределител импульсов, выход схемы совпадени через пороговый блок соединен с первым входом ключа, второй вход ключа подключен к выходу блока выделени тактовой частоты, выход ключа соединен с входом кольцевого регистра, выходы кольцевого регистра соединены с соответствующими входами коммутационной матрицы, выходы которой вл ютс выходами управл емого распределител импульсов.The invention relates to a technique for transmitting and receiving information encoded by a convolutional code in single- or multi-channel communication systems with dual phase shift keying (DPS), and can be used to reduce the energy loss associated with the phase shift of the received signal vector relative to the reference signals. A known system for transmitting code information in a channel with a DFM, containing two modulator coding devices, each of which is manipulated by a sequence of characters from one coding device, a demodulator DFM | the first and second outputs of which are respectively connected to two decoders. The disadvantages of this system include the fact that it is intended only for dual-channel information transfer, with each channel occupying one ort DFM. The violation of the orthogonality of the reference signals or the rotation of the vector of the received signal relative to them leads to interchannel interference, which degrades the noise immunity of the system. The closest in technical essence to the present invention is a system containing K convolutional coders with a code rate on K channels, the outputs of which through the switch are transmitted to the interleaver and then to the torr module on the receiving side, the outputs from the demodulator quantized to t-bits, are sequentially switched to an interface device from which in parallel are fed to K decoders, the outputs of which are sequentially switched to a common bus G2. The disadvantages of this system are that, firstly, it is designed only for the code rate of the convolutional code and, secondly, the generated sequence of code symbols is formed in such a way that the code symbols from one coder never go to the modulator together, which during the phase shift of the received signal vector relative to the reference signals (with DFM) leads to large losses in the decoder due to the lack of mutual compensation obtained during processing in general, if the signal vector in the system with DFM transferred two the character belonging to one decoder. The purpose of the invention is to improve the noise immunity of information transmitted at a rate of R MV by reducing the effect of phase errors relative to the reference signals of the signal vector. The goal is achieved by the fact that in a system containing a multichannel encoder convolutional code on the transmitting side, the input of which is connected to the system input, a modulator whose output is connected to the input of a communication channel, on the receiving side a demodulator whose input is connected to the output of the channel Zi, the first and second outputs of the demodulator are connected by the inputs of the first and second analog-digital converters, respectively, the ring switch, the first and second groups of outputs of which are connected respectively to the first and second inputs The respective Wrapper code decoders, the outputs of which are connected respectively to the inputs of the first switch, the output of which is connected to the system output, have switches, keys, buffer registers and pulse distributor, whose input is connected to the system sync input, are connected to the outputs of the switchboard, respectively With control inputs of switches and keys, the first and second outputs of the multichannel encoder of the convolutional code are connected respectively to the first and second information inputs of the first o and second switches, the outputs of which are connected to the information inputs of the first and second keys, respectively, whose outputs are connected to the information inputs of the third and fourth switches, respectively, the first outputs of which are connected respectively to the first and second buffer registers and the sixth switch, the second outputs of the third and fourth switches are connected respectively via the third and fourth buffer registers with the second information inputs of the fifth and Switches, whose outputs are connected to the first and second modulator inputs, respectively, have switches, keys, buffer registers, a controlled switch, and a controlled pulse distributor, whose outputs are connected to the control inputs of switches, buffer registers, keys, controlled switch, the outputs of the first and second analog-to-digital converters are connected to the information inputs of the second and third switches, the first outputs of which are connected Respectively through the first and second buffer registers to the first information inputs of the fourth and fifth switches, the second outputs of the second and third switches are connected via the third and fourth buffer registers respectively to the second information inputs of the fourth and fifth switches, whose outputs are connected schematically with the first and second information the inputs of the controlled switch, the first and second outputs of the controlled switch are connected to the information inputs of the first and second, respectively yuchey whose outputs are connected to data inputs respectively sixth and seventh switches, first and second inputs of which are connected respectively to the first and second annular informatsionn1mi switch inputs and controllably pulse distributor, third information input of which is connected to the output of the first switch. The drawing shows a block diagram. Ma of the proposed system. The system contains a multichannel encoder 1 of a convolutional code, switches 2 and 3, keys k and 5 switches 6 and 7, buffer registers 8-11, switches T2 and 13, a distributor of 1 pulses, a modulator t5 LFM, link 16 , 17 LW demodulator, analog-to-digital converters 18 and 19, switches 20 and 21, buffer registers 22-25, switches 26 and 27, a controlled switch 2B, keys 29 and 30, switches 31 and 32, a ring 0 - personal switch 33, a convolutional code decoder 3, a switch 35 and a controllable distributor of 3 pulses. The controlled pulse distributor 36 includes a convolutional code encoder, the input of which is combined with a clock selection input and connected to the third input of the controlled pulse distributor, the output of the convolutional code encoder is connected to the first input of the coincidence circuit, the second and third inputs of which are connected to the first and second, respectively the inputs of the controlled pulse distributor, the output of the coincidence circuit through the threshold block is connected to the first key input, the second key input is connected to the output of the clock h The output of the key is connected to the input of the ring register, the outputs of the ring register are connected to the corresponding inputs of the switching matrix, the outputs of which are the outputs of the controlled pulse distributor.

Система работав следующим образом .The system worked as follows.

Кодер 1 сверточного кода с кодовой скоростью формирует К независимых канальных последовательностей , кажда из которых соответствует одной из К разр дным информационным последовательност м. На выход кодера 1 в каждый данный момент времени поступают два символа от какой-либо одной последовательности. Распределитель 14 импульсов путем соответствующего управлени коммутаторами и ключами на передающей стороне , во-первых, формирует выколотый свертрмный код с заданной скоростью R не пропуска определенные кодовые символы на входы буферных регистров 8-11, и, во-вторых, заполн ет поочередно первые буферные регистры 8 и 9 и вторые буферные регистры 10 и 11 таким образом, чтобы кодовые символы, наход щиес в обоих регистрах, например, в i разр де, принадлежали одной кодовой последовательности , в следующем (i+1) разр - де - другой кодовой последовательности и т.д. В то врем , как одна пара буферных регистров заполн етс , с другой пары буферных регистров производитс параллельное считывание символов на модул тор ДФМ. Длина буферного регистра Lf дл фиксированW м-, Encoder 1 of a convolutional code with a code rate generates K independent channel sequences, each of which corresponds to one of the K bit information sequences. The output of the encoder 1 at each given moment in time receives two characters from any one sequence. The pulse distributor 14 by appropriately controlling the switches and keys on the transmitting side, first, generates a punctured convolutional code with a given speed R not skipping certain code symbols to the inputs of the buffer registers 8-11, and, secondly, alternately fills the first buffer registers 8 and 9 and the second buffer registers 10 and 11 so that the code symbols in both registers, for example, in the i bit, belong to the same code sequence, in the next (i + 1) bit - de - another code sequence lnosti etc. While one pair of buffer registers is being filled, parallel reading of symbols is being performed from the other pair of buffer registers to the DFM modulator. The length of the buffer register Lf for fixedW m-,

НОИ КОДОВОЙ скорости R «tvrt опрв дел етс как .The NO-CODE rate R ' tvrt oprv is done as.

Lj (ra+nlik, где п - число кодированных символовLj (ra + nlik, where n is the number of coded characters

или кодовых полиномов; п - число сдвигов информационного сигнала.or code polynomials; n is the number of shifts of the information signal.

На приемной стороне заполнение и считывание буферных регистров 22-25 производитс по той же самой программе , что и на передающей стороне с тем только отличием, что буферные регистры представл ют не двоичные .регистры, а (-ичные регистры, которые заполн ютс параллельным ()-разр дным двоичным кодом, с выходом преобразователей 18 и 19 аналог-цифра в моменты опроса последними выходных сигналов с демодул тора 17 ДФМ.On the receiving side, the filling and reading of the buffer registers 22-25 are performed according to the same program as on the transmitting side with the only difference that the buffer registers are not binary registers, but (primary registers that are filled in parallel () - binary code, with the output of converters 18 and 19 analog-to-digit at the moments of the last polling of the output signals from the demodulator of 17 DFM.

При подаче сигналов с подавленной несущей из-за неоднозначности фазы принимаемого сигнала введен управл емый переключатель 28 (блок раскры ти фазовой неопределенности), который в случае,, если фаза сигнала сдвинута на , осуществл ет перекоммутацию входных потоков. Если фаза сигнала сдвинута на ТЬ, то вместоWhen signals are applied with a suppressed carrier due to the ambiguity of the phase of the received signal, a controlled switch 28 is introduced (the phase uncertainty disclosing unit), which, if the phase of the signal is shifted by, re-switches the input streams. If the phase of the signal is shifted to Tb, then instead of

перекоммутации входных потоков производитс инверси знака символов. Управление данным блоком осуществл етс на основе сравнени и анализа выходной информации с декодеров Зre-switching of input streams is done by inverting the sign of the symbols. This unit is controlled on the basis of comparison and analysis of output information from decoders.

сверточного кода и поступающих на их вход кодовых последовательностей с коммутаторов 31 и 32, аналогично как это делаетс дл установлени узловой синхронизации.the convolutional code and the code sequences arriving at their input from the switches 31 and 32, in the same way as is done to establish nodal synchronization.

При четырехфазной манипул ции операции уст анавлени узловой синхронизации и раскрыти фазовой неопределенности , как правило, совмещаютс . При правильном выполнении указанныхIn four-phase manipulation, the operations of setting up node synchronization and uncovering phase uncertainty are usually combined. With proper performance of these

операций на каждый из К декодеров 3 поступает независима q-ична последовательность канальных символов.operations on each of the K decoders 3 receives an independent q-isch sequence of channel symbols.

Таким образом, за счет того, что кажда пара символов, передаваемых по каналу св зи в данный момент времени , принадлежит одной кодовой последовательности , так называемые межканальные помехи, привод щие к перекачке энергии из одного канала в другой , при фазовом сдвиге принимаемого вектора сигнала относительно опорнь1Х сигналов, при обработке данных символов в целом в одном декодере привод т к существенно меньшим потер м , что и отличает предлагаемую систему передачи информации сверточным кодом с кодовой скоростью R ii.Thus, due to the fact that each pair of symbols transmitted over a communication channel at a given time, belongs to one code sequence, the so-called inter-channel interference, leading to the transfer of energy from one channel to another, during the phase shift of the received signal vector relative to In the case of processing data on symbols as a whole in one decoder, the losses are significantly lower, which distinguishes the proposed system for transmitting information by a convolutional code with a code rate R ii.

fl Т fl T

ОТ прототипа.From the prototype.

Claims

(5 ¹ ”) ^<> SYSTEM FOR TRANSMISSION OF INFORMATION WITH TWO-PHASE PHASE MANIPULATION WITH A convolutional code, containing on the transmitting side a multi-channel encoder of convolutional code, the input of which is the input of the system, a modulator, the output of which is connected to the input of the communication channel, on the receiving side a demodulator, connected to the output of the communication channel, the first and second outputs of the demodulator are connected to the inputs of the first and second analog-to-digital converters, respectively, a ring switch, nepi-. the second and second groups of outputs of which are connected, respectively, with the first and second inputs of the corresponding convolutional code decoders, the outputs of which are connected respectively to the inputs of the first switch, the output of which is the output of the system, characterized in that, in order to increase the noise immunity of information transmission, transmitting side switches, keys, buffer registers and a pulse distributor, the input of which is connected to the synchronizing input of the system, the outputs are connected respectively to the control with the inputs of the switches and keys, the first and second outputs of the multichannel encoder of the high-precision code are connected respectively to the first and second information inputs of the first and second switches, the outputs of which are connected to the information inputs of the first and second keys, the outputs of which are connected to the information inputs of the third and fourth switches, the first outputs of which are connected respectively through the first and second buffer registers to the first information inputs of the fifth and sixth switch tori, the second outputs of the third and fourth switches are connected respectively through the third and fourth buffer registers with the second information inputs of the fifth and sixth switches, the outputs of which are connected respectively to the first and second inputs of the modulator, switches, keys, buffer registers, a controlled switch and a controlled pulse distributor, the outputs of which are connected to the control inputs of switches, buffer registers, keys, a controlled switch, the outputs of the first and the second analog-to-digital converters are connected to the information inputs of the second and third switches, per1027748, the outputs of which are connected respectively through the first and second buffer registers to the first information inputs of the fourth and fifth switches, the second outputs of the second and third switches are connected respectively through the third and fourth buffer registers to the second information inputs of the fourth and fifth switches, the outputs of which are connected respectively by the first and second: information the inputs of the managed switch, the first and second outputs of the managed switch are connected to the information inputs of the first and second keys, respectively, the outputs of which are connected to the information inputs of the sixth and seventh switches, respectively, the first and second outputs of which are connected with the first and second information inputs of the switch, respectively and a controlled pulse distributor, the third information input of which is connected to the output of the first switch.