KR100235295B1 - Pci bus control apparatus and control method in host interfacing apparatus - Google Patents

Pci bus control apparatus and control method in host interfacing apparatus Download PDF

Info

Publication number
KR100235295B1
KR100235295B1 KR1019970029400A KR19970029400A KR100235295B1 KR 100235295 B1 KR100235295 B1 KR 100235295B1 KR 1019970029400 A KR1019970029400 A KR 1019970029400A KR 19970029400 A KR19970029400 A KR 19970029400A KR 100235295 B1 KR100235295 B1 KR 100235295B1
Authority
KR
South Korea
Prior art keywords
host
pci bus
data
atm
connection device
Prior art date
Application number
KR1019970029400A
Other languages
Korean (ko)
Other versions
KR19990005221A (en
Inventor
박기찬
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970029400A priority Critical patent/KR100235295B1/en
Publication of KR19990005221A publication Critical patent/KR19990005221A/en
Application granted granted Critical
Publication of KR100235295B1 publication Critical patent/KR100235295B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 피씨아이(PCI) 버스 제어신호를 발생하고, 이 발생된 PCI 버스 제어신호에 따라 상기 PCI에 접속되는 호스트(Host)와 호스트 접속장치 간에 PCI 버스를 통해 데이터를 송/수신할 수 있도록 한 호스트 접속장치의 PCI 버스 제어장치 및 제어방법에 관한 것으로, 호스트 접속장치에서 호스트로 데이터를 전송하는 경우에는 마스터 제어부에 의해 제어되는 PCI 버스를 통해 이루어지도록 하고, 반대로 호스트에서 호스트 접속장치로 데이터를 전송하는 경우에는 타겟 제어부에 의해 제어되는 PCI 버스를 통해 이루어지도록 하여 PCI 버스에 접속하는 호스트와 호스트 접속장치 간의 데이터를 PCI 버스를 통해 송/수신할 수 있도록 한다.The present invention generates a PCI bus control signal, and transmits / receives data through a PCI bus between a host connected to the PCI and a host access device according to the generated PCI bus control signal. It relates to a PCI bus controller and a control method of a host interface device. When data is transmitted from the host interface device to the host, the PCI bus is controlled through the PCI bus controlled by the master controller, and vice versa. In case of transmitting the data, the data is transmitted through a PCI bus controlled by the target controller to transmit / receive data between the host connected to the PCI bus and the host access device through the PCI bus.

Description

호스트 접속장치의 피씨아이(PCI) 버스 제어장치 및 제어방법PCI bus control device and control method of host connection device

본 발명은 피씨아이(Peripheral Component Interconnect; 이하, 'PCI'라 칭함) 버스 제어신호를 발생하고, 이 발생된 PCI 버스 제어신호에 따라 상기 PCI에 접속되는 호스트(Host)와 호스트 접속장치 간에 PCI 버스를 통해 데이터를 송/수신 할 수 있도록 한 호스트 접속장치의 PCI 버스 제어장치 및 제어방법에 관한 것이다.The present invention generates a PCI bus control signal (Peripheral Component Interconnect, hereinafter referred to as 'PCI'), and a PCI bus between a host connected to the PCI and a host connection device according to the generated PCI bus control signal. The present invention relates to a PCI bus controller and a control method of a host connection device capable of transmitting / receiving data through a PC.

일반적으로 비동기 전송 모드(Asynchronous Transfer Mode; 이하, 'ATM'이라 칭함)망은 광대역으로 각종 서비스를 디지털로 전송 및 교환하는 통신 방식으로서, 기존의 공중 전화망, 팩스망, 공중 데이터망을 하나로 통합 구현하여 회선 방식 서비스와 패킷 방식 서비스를 동시에 제공하며, 망의 구성, 전송, 교환 및 운영에 이르기까지 효율적인 방식을 제공한다.In general, Asynchronous Transfer Mode (hereinafter, referred to as 'ATM') is a communication method for digitally transmitting and exchanging various services over broadband, and integrates existing public telephone networks, fax networks, and public data networks into one. It provides both circuit-type and packet-type services at the same time, and provides an efficient way from network configuration, transmission, exchange and operation.

이러한 ATM망 구축에 있어서 종단 사용자들이 사용하는 단말장치, 즉 호스트는 대부분 기존의 공중 전화망, 인터넷 등에 접속되어 있어, 최근에는 ATM망에 접속시켜 주는 기술이 중요시되고 있다.In such an ATM network construction, terminal devices used by end users, that is, hosts are mostly connected to existing public telephone networks, the Internet, and the like, and recently, a technology for connecting to an ATM network has become important.

이때, 상기 호스트가 ATM망에 접속하기 위해서는 ATM망 쪽의 인터페이스와 호스트 측의 인터페이스 부분이 필요하다.At this time, in order for the host to access the ATM network, an interface on the ATM network side and an interface portion on the host side are required.

즉, 호스트 측의 인터페이스인 PCI 버스 인터페이스를 제어하기 위한 제어장치가 필요하다.That is, a control device for controlling the PCI bus interface, which is an interface on the host side, is required.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 그 목적은 PCI 버스를 제어하여 PCI 버스에 접속하는 호스트와 ATM망에 접속하기 위한 ATM 호스트 접속장치 간의 데이터 송/수신이 PCI 버스를 통해 효율적으로 이루어질 수 있도록 한 호스트 접속장치의 PCI 버스 제어장치 및 제어방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and an object thereof is to efficiently transmit and receive data between a host connecting to a PCI bus by controlling a PCI bus and an ATM host connecting device for accessing an ATM network. It is to provide a PCI bus control device and a control method of a host connection device to be made.

이러한 목적을 달성하기 위한 본 발명의 호스트 접속장치의 PCI 버스 제어장치 및 제어방법은, 호스트 접속장치에서 호스트로 데이터를 전송하는 경우에는 마스터 제어부에 의해 제어되는 PCI 버스를 통해 이루어지도록 하고, 반대로 호스트에서 호스트 접속장치로 데이터를 전송하는 경우에는 타겟 제어부에 의해 제어되는 PCI 버스를 통해 이루어지도록 하여 PCI 버스에 접속하는 호스트와 호스트 접속장치 간의 데이터를 PCI 버스를 통해 송/수신할 수 있도록 함을 특징으로 한다.PCI bus control device and control method of the host connection device of the present invention for achieving this object is to be made through the PCI bus controlled by the master control unit when transmitting data from the host connection device to the host, and vice versa In the case of transmitting data to the host access device through the PCI bus controlled by the target controller, data between the host and the host access device connected to the PCI bus can be transmitted / received through the PCI bus. It is done.

제1도는 본 발명에 의한 호스트 접속장치의 피씨아이(PCI) 버스 제어장치의 블록 구성도.1 is a block diagram of a PC bus controller of a host connection device according to the present invention.

제2도는 본 발명에 의한 호스트 접속장치의 피씨아이(PCI) 버스 제어장치의 동작 흐름도.2 is an operation flowchart of a PC bus controller of a host connection apparatus according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 마스터/타겟 제어부 2 : 주소 비교부1: master / target control unit 2: address comparison unit

3 : 레지스터부 4 : 패리티 생성/검사부3: register section 4: parity generation / checking section

5 : 입/출력 제어부5: input / output controller

이하, 첨부된 도면을 참고하여 본 발명에 의한 호스트 접속장치의 PCI 버스 제어장치의 구성 및 동작을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the PCI bus controller of the host connection apparatus according to the present invention.

제1도는 본 발명에 의한 호스트 접속장치의 PCI 버스 제어장치의 블록 구성도로서, PCI 버스 제어신호를 발생하고, 이 발생된 PCI 버스 제어신호에 따라 ATM 호스트 접속장치(10)에서 출력되는 데이터를 PCI 버스(6)를 통해 호스트(도시하지 않음)로 전송하거나 상기 호스트에서 출력되는 데이터를 상기 PCI 버스(6)를 통해 상기 ATM 호스트 접속장치(10)로 전송하는 마스터/타겟 제어부(Master/Target)(1)와, 상기 호스트에서 상기 ATM 호스트 접속장치(10)로 데이터를 전송하는 경우 상기 PCI 버스(6)에 실리는 주소와 상기 ATM 호스트 접속장치(10)의 주소를 비교하여 그 일치 결과를 상기 마스터/타겟 제어부(1)에 출력하는 주소 비교부(2)와, 필수적인 PCI 구성 레지스터들을 포함하여 상기 PCI 버스(6)를 제어하는데 쓰이는 정보를 저장하는 레지스터부(3)와, 상기 ATM 호스트 접속장치(10)에서 호스트로 데이터를 전송할 경우 패리티를 생성하고 호스트로부터 데이터를 수신할 경우에는 패리티를 검사하는 패리티 생성/검사부(4)와, 상기 ATM 호스트 접속장치(10)와 데이터를 송/수신하는 입/출력 제어부(5)로 구성된다.1 is a block diagram of a PCI bus controller of a host connection apparatus according to the present invention, which generates a PCI bus control signal, and outputs data output from the ATM host controller 10 according to the generated PCI bus control signal. Master / Target control unit for transmitting to the host (not shown) through the PCI bus (6) or the data output from the host to the ATM host connection device (10) via the PCI bus (6) (1), and when the data is transmitted from the host to the ATM host interface 10, the address carried on the PCI bus 6 and the address of the ATM host interface 10 are compared and matched. An address comparator 2 for outputting the data to the master / target control unit 1, a register unit 3 for storing information used to control the PCI bus 6, including essential PCI configuration registers, and the ATM. Host connection Parity generating / checking unit 4 for generating parity when transmitting data from device 10 to host and parity checking / checking parity when receiving data from host, and transmitting / receiving data with ATM host access device 10. It consists of an input / output control unit 5.

상기 ATM 호스트 접속장치(10)는 호스트가 ATM망에 접속하기 위해 호스트에서 출력되는 데이터를 ATM 셀로 변환하기 위한 AAL 계층(7)과 ATM 셀의 헤드 구성과 셀의 다중/역다중을 수행하는 ATM 계층(8) 및 전송 프레임 또는 전송 형태를 구성하는 ATM 물리 계층(9)으로 구성된다.The ATM host interface 10 includes an AAL layer 7 for converting data output from the host into an ATM cell for the host to access the ATM network, an ATM cell head configuration, and an ATM that performs cell multiplexing / demultiplexing. It consists of a layer 8 and an ATM physical layer 9 constituting a transmission frame or transmission form.

상기 마스터/타겟 제어부(1)는 마스터 제어부와 타겟 제어부가 하나의 구성으로 이루어진 것으로, ATM 호스트 접속장치(10)에서 호스트로 데이터를 전송하는 경우에는 마스터 제어부에 의한 PCI 버스(6) 제어가 이루어지고, 반대로 호스트에서 ATM 호스트 접속장치(10)로 데이터를 전송하는 경우에는 타겟 제어부에 의한 PCI 버스(6) 제어가 이루어진다.The master / target control unit 1 is composed of a master control unit and a target control unit in one configuration. When transmitting data from the ATM host connection apparatus 10 to the host, the PCI bus 6 is controlled by the master control unit. On the contrary, in the case of transmitting data from the host to the ATM host connecting apparatus 10, the PCI bus 6 is controlled by the target controller.

상기와 같이 구성된 본 발명에 의한 ATM 호스트 접속장치의 PCI 버스 제어장치의 동작을 제2도의 흐름도를 참고하여 설명하면 다음과 같다.The operation of the PCI bus controller of the ATM host access apparatus according to the present invention configured as described above will be described with reference to the flowchart of FIG.

먼저, PCI 버스 제어장치의 마스터/타겟 제어부(1)는 아이들(Idie) 상태로 초기화된다(S1).First, the master / target control unit 1 of the PCI bus controller is initialized to an idle state (S1).

상기 초기화에 이어, ATM 호스트 접속장치(10)에서 호스트로 데이터를 전송하는 마스터 제어인지 아니면 호스트에서 ATM 호스트 접속장치(10)로 데이터를 전송하는 타겟 제어인지를 판단한다(S2).Subsequent to the initialization, it is determined whether it is a master control for transmitting data from the ATM host access device 10 to the host or a target control for transmitting data from the host to the ATM host access device 10 (S2).

상기 단계(S2)로부터 ATM 호스트 접속장치(10)에서 호스트로 데이터를 전송하는 마스터 제어라면, 마스터 제어부(1)는 입/출력 제어부(5)를 통해 ATM 호스트 접속장치(10)로부터 PCI 버스(6)의 동작 요청을 수신하여 하드 디스크 등 호스트내의 수신부(도시하지 않음)의 주소를 설정하는 주소 단계를 수행한다(S3).If the master control to transfer data from the ATM host connection device 10 to the host from the step (S2), the master control unit 1 through the input / output control unit 5 from the ATM host connection device 10 to the PCI bus ( After receiving the operation request of 6), an address step of setting an address of a receiver (not shown) in the host such as a hard disk is performed (S3).

상기 주소 단계(S2)를 수행하면, 데이터 전송 단계로 상기 ATM 호스트 접속장치(10)에서 출력되는 데이터를 PCI 버스(6)를 통해 해당 호스트 내의 수신부로 전송한다(S4).When performing the address step (S2), in the data transmission step transmits the data output from the ATM host access device 10 to the receiving unit in the host via the PCI bus (6) (S4).

이때, 상기 전송되는 데이터가 버스트 데이터라면(S5) 버스트 데이터를 모두 전송하는 백오프(Backoff) 단계를 수행하고(S6), 버스트 데이터가 아니라면 종료한다.In this case, if the transmitted data is burst data (S5), a backoff step of transmitting all burst data is performed (S6), and if not, the process ends.

한편, 상기 단계(S2)로부터 호스트에서 ATM 호스트 접속장치(10)로 데이터를 전송하는 타겟 제어라면, 타겟 제어부(1)는 PCI 버스(6)를 통해 호스트의 데이터를 입력하여 전송하고자 하는 ATM 호스트 접속장치(10)의 주소 및 상태를 확인하는 비지(Busy) 단계를 수행한다(S7).On the other hand, if the target control to transmit data from the host to the ATM host access device 10 from the step (S2), the target control unit 1 inputs the host data via the PCI bus 6 to transmit the ATM host A busy step of checking an address and a state of the access device 10 is performed (S7).

상기 비지 단계(S7)에서 전송하고자 하는 ATM 호스트 접속장치(10)의 상태가 양호하다면, 데이터 전송 단계로 PCI 버스 제어장치 내의 PCI 버스(6)를 통해 입력되는 호스트의 데이터를 PCI 버스(6)를 통해 해당 ATM 호스트 접속장치 내의 수신부로 전송한다(S8).If the state of the ATM host interface 10 to be transmitted in the busy step S7 is satisfactory, the data of the host input through the PCI bus 6 in the PCI bus controller in the data transfer step is transferred to the PCI bus 6. Through the transmission to the receiver in the ATM host access device through (S8).

이때에도, 상기 전송되는 데이터가 버스트 데이터라면(S9) 버스트 데이터를 모두 전송하는 백오프 단계를 수행하고(S10), 버스트 데이터가 아니라면 종료한다.In this case, if the transmitted data is burst data (S9), the backoff step of transmitting all burst data is performed (S10), and if not, the process ends.

이상, 상기 설명에서와 같이 본 발명은 PCI 버스를 통해 ATM 호스트 접속장치 이외에도 PCI 버스에 접속하는 호스트 접속장치와 호스트 간에 데이터를 송/수신할 수 있게 되는 효과가 있다.As described above, the present invention has the effect of being able to transmit / receive data between the host and the host connecting to the PCI bus in addition to the ATM host connecting through the PCI bus.

Claims (2)

PCI 버스 제어신호를 발생하고, 이 발생된 PCI 버스 제어신호에 따라 ATM 호스트 접속장치(10)에서 출력되는 데이터를 PCI 버스(6)를 통해 호스트로 전송하거나 상기 호스트에서 출력되는 데이터를 상기 PCI 버스(6)를 통해 상기 ATM 호스트 접속장치(10)로 전송하는 마스터/타겟 제어부(1)와, 상기 호스트에서 상기 ATM 호스트 접속장치(10)로 데이터를 전송하는 경우 상기 PCI 버스(6)에 실리는 주소와 상기 ATM 호스트 접속장치(10)의 주소를 비교하여 그 일치 결과를 상기 마스터/타겟 제어부(1)에 출력하는 주소 비교부(2)와, PCI 구성 레지스터들을 포함하여 상기 PCI 버스(6)를 제어하는데 쓰이는 정보를 저장하는 레지스터부(3)와, 상기 ATM 호스트 접속장치(10)에서 호스트로 데이터를 전송할 경우 패리티를 생성하고 호스트로부터 데이터를 수신할 경우에는 패리티를 검사하는 패리티 생성/검사부(4)와, 상기 ATM 호스트 접속장치(10)와 데이터를 송/수신하는 입/출력 제어부(5)로 구성되는 것을 특징으로 하는 호스트 접속장치의 피씨아이(PCI) 버스 제어장치.Generates a PCI bus control signal and transmits data output from the ATM host interface 10 to the host through the PCI bus 6 or transmits data output from the host according to the generated PCI bus control signal. (6) the master / target control unit (1) for transmitting to the ATM host connection device 10, and when transmitting data from the host to the ATM host connection device 10 is carried on the PCI bus (6) An address comparison unit 2 which compares an address with an address of the ATM host interface 10 and outputs a matching result to the master / target control unit 1, and PCI configuration registers including PCI configuration registers. Register unit 3 for storing information used to control the control unit, and parity is generated when the ATM host access device 10 transmits data to the host, and parity is checked when receiving data from the host. PCI bus control of a host connection device, comprising: a parity generation / inspection unit 4, and an input / output control unit 5 for transmitting / receiving data with the ATM host connection device 10. Device. PCI 버스 제어장치의 마스터/타겟 제어부(1)를 초기화하는 제1단계와, 상기 제1단계에 이어, 마스터 제어인지 아니면 타겟 제어인지를 판단하는 제2단계와, 상기 제2단계로부터 호스트 접속장치에서 호스트로 데이터를 전송하는 마스터 제어라면, 전송하고자 하는 호스트 내의 수신부의 주소를 설정하는 제3단계와, 상기 제3단계에 이어, 호스트 접속장치에서 출력되는 데이터가 버스트 데이터라면 PCI 버스(6)를 통해 상기 호스트 내의 수신부로 전송하고, 버스트 데이터가 아니라면 종료하는 제4단계와, 상기 제2단계로부터 호스트에서 호스트 접속장치로 데이터를 전송하는 타겟 제어라면, 전송하고자 하는 호스트 접속장치의 주소 및 상태를 확인하는 제5단계와, 상기 제5단계에서 상기 호스트 접속장치의 상태가 양호하다면, 데이터가 버스트 데이터인 경우 PCI 버스(6)를 통해 상기 호스트 접속장치 내의 수신부로 전송하고 버스트 데이터가 아닌 경우 종료하는 제6단계로 수행되는 것을 특징으로 하는 호스트 접속장치의 피씨아이(PCI) 버스 제어방법.A first step of initializing the master / target control unit 1 of the PCI bus controller, a second step of determining whether the master control or the target control is subsequent to the first step, and the host access device from the second step A third step of setting an address of a receiver in a host to be transmitted; and, if the data output from the host connection device is burst data, the PCI bus 6 A fourth step of transmitting to the receiving unit in the host and ending if not burst data, and a target control of transmitting data from the host to the host access device from the second step, the address and state of the host access device to be transmitted. A fifth step of confirming that the data is burst data if the host connection device is in a good state in the fifth step. The PCI bus control method of the host connection device, characterized in that performed in the sixth step of transmitting to the receiving unit in the host connection device through the PCI bus (6) and terminates if not burst data.
KR1019970029400A 1997-06-30 1997-06-30 Pci bus control apparatus and control method in host interfacing apparatus KR100235295B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029400A KR100235295B1 (en) 1997-06-30 1997-06-30 Pci bus control apparatus and control method in host interfacing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029400A KR100235295B1 (en) 1997-06-30 1997-06-30 Pci bus control apparatus and control method in host interfacing apparatus

Publications (2)

Publication Number Publication Date
KR19990005221A KR19990005221A (en) 1999-01-25
KR100235295B1 true KR100235295B1 (en) 1999-12-15

Family

ID=19512418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029400A KR100235295B1 (en) 1997-06-30 1997-06-30 Pci bus control apparatus and control method in host interfacing apparatus

Country Status (1)

Country Link
KR (1) KR100235295B1 (en)

Also Published As

Publication number Publication date
KR19990005221A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
EP0996069B1 (en) Method of transferring image data using a IEEE 1394 bus
JP4278439B2 (en) Information communication apparatus, system thereof, method thereof, program thereof, and recording medium recording the program
US6704364B1 (en) Method and apparatus for generating a plurality of CRC digits for data packets having different prescribed network protocols using one CRC generator
US6195334B1 (en) Apparatus and method for terminating a data transfer in a network switch in response to a detected collision
US5757778A (en) Apparatus for testing protocols and traffics in broadband integrated services digital networks and the method thereof
JPH11275122A (en) Data transmitter
KR100235295B1 (en) Pci bus control apparatus and control method in host interfacing apparatus
RU2113059C1 (en) Redundancy unit for service equipment of wireless communication line
CA2439726A1 (en) Connection-oriented communication network and method of operating
JP3682512B2 (en) Image capturing apparatus and control method thereof, printing system, printing method, and printing apparatus and control method thereof
KR0153924B1 (en) Packet data dividing/reassembling apparatus and method for aal-5 service
JPH11145995A (en) Data transmission system using bus
JP3601381B2 (en) Optical line termination equipment
KR100319754B1 (en) Call processing method for providing switched virtual line services from frame relay network to asynchronous transmission mode network
KR100260900B1 (en) Segmentation apparatus and method in atm communication system
JP3495878B2 (en) Data processing method, data processing device and printer
KR100654945B1 (en) Method and system for communicating with each other between equipments which exist in other logical network and recording media of packet transformer for the same
JP2000004229A (en) Communication system and node device reset method
KR970002823B1 (en) Atm lan adaptor
KR0176078B1 (en) Transfer acknowledge processing controller
KR100415511B1 (en) Apparatus for transmitting and receiving asynchronous transfer mode cell and method thereof
KR100208933B1 (en) The method and system for cell delay using head table address of conection less server in atm
JP2002141913A (en) Subscriber communication system and subscriber unit
JP2000174850A (en) High speed serial bus controller and transmission control method therefor
JPH1051454A (en) Satellite channel connection interface device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee