KR100234915B1 - Integrated optical device and method of fabricating the same - Google Patents
Integrated optical device and method of fabricating the same Download PDFInfo
- Publication number
- KR100234915B1 KR100234915B1 KR1019960080029A KR19960080029A KR100234915B1 KR 100234915 B1 KR100234915 B1 KR 100234915B1 KR 1019960080029 A KR1019960080029 A KR 1019960080029A KR 19960080029 A KR19960080029 A KR 19960080029A KR 100234915 B1 KR100234915 B1 KR 100234915B1
- Authority
- KR
- South Korea
- Prior art keywords
- parylene
- buffer layer
- integrated optical
- optical device
- electrode pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
Abstract
파릴렌 버퍼층을 구비하는 집적광학소자를 개시한다. 본 발명은 기판의 표면 근방에 형성된 광도파로와, 상기 광도파로 및 기판 상에 형성된 파릴렌 버퍼층과, 상기 파릴렌 버퍼층의 표면 일부를 노출하는 도전패턴과, 상기 도전패턴 상에 형성된 전극패턴과, 상기 전극 패턴 상에 접착된 외부단자를 포함한다. 본 발명의 집적 광학소자는 두께가 얇은 파릴렌 버퍼층을 도입함으로써 저전압 구동을 하는데 유리하며, 공정을 단순화할 수 있기 때문에 재현성 있는 소자제작이 가능하고 제작단가를 낮출 수 있다.An integrated optical device having a parylene buffer layer is disclosed. The present invention provides an optical waveguide formed near a surface of a substrate, a parylene buffer layer formed on the optical waveguide and the substrate, a conductive pattern exposing a portion of the surface of the parylene buffer layer, an electrode pattern formed on the conductive pattern, It includes an external terminal adhered to the electrode pattern. The integrated optical device of the present invention is advantageous in driving low voltage by introducing a thin parylene buffer layer, and since the process can be simplified, a reproducible device can be manufactured and the manufacturing cost can be reduced.
Description
본 발명은 집적광학소자(integrated optical device) 및 그 제조방법에 관한 것으로, 특히 낮은 유전상수를 갖는 파릴렌 버퍼층(parylene buffer layer)을 갖는 집적광학소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated optical device and a method of manufacturing the same, and more particularly, to an integrated optical device having a parylene buffer layer having a low dielectric constant and a method of manufacturing the same.
일반적으로, 집적광학소자는 초고속 광통신용 광변조기, 광스위치, 도파로형광증폭기, 편광조절기, 고저파광 발생기 및 집적광학센서류 등에 이용된다. 여기서, 종래의 집적광학소자를 설명한다.BACKGROUND ART In general, integrated optical devices are used for optical modulators, optical switches, waveguide fluorescent amplifiers, polarization controllers, high frequency light generators, and integrated optical sensors for high speed optical communication. Here, a conventional integrated optical device will be described.
도 1 내지 도 4는 종래기술에 의한 집적광학소자의 제조방법을 설명하기 위한 단면도이다.1 to 4 are cross-sectional views illustrating a method of manufacturing an integrated optical device according to the prior art.
도 1에서, 기판(1), 예컨대 LiNbO3또는 LiTaO3의 표면근방에 광도파로(3)를 형성한다. 상기 광도파로(3)는 1000℃ 정도의 고온에서 Ti 또는 Ni와 같은 금속원자를 확산하거나 상대적으로 낮은 온도에서 공정이 가능한 양자교환법 또는 이온교환법에 의해 형성한다.In FIG. 1, an optical waveguide 3 is formed near the surface of the substrate 1, such as LiNbO 3 or LiTaO 3 . The optical waveguide 3 is formed by a proton exchange method or an ion exchange method capable of diffusing a metal atom such as Ti or Ni at a high temperature of about 1000 ° C. or processing at a relatively low temperature.
도 2에서, 상기 광도파로(3)가 형성된 기판(1)의 전면에 300℃ 이상의 온도에서 플라즈마 화학기상증착법(PECVD)법에 의해 두꺼운 산화막 버퍼층(5)을 형성한다. 상기 산화막 버퍼층(5)은 후공정에서 전극패턴이 형성됨으로써 전극패턴과 광도파로(3) 사이에 위치한다. 따라서, 상기 산화막 버퍼층(5)은 도파광의 손실을 감소시키고 LiNbO3또는 LiTaO3와 같은 강유전체 기판을 사용할 경우에는 광대역 동작 및 임피던스 정합을 위해 사용된다.In FIG. 2, a thick oxide film buffer layer 5 is formed on the entire surface of the substrate 1 on which the optical waveguide 3 is formed by plasma chemical vapor deposition (PECVD) at a temperature of 300 ° C. or higher. The oxide buffer layer 5 is positioned between the electrode pattern and the optical waveguide 3 by forming an electrode pattern in a later process. Accordingly, the oxide buffer layer 5 is used for broadband operation and impedance matching when reducing the loss of waveguide light and using a ferroelectric substrate such as LiNbO 3 or LiTaO 3 .
이어서, 상기 산화막 버퍼층(5) 상에 후공정의 금박막의 접착특성을 좋게 하기 위하여 Ti, Ni, Cr 등과 같은 베이스 금속층(7)을 형성한다.Subsequently, a base metal layer 7 such as Ti, Ni, Cr, or the like is formed on the oxide buffer layer 5 in order to improve adhesion properties of the gold thin film in a later step.
도 3에서, 상기 베이스 금속층(7) 상에 금박막(9)을 형성한 후, 상기 금박막(9) 및 베이스 금속층(7)을 식각한다. 이렇게 되면, 상기 산화막 버퍼층(5)을 노출시키고 상기 베이스 금속층(7) 및 금박막(9)으로 구성된 도전패턴(7, 9)이 형성된다.In FIG. 3, after the gold thin film 9 is formed on the base metal layer 7, the gold thin film 9 and the base metal layer 7 are etched. In this case, the oxide buffer layer 5 is exposed, and conductive patterns 7 and 9 including the base metal layer 7 and the gold thin film 9 are formed.
도 4에서, 상기 금박막(9) 상에 전기도금공정을 통하여 원하는 두께의 전극패턴(11)을 형성한 후, 상기 전극 패턴(11) 상에 페이스트(15)를 이용하여 외부단자(13)를 연결함으로써 집적광학소자를 완성한다.In FIG. 4, after forming an electrode pattern 11 having a desired thickness on the gold thin film 9 by an electroplating process, an external terminal 13 is formed on the electrode pattern 11 by using a paste 15. The integrated optical device is completed by connecting.
상술한 바와 같은 종래의 집적광학소자는 두꺼운 산화막 버퍼층의 삽입으로 인하여 구동전압이 상승되며, 산화막 버퍼층과 그 위에 형성될 금박막의 고착력이 낮기 때문에 베이스 금속층의 형성 및 열처리의 추가공정을 진행해야 하는 공정상의 문제점이 있다.In the conventional integrated optical device as described above, the driving voltage is increased due to the insertion of a thick oxide buffer layer, and since the adhesion force between the oxide buffer layer and the gold thin film to be formed is low, an additional process of forming the base metal layer and performing heat treatment is required. There is a problem in the process.
특히, 양자교환법에 의하여 형성된 집적광학소자(광도파로 소자)의 경우 산화막 형성을 300℃ 이상의 고온에서 수행한다. 이렇게 되면, 광도파로가 확산하여 재현성있는 소자 제작이 불가능하다.In particular, in the case of an integrated optical element (optical waveguide element) formed by a proton exchange method, oxide film formation is performed at a high temperature of 300 ° C or higher. In this case, the optical waveguide is diffused, making it impossible to manufacture a reproducible device.
따라서, 본 발명의 기술적 과제는 상술한 문제점을 해결할 수 있는 집적광학소자를 제공하는 데 있다.Therefore, the technical problem of the present invention is to provide an integrated optical device that can solve the above problems.
또한, 본 발명의 다른 기술적 과제를 상기 집적광학소자를 제조하는 데 적합한 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a manufacturing method suitable for manufacturing the integrated optical device.
제1도 내지 제4도는 종래기술에 의한 집적광학소자의 제조방법을 설명하기 위한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing an integrated optical device according to the prior art.
제5도는 본 발명의 일 예에 의한 집적광학소자를 설명하기 위한 단면도이다.5 is a cross-sectional view illustrating an integrated optical device according to an example of the present invention.
제6도는 본 발명의 다른 예에 의힌 집적광학소자를 설명하기 위한 단면도이다.6 is a cross-sectional view illustrating an integrated optical device according to another example of the present invention.
제7도 내지 제9도는 제5도에 도시한 본 발명의 집적광학소자의 제조방법을 설명하기 위한 단면도들이다.7 to 9 are cross-sectional views illustrating a method of manufacturing the integrated optical device of the present invention shown in FIG.
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판의 표면 근방에 형성된 광도파로와, 상기 광도파로 및 기판 상에 형성된 파릴렌 버퍼층과, 상기 파릴렌 버퍼층의 표면 일부를 노출하는 도전패턴과, 상기 도전패턴 상에 형성된 전극패턴과, 상기 전극 패턴 상에 접착된 외부단자를 포함하여 이루어지는 것을 특징으로 하는 집적광학소자를 제공한다.In order to achieve the above technical problem, the present invention provides an optical waveguide formed near the surface of the substrate, a parylene buffer layer formed on the optical waveguide and the substrate, a conductive pattern exposing a part of the surface of the parylene buffer layer, and the conductive It provides an integrated optical device comprising an electrode pattern formed on the pattern, and an external terminal bonded to the electrode pattern.
상기 기판은 LiNbO3, LiTaO3, GaAs, InP 또는 유리로 구성되며, 상기 도전패턴은 금 박막으로 구성되며, 상기 전극패턴은 금 후막으로 구성되는 것이 바람직하다. 그리고, 상기 전극패턴 및 상기 파릴렌 버퍼층 상에 소자보호용 파릴렌막이 더 형성되어 있을 수 있다.The substrate is composed of LiNbO 3 , LiTaO 3 , GaAs, InP or glass, the conductive pattern is composed of a thin gold film, the electrode pattern is preferably composed of a thick gold film. In addition, an element protection parylene film may be further formed on the electrode pattern and the parylene buffer layer.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 기판의 표면 근방에 광도파로를 형성하는 단계와, 상기 광도파로 및 기판 상에 파릴렌 버퍼층을 형성하는 단계와, 상기 파릴렌 버퍼층 상에 도전막을 형성하는 단계와, 상기 도전막을 식각하여 상기 파릴렌 버퍼층의 표면 일부를 노출하는 도전패턴을 형성하는 단계와, 상기 도전패턴 상에 전극패턴을 형성하는 단계와, 상기 전극 패턴 상에 외부단자를 접착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 집적광학소자의 제조방법을 제공한다.In order to achieve the above object, the present invention provides a method for forming an optical waveguide in the vicinity of a surface of a substrate, forming a parylene buffer layer on the optical waveguide and the substrate, and forming a conductive film on the parylene buffer layer. Forming a conductive pattern exposing a part of the surface of the parylene buffer layer by etching the conductive film, forming an electrode pattern on the conductive pattern, and bonding an external terminal on the electrode pattern. It provides a method of manufacturing an integrated optical device, characterized in that it comprises a step.
상기 도전막은 금 박막으로 형성하며, 상기 전극패턴 및 상기 파릴렌 버퍼층상에 소자보호용 파릴렌막이 더 형성되어 있을 수 있다.The conductive film may be formed of a gold thin film, and a parylene film for protecting a device may be further formed on the electrode pattern and the parylene buffer layer.
본 발명의 집적광학소자는 두께가 얇은 파릴렌 버퍼층을 도입함으로써 저전압 구동을 하는데 유리하며, 공정을 단순화할 수 있기 때문에 제작단가를 낮출 수 있다.The integrated optical device of the present invention is advantageous in driving low voltage by introducing a thin parylene buffer layer, and the manufacturing cost can be reduced because the process can be simplified.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명의 제1 실시예에 의한 집적광학소자를 설명하기 위한 단면도이다.5 is a cross-sectional view for describing an integrated optical device according to a first exemplary embodiment of the present invention.
구체적으로, 본 발명의 집적광학소자는 기판(21)의 표면 근방에 광도파로(23)가 형성되어 있고, 상기 광도파로(23) 및 기판(21) 상에 종래와 다르게 파릴렌 버퍼층(25)이 형성되어 있으며, 상기 파릴렌 버퍼층(25)의 표면 일부를 노출하는 도전패턴(27) 및 전극패턴(29)이 형성되어 있고, 상기 전극 패턴(29) 상에 페이스트(31)를 이용한 외부단자(33, 외부전극)이 접착되어 있다.Specifically, in the integrated optical device of the present invention, the optical waveguide 23 is formed near the surface of the substrate 21, and the parylene buffer layer 25 is different from the conventional one on the optical waveguide 23 and the substrate 21. And a conductive pattern 27 and an electrode pattern 29 exposing a part of the surface of the parylene buffer layer 25, and an external terminal using a paste 31 on the electrode pattern 29. (33, external electrode) is bonded.
특히, 본 발명의 집적광학소자는 종래의 산화막 버퍼층 대신에 파릴렌 버퍼층(25)이 형성되어 있다. 상기 파릴렌 버퍼층(25)은 상온증착이 가능하고 500℃ 정도까지 열적 안정성이 우수하며, 2.2~2.6 정도의 매우 낮은 유전상수를 갖는다. 또한, 상기 파릴렌 버퍼층(25)은 상온증착에 대한 박막특성이 후공정의 금 박막과 접착성이 우수하여 박막 특성이 좋고 정밀한 박막 두께 조절이 가능하다.In particular, in the integrated optical device of the present invention, a parylene buffer layer 25 is formed in place of a conventional oxide buffer layer. The parylene buffer layer 25 is capable of room temperature deposition, excellent thermal stability up to about 500 ℃, and has a very low dielectric constant of about 2.2 to 2.6. In addition, the parylene buffer layer 25 has excellent thin film properties with respect to the gold thin film of the post-process for the deposition at room temperature is good thin film properties and precise thin film thickness can be adjusted.
도 6은 본 발명의 제2 실시예에 의한 집적광학소자를 설명하기 위한 단면도이다. 도 5에서, 도 4와 동일한 참조번호는 동일한 부재를 나타낸다.6 is a cross-sectional view for describing an integrated optical device according to a second exemplary embodiment of the present invention. In Fig. 5, the same reference numerals as in Fig. 4 denote the same members.
구체적으로, 본 발명의 제2 실시예의 집적광학소자는 전극패턴(29) 및 파릴렌 버퍼층(25) 상에 부식이나 열적변동 및 물기의 흡수를 방지하기 위해 매우 얇은 두께의 파릴렌막(35)을 형성한 것을 제외하고는 상기 제1 실시예와 동일하다.Specifically, in the integrated optical device of the second embodiment of the present invention, the parylene film 35 having a very thin thickness is prevented on the electrode pattern 29 and the parylene buffer layer 25 to prevent corrosion, thermal fluctuation, and absorption of moisture. It is the same as that of the said 1st Example except having formed.
도 7 내지 도 9는 도 5에 도시한 본 발명의 집적광학소자의 제조방법을 설명하기 위한 단면도들이다.7 to 9 are cross-sectional views illustrating a method of manufacturing the integrated optical device of the present invention shown in FIG. 5.
도 7에서, 기판(21), 예컨대, LiNbO3, LiTaO3, GaAs, InP 또는 유리 기판의 표면근방에 광도파로(23)를 형성한다. 상기 광도파로(23)는 1000℃ 정도의 고온에서 Ti 또는 Ni와 같은 금속원자를 확산하거나 상대적으로 낮은 온도에서 공정이 가능한 양자교환법 또는 이온교환법에 의해 형성된다.In Fig. 7, an optical waveguide 23 is formed near the surface of the substrate 21, for example, LiNbO 3 , LiTaO 3 , GaAs, InP or a glass substrate. The optical waveguide 23 is formed by a proton exchange method or an ion exchange method capable of diffusing a metal atom such as Ti or Ni at a high temperature of about 1000 ° C. or processing at a relatively low temperature.
도 8에서, 상기 광도파로(23)가 형성된 기판(21)의 전면에 상온에서 낮은 유전율을 갖는 파릴렌(parylene) 버퍼층(25)을 종래의 산화막 버퍼층보다 얇게 형성한다. 상기 파릴렌 버퍼층(25)은 후공정에서 전극패턴이 형성됨으로써 전극패턴과 광도파로(23) 사이에 위치한다. 따라서, 상기 파릴렌 버퍼층(25)은 도파광의 손실을 감소시키고 LiNbO3또는 LiTaO3와 같은 강유전체 기판을 사용할 경우에는 종래의 산화막 버퍼층에 비해 얇은 두께에서 광대역 동작 및 임피던스 정합을 위해 사용된다.In FIG. 8, a parylene buffer layer 25 having a low dielectric constant at room temperature is formed thinner than the conventional oxide buffer layer on the entire surface of the substrate 21 on which the optical waveguide 23 is formed. The parylene buffer layer 25 is positioned between the electrode pattern and the optical waveguide 23 by forming an electrode pattern in a later process. Thus, the parylene buffer layer 25 is used for broadband operation and impedance matching at a thinner thickness than the conventional oxide buffer layer when using a ferroelectric substrate such as LiNbO 3 or LiTaO 3 to reduce the loss of waveguide light.
도 9에서, 상기 파릴렌 버퍼층(25)의 표면일부를 노출시키는 도전패턴(27)을 형성한다. 상기 도전패턴(27)은 상기 파릴렌 버퍼층(25) 상에 도전막, 예컨대 금박막을 형성한 후, 이를 식각하여 형성한다.In FIG. 9, a conductive pattern 27 exposing a part of the surface of the parylene buffer layer 25 is formed. The conductive pattern 27 is formed by forming a conductive film such as a gold thin film on the parylene buffer layer 25 and then etching the conductive film 27.
이어서, 도 5에 도시한 바와 같이 상기 도전 패턴(27) 상에 전기도금공정을 통하여 원하는 두께의 전극 패턴(29)을 형성한 후, 상기 전극 패턴(29) 상에 페이스트(31)를 이용하여 외부단자(33)를 연결함으로써 집적광학소자를 완성한다.Subsequently, as shown in FIG. 5, an electrode pattern 29 having a desired thickness is formed on the conductive pattern 27 through an electroplating process, and then a paste 31 is used on the electrode pattern 29. By connecting the external terminal 33, the integrated optical device is completed.
한편, 상기 도 6에 도시한 본 발명의 제2 실시예의 집적광학소자는 상기 전극 패턴(29) 및 파릴렌 버퍼층(25) 상에 부식이나 열적변동 및 물기의 흡수를 방지하기 위해 매우 얇은 두께의 파릴렌막(35)을 형성하는 공정을 추가하면 제조할 수 있다.Meanwhile, the integrated optical device of the second embodiment of the present invention shown in FIG. 6 has a very thin thickness on the electrode pattern 29 and the parylene buffer layer 25 to prevent corrosion, thermal fluctuation, and absorption of moisture. It can be manufactured by adding the process of forming the parylene film 35.
상술한 바와 같이 본 밞여의 집적광학소자는 두께가 얇은 파릴렌 버퍼층을 도입함으로써 저전압 구동을 하는데 유리하다. 또한, 본 발명의 집적광학소자의 제조시, 종래의 산화막 버퍼층을 사용할 때 금 박막과의 약한 접착력을 개선하기 위해 수행하는 베이스 금속층의 삽입 및 열처리 공정을 생략할 수 있어 공정을 단순화할 수 있기 때문에 제작단가를 낮출 수 있다. 그리고, 양자교환법에 의한 집적광학소자(광도파로 소자)의 경우 산화막 버퍼층에 비해 본 발명의 파릴렌 버퍼층은 상온증착이 가능하여 재현성 있게 제작할 수 있다.As described above, the present integrated optical device is advantageous for low voltage driving by introducing a thin parylene buffer layer. In addition, in the manufacturing of the integrated optical device of the present invention, since the insertion and heat treatment process of the base metal layer, which is performed to improve the weak adhesion with the gold thin film when using the conventional oxide buffer layer, can be omitted, thereby simplifying the process. The production cost can be lowered. In addition, in the case of an integrated optical device (optical waveguide device) by the proton exchange method, the parylene buffer layer of the present invention can be fabricated at room temperature and reproducibly compared with the oxide buffer layer.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080029A KR100234915B1 (en) | 1996-12-31 | 1996-12-31 | Integrated optical device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080029A KR100234915B1 (en) | 1996-12-31 | 1996-12-31 | Integrated optical device and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980060666A KR19980060666A (en) | 1998-10-07 |
| KR100234915B1 true KR100234915B1 (en) | 1999-12-15 |
Family
ID=19493380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960080029A KR100234915B1 (en) | 1996-12-31 | 1996-12-31 | Integrated optical device and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100234915B1 (en) |
-
1996
- 1996-12-31 KR KR1019960080029A patent/KR100234915B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980060666A (en) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198855B1 (en) | Velocity-matched, traveling-wave electro-optical devices using non-conductive and conductive polymer buffer layers | |
| JPH0792337A (en) | Polymer core optical waveguide and its production | |
| JPH0961676A (en) | Optical assembly | |
| WO1995025974A1 (en) | Encapsulation of optoelectronic components | |
| US5895742A (en) | Velocity-matched traveling-wave electro-optical modulator using a benzocyclobutene buffer layer | |
| JPH11109184A (en) | Optical device mounting base and optical module | |
| WO2002023261A1 (en) | Optical waveguide type optical modulator and production method therefor | |
| JPH07159658A (en) | Structure for coupling optical waveguide with optical element and its production | |
| US6156483A (en) | Integrated optical devices | |
| KR100265795B1 (en) | Optical waveguide chip | |
| KR100234915B1 (en) | Integrated optical device and method of fabricating the same | |
| CN113219680B (en) | Adjustable delay line chip and manufacturing method thereof | |
| JP3153110B2 (en) | Method of manufacturing waveguide type low DC drift optical modulator | |
| CN112558333A (en) | Electro-optical device and manufacturing method thereof | |
| CN111082304A (en) | Semiconductor laser packaged silicon substrate chip and preparation method thereof | |
| JP3021888B2 (en) | Optical waveguide functional element and method of manufacturing the same | |
| JPS58117510A (en) | Optical waveguide and its manufacture | |
| JP3559528B2 (en) | Opto-electric circuit board | |
| JPH05313032A (en) | Manufacture of optical waveguide | |
| CN219435157U (en) | Anti-proton exchange periodically polarized lithium niobate waveguide | |
| CN116626922B (en) | Preparation method of built-in electrode type thin film lithium niobate electro-optical modulator | |
| US7062113B2 (en) | Integrated optical chip | |
| JPH10332983A (en) | Optical waveguide device | |
| JP2024517103A (en) | METAL OXIDE SEMICONDUCTOR CAPACITOR AND CIRCUIT BOARD COMPRISING EMBEDDED METAL OXIDE SEMICONDUCTOR CAPACITOR - Patent application | |
| JPS63250611A (en) | Production of light guide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070907 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |