KR100233255B1 - Fed having control transistor and method for manufacturing the same - Google Patents

Fed having control transistor and method for manufacturing the same Download PDF

Info

Publication number
KR100233255B1
KR100233255B1 KR1019960069796A KR19960069796A KR100233255B1 KR 100233255 B1 KR100233255 B1 KR 100233255B1 KR 1019960069796 A KR1019960069796 A KR 1019960069796A KR 19960069796 A KR19960069796 A KR 19960069796A KR 100233255 B1 KR100233255 B1 KR 100233255B1
Authority
KR
South Korea
Prior art keywords
film
cathode electrode
field emission
emission device
silicon film
Prior art date
Application number
KR1019960069796A
Other languages
Korean (ko)
Other versions
KR19980050948A (en
Inventor
송윤호
이진호
유병곤
조경익
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960069796A priority Critical patent/KR100233255B1/en
Publication of KR19980050948A publication Critical patent/KR19980050948A/en
Application granted granted Critical
Publication of KR100233255B1 publication Critical patent/KR100233255B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3042Field-emissive cathodes microengineered, e.g. Spindt-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46Control electrodes, e.g. grid; Auxiliary electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/14Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

제어 트랜지스터를 가진 전계 방출 소자 및 그 제조 방법.A field emission device having a control transistor and a method of manufacturing the same.

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

본 발명은 전자원 장치(electron source device)에 관한 것으로, 제어 트랜지스터를 가진 실리콘 전계 방출 소자를 제공하여, 전자원 장치에서 전자방출의 용이한 제어, 전자방출 특성의 안정화 및 균일성 제고, 소자 파손(failure)을 억제하기 위한 것이다. 또한, 제안된 전계 방출 소자를 저온 공정으로 유리 기판 위에 제조할 수 있는 방법을 제공하여, 반도체 공정을 이용한 저가격 및 대면적의 전자원 장치의 제조 방법을 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source device, and provides a silicon field emission device having a control transistor, thereby easily controlling electron emission in the electron source device, stabilizing and improving uniformity of electron emission characteristics, and device breakage. It is for suppressing (failure). In addition, a method for manufacturing the proposed field emission device on a glass substrate by a low temperature process is provided, thereby providing a method for manufacturing a low cost and large area electron source device using a semiconductor process.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

본 발명의 전계 방출 소자는 절연성 기판 위에 실리콘 전계 방출 소자와 박막 트랜지스터로 구성되고, 상기 실리콘 전계 방출 소자의 캐소드 전극과 상기 박막 트랜지스터의 소스는 전기적으로 서로 연결되어 있으며, 상기 박막 트랜지스터의 게이트 및 드레인에 인가되는 전압을 조정함으로써 상기 전계 방출 소자의 방출 특성을 쉽게 제어할 수 있다.The field emission device of the present invention includes a silicon field emission device and a thin film transistor on an insulating substrate, and the cathode electrode of the silicon field emission device and the source of the thin film transistor are electrically connected to each other, and the gate and the drain of the thin film transistor. The emission characteristics of the field emission device can be easily controlled by adjusting the voltage applied to the field emission device.

4. 발명의 중요한 용도4. Important uses of the invention

마이크로파 소자 및 센서, 평판 디스플레이 등의 전자원으로 이용되는 전계 방출 소자Microwave devices and field emission devices used as electron sources for sensors and flat panel displays

Description

제어 트랜지스터를 가진 전계 방출 소자 및 그 제조방법Field emission device having control transistor and manufacturing method thereof

본 발명은 전자원 장치(electron source device)에 관한 것으로, 특히 제어트랜지스터를 가진 실리콘 전계 방출 소자 및 그 제조 방법에 관한 것이다. 상기 전계 방출 소자는 진공 또는 특정 가스 분위기에서 전계(electric field)를 인가하여 전극(이하, 캐소드 전극이라 칭함)으로부터 전자를 방출시키는 장치이다. 이러한 전계 방출 소자는 마이크로파 소자 및 센서, 평판 디스플레이 등의 전자원으로 이용된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source device, and more particularly to a silicon field emission device having a control transistor and a method of manufacturing the same. The field emission device is a device that emits electrons from an electrode (hereinafter referred to as a cathode electrode) by applying an electric field in a vacuum or a specific gas atmosphere. Such a field emission device is used as an electron source such as a microwave device and a sensor, a flat panel display.

일반적으로, 전계 방출 소자에서 전자의 방출은 소자 구조 및 전극 물질, 전극 모양에 따라 그 효율이 크게 달라진다. 현재 전계 방출 소자의 구조는 크게 캐소드 전극과 아노드로 구성된 2극형(diode)과 캐소드 전극, 게이트, 아노드로 구성된 3극형(triode)으로 분류할 수 있다. 3극형 구조는 전자방출을 위한 전계를 캐소드 전극과 인접한 게이트로 인가하기 때문에 2극형에 비해 저전압 구동이 가능하고, 또한 아노드 뿐만 아니라 게이트로 방출 전류를 쉽게 제어할 수 있기 때문에 많이 개발되고 있다. 전극 물질로는 금속, 실리콘, 다이아몬드, 다이아몬드상 카본(diamond like carbon) 등이 있으며, 전극 물질로 실리콘을 채택할 경우 반도체 공정 장비를 이용할 수 있는 장점과 전계 방출 소자를 집적회로 공정과 양립하여 제작할 수 있는 장점을 취할 수 있게 된다.In general, the emission of electrons in the field emission device varies greatly depending on the device structure, electrode material, and electrode shape. Currently, the structure of the field emission device can be largely classified into a diode composed of a cathode electrode and an anode, and a triode composed of a cathode electrode, a gate, and an anode. The three-pole structure has been developed because low-voltage driving is possible compared to the two-pole type because the electric field for electron emission is applied to the gate adjacent to the cathode electrode, and the emission current can be easily controlled by the gate as well as the anode. Electrode materials include metals, silicon, diamonds, and diamond like carbon, and if silicon is used as an electrode material, the advantages of using semiconductor process equipment and the field emission device can be made compatible with integrated circuit process. You can take advantage of it.

한편, 전계 방출 소자는 전자(electron)가 캐소드 전극 표면을 뚫고 나오는 특성 때문에 그 전기적 특성이 매우 불안정하고, 캐소드 전극간의 전기적 특성의 균일도가 나쁘고, 또한 과전류에 의한 소자 파손이 쉽게 일어나는 단점이 있다. 이러한 문제점을 해소하기 위해서 전계 방출 소자에 제어 트랜지스터를 도입하게 되었다.On the other hand, the field emission device has a disadvantage in that its electrical characteristics are very unstable due to the characteristics of electrons penetrating the cathode electrode surface, the uniformity of electrical characteristics between the cathode electrodes is poor, and device breakage due to overcurrent is easily caused. In order to solve this problem, control transistors have been introduced into field emission devices.

제1도는 종래의 제어 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)을 가진 실리콘 전계 방출 소자의 단면도를 나타낸 것이다.1 shows a cross-sectional view of a silicon field emission device with a conventional control MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor).

제1도에 도시된 바와 같이, 종래의 실리콘 전계 방출 소자는, p-형 실리콘 웨이퍼(30) 상에 n-웰(311)을 가진다. 그리고, 상기 n-웰(311) 상에 전계 방출 소자의 캐소드 전극(312), 게이트 절연막(313), 게이트 전극(314)을 가지며, 상기 전계 방출 소자를 제어하기 위한 MOSFET의 드레인(323), 게이트 절연막(324), 게이트 전극(325), 드레인 전극(326)으로 구성되어 있다. 제1도에서 MOSFET의 드레인(323) 및 게이트 전극(325)에 인가되는 전압을 조정함으로써 전계 방출 특성을 쉽게 제어할 수 있다.As shown in FIG. 1, a conventional silicon field emission device has an n-well 311 on a p-type silicon wafer 30. And a cathode electrode 312, a gate insulating film 313, and a gate electrode 314 of the field emission device on the n-well 311, a drain 323 of the MOSFET for controlling the field emission device, The gate insulating film 324, the gate electrode 325, and the drain electrode 326 are formed. In FIG. 1, the field emission characteristics can be easily controlled by adjusting the voltages applied to the drain 323 and the gate electrode 325 of the MOSFET.

그러나, 상기 종래의 제어 MOSFET을 가진 실리콘 전계 방출 소자는 양호한 전기적인 특성을 지닌 MOSFET에 의해 전계 방출 출력이 제어되기 때문에 용이한 전자 방출의 제어, 전자방출 특성의 안정화 및 균일성 제고, 소자 파손(failure)의 억제 등 전계 방출 특성을 크게 개선시킬 수 있지만, 전계 방출 소자의 기판으로 반드시 실리콘 웨이퍼만을 사용하여야 하기 때문에 대면적의 전자원 장치를 제조할 수 없을 뿐만 아니라 제조 비용이 큰 문제점을 가진다.However, since the field emission output is controlled by a MOSFET having good electrical characteristics, the silicon field emission device having the conventional control MOSFET facilitates control of electron emission, stabilization and uniformity of electron emission characteristics, and device breakage. Field emission characteristics such as suppression of failure) can be greatly improved, but since a silicon wafer must be used as the substrate of the field emission device, a large area electron source device can not be manufactured and a manufacturing cost is large.

본 발명은 전자방출의 용이한 제어, 전자방출 특성의 안정화 및 균일성 제고, 소자 파손(failure)을 억제 할수 있는 제어 트랜지스터를 가진 실리콘 전계 방출 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a silicon field emission device having a control transistor capable of easily controlling electron emission, stabilization and uniformity of electron emission characteristics, and suppressing device failure.

또한, 본 발명은 저온 공정으로 유리 기판 위에 제조될 수 있어 비용을 절감할 수 있는 전계 방출 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide a field emission device and a method of manufacturing the same that can be manufactured on a glass substrate in a low temperature process can reduce the cost.

제1도는 종래의 제어 트랜지스터를 가진 전계 방출 소자의 단면도.1 is a cross-sectional view of a field emission device having a conventional control transistor.

제2도는 본 발명에 의한 제어 트랜지스터를 가진 전계 방출 소자의 단면도.2 is a cross-sectional view of a field emission device having a control transistor according to the present invention.

제3(a)도 내지 제3(k)도는 본 발명에 의한 제어 트랜지스터를 가진 전계 방출 소자의 제조공정 단면도.3 (a) to 3 (k) are sectional views of the manufacturing process of the field emission device having the control transistor according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 절연성 기판 11 : 전계 방출 소자10: insulating substrate 11: field emission device

12 : 박막 트랜지스터 20 : 절연막12 thin film transistor 20 insulating film

30 : p-형 실리콘 웨이퍼 114 : 전계 방출 소자의 게이트30 p-type silicon wafer 114 gate of field emission device

127 : 박막 트랜지스터의 게이트 전극 210 : 절연막127: gate electrode of the thin film transistor 210: insulating film

211 : 도핑된 다결정 실리콘 213 : 산화막211: doped polycrystalline silicon 213: oxide film

211a,212a,212b,212c : 도핑되지 않은 비정질 실리콘211a, 212a, 212b, 212c: undoped amorphous silicon

220 : 산화막 또는 질화막220: oxide film or nitride film

222,223,225,226,227 : 도핑된 다결정 실리콘222,223,225,226,227: Doped Polycrystalline Silicon

221a,225a : 도핑되지 않은 다결정 실리콘막221a, 225a: undoped polycrystalline silicon film

311 : n-형웰 314 : 전계 방출 소자의 게이트311 n-type well 314 gate of field emission device

본 발명의 제어 트랜지스터를 가진 전계 방출 소자는, 절연기판; 상기 절연기판 상에 수평으로 형성된 제1캐소드 전극; 상기 제1캐소드 전극의 상부 일부에 소정의 높이를 갖고 형성되어 상기 제1캐소드 전극과 전기적으로 연결되어 형성된 제2캐소드 전극; 상기 제1캐소드 전극 상부에 형성된 게이트 절연막; 상기 게이트 절연막 상부에 형성되어 상기 제2캐소드 전극과 전기적으로 접촉하지 않으면서 제2캐소드 전극을 향해 확장되어 있는 게이트 전극; 및 상기 절연기판 상에 수평으로 형성된 제1캐소드 전극의 연장선상에 형성되어 상기 제1캐소드 전극과 전기적으로 연결되는 소스영역을 구비한 박막 트랜지스터를 포함하여 이루어지는 것을 특징으로 한다.A field emission device having a control transistor of the present invention includes an insulating substrate; A first cathode electrode formed horizontally on the insulating substrate; A second cathode electrode formed on a portion of an upper portion of the first cathode electrode and electrically connected to the first cathode electrode; A gate insulating layer formed on the first cathode electrode; A gate electrode formed on the gate insulating layer and extending toward the second cathode without being in electrical contact with the second cathode; And a thin film transistor having a source region formed on an extension line of the first cathode electrode formed horizontally on the insulating substrate and electrically connected to the first cathode electrode.

본 발명의 제어 트랜지스터를 가진 전계 방출 소자 제조 방법은, 절연기판위에 도핑되지 제1비정질 실리콘막을 형성하는 단계와; 상기 도핑되지 않은 상기 제1비정질 실리콘막 상부의 선택된 영역에 제1마스크 층을 형성하여 상기 제1비정질 실리콘막에 불순물을 주입하는 단계와; 상기 제1비정질 실리콘막을 다결정 실리콘막으로 변환하는 동시에 상기 주입된 불순물을 활성화 한 후, 제2비정질 실리콘막을 기판 전면에 형성하고, 그 후 상기 제2비정질 실리콘막 상부의 선택된 영역에 제2마스크 층을 형성하는 단계와; 상기 제2마스크 층을 이용하여 상기 제2비정질 실리콘막을 식각하여 기둥이 있는 원추형의 실리콘 캐소드 전극 몸체를 형성하는 단계와; 상기 제1마스크 층을 제거한 후, 제1절연막을 전체구조 상부에 형성하고, 그 후 상기 제1절연막의 선택된 영역에 선택된 크기의 도핑되지 않은 실리콘막으로 이루어진 박막 트랜지스터의 게이트 몸체를 형성하는 단계와; 상기 실리콘 캐소드 전극 몸체 및 상기 박막 트랜지스터의 게이트 몸체, 상기 다결정 실리콘막의 선택된 영역에 불순물을 주입하여 전계 방출 소자의 캐소드 전극 및 박막 트랜지스터의 채널, 소스, 드레인을 형성하는 단계와; 상기 전체 구조 상부에 제2절연막을 형성한 후 상기 박막 트랜지스터의 드레인 및 게이트 상의 제1 및 제2절연막을 제거하여 상기 게이트 및 소스의 일부를 노출시키는 단계와; 상기 전체 구조 상부에 전도막 및 평탄화 층을 순차적으로 형성하는 단계와; 상기 전도막 및 평탄화 층에 대해 에치백 공정을 수행하여 캐소드 전극 부분의 전도막을 제거한 후, 상기 제1 및 제2산화막의 선택된 영역을 제거하여 상기 원추형 캐소드 전극을 노출시키는 단계; 및 상기 전도막을 패터닝하여 전계 방출 소자의 게이트 및 박막 트랜지스터의 드레인 전극과 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of manufacturing a field emission device with a control transistor of the present invention includes the steps of forming a first amorphous silicon film doped on an insulating substrate; Implanting an impurity into the first amorphous silicon film by forming a first mask layer in a selected region over the undoped first amorphous silicon film; After converting the first amorphous silicon film to a polycrystalline silicon film and activating the implanted impurities, a second amorphous silicon film is formed on the entire surface of the substrate, and then a second mask layer is formed on the selected region above the second amorphous silicon film. Forming a; Etching the second amorphous silicon film using the second mask layer to form a pillar-shaped conical silicon cathode electrode body; After removing the first mask layer, forming a first insulating film over the entire structure, and then forming a gate body of a thin film transistor made of an undoped silicon film of a selected size in a selected region of the first insulating film; ; Implanting impurities into the silicon cathode electrode body, the gate body of the thin film transistor, and selected regions of the polycrystalline silicon film to form channels, sources, and drains of the cathode electrode of the field emission device and the thin film transistor; Forming a second insulating layer over the entire structure and exposing portions of the gate and the source by removing the first and second insulating layers on the drain and the gate of the thin film transistor; Sequentially forming a conductive film and a planarization layer on the entire structure; Performing an etch back process on the conductive film and the planarization layer to remove the conductive film of the cathode electrode portion, and then removing selected regions of the first and second oxide films to expose the conical cathode electrode; And patterning the conductive film to form a gate of the field emission device, a drain electrode of the thin film transistor, and a gate electrode.

또한, 본 발명의 제어 트랜지스터를 가진 전계 방출 소자 제조 방법은, 절연 기판 위에 도핑되지 않은 제1비정질 실리콘막을 형성하는 단계와; 상기 제1비정질 실리콘막 일부에 불순물을 주입하고 상기 제1비정질 실리콘막을 열처리하여 제1다결정 실리콘막으로 변화시키는 단계와; 상기 제1비정질 실리콘막 상부의 일부에 기둥이 있는 원추형의 실리콘 캐소드 전극 몸체를 형성하는 단계와; 전체구조 상부에 제1절연막을 형성하고 상기 제1절연막 상에 소정크기의 박막 트랜지스터의 게이트 전극을 형성하는 단계와; 상기 실리콘 캐소드 전극 몸체, 상기 제1다결정 실리콘막의 일부에 불순물을 주입하여 박막 트랜지스터의 소스 및 드레인을 형성하는 단계와; 전체구조 상부에 제2절연막을 형성하고 상기 박막트랜지스터의 게이트 전극 및 드레인을 노출시키는 단계와; 상기 전체 구조 상부에 전도막 및 평탄화 층을 순차적으로 형성하는 단계와; 상기 전도막 및 평탄화 층에 대해 에치백 공정을 수행하여 캐소드 전극 부분의 전도막질을 제거한 후, 상기 제1 및 제2산화막의 선택된 영역을 제거하여 캐소드 전극을 노출시키는 단계; 및 상기 전도막을 패터닝하여 전계 방출 소자의 게이트 및 박막 트랜지스터의 드레인 전극과 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, the method of manufacturing a field emission device having a control transistor of the present invention includes the steps of forming an undoped first amorphous silicon film on an insulating substrate; Implanting an impurity into a portion of the first amorphous silicon film and heat treating the first amorphous silicon film to form a first polycrystalline silicon film; Forming a conical silicon cathode electrode body having a column on a portion of the first amorphous silicon film; Forming a first insulating film over the entire structure and forming a gate electrode of a thin film transistor having a predetermined size on the first insulating film; Implanting impurities into the silicon cathode electrode body and a portion of the first polycrystalline silicon film to form a source and a drain of the thin film transistor; Forming a second insulating layer over the entire structure and exposing the gate electrode and the drain of the thin film transistor; Sequentially forming a conductive film and a planarization layer on the entire structure; Performing an etch back process on the conductive film and the planarization layer to remove the conductive film of the cathode electrode portion, and then removing selected regions of the first and second oxide films to expose the cathode electrode; And patterning the conductive film to form a gate of the field emission device, a drain electrode of the thin film transistor, and a gate electrode.

이하, 첨부된 도면을 참조하여 본 발명의 전계 방출 소자 및 그 제조 방법을 상세히 살펴본다.Hereinafter, with reference to the accompanying drawings looks at the field emission device of the present invention and its manufacturing method in detail.

먼저, 본 발명에서 제안하는 제어 트랜지스터를 가진 전계 방출 소자(field emission device)를 제2도를 참조하여 상세히 살펴본다.First, a field emission device having a control transistor proposed in the present invention will be described in detail with reference to FIG. 2.

제2도에 도시된 바와 같이, 절연성 기판(10) 위에 실리콘 전계 방출 소자(11)과 박막 트랜지스터(12)로 구성되고, 상기 실리콘 전계 방출 소자의 캐소드 전극(111)과 상기 박막 트랜지스터의 소스(122)는 전기적으로 서로 연결되어 있으며, 상기 박막 트랜지스터의 게이트(125) 및 드레인(123)에 인가되는 전압을 조정함으로써 상기 전계 방출 소자의 방출 특성을 제어한다.As shown in FIG. 2, a silicon field emission device 11 and a thin film transistor 12 are formed on an insulating substrate 10, and a cathode electrode 111 of the silicon field emission device and a source of the thin film transistor ( 122 is electrically connected to each other, and controls emission characteristics of the field emission device by adjusting voltages applied to the gate 125 and the drain 123 of the thin film transistor.

상기 절연성 기판(10)은 산화막, 질화막, 석영 또는 유리 등으로 이루어지며, 상기 실리콘 전계 방출 소자(11)는 하나 또는 다수 개의 어레이(array)로 구성된다. 각 전계 방출 소자는 캐소드 전극(111)과 상기 캐소드 전극(111)의 선택된 영역에 기둥을 가진 원추형의 실리콘 캐소드 전극(112)와 상기 캐소드 전극(112)에 전기장을 인가하기 위해 선택된 영역에 게이트 절연막(113) 및 게이트(114)를 가진다. 한편 상기 박막 트랜지스터(12)는 도핑되지 않은 다결정 실리콘으로 이루어진 채널(121)과 상기 채널(121)의 양 측면에 도핑된 다결정 실리콘으로 이루어진 소스(122)/드레인(123)과 상기 채널(121) 및 소스(122)/드레인(123) 위에 형성된 게이트 절연막(124)와 상기 게이트 절연막(124) 위의 선택된 영역에 형성된 게이트(125)와 상기 드레인(123) 및 게이트(125)에 각각 연결된 드레인 전극(126)과 게이트 전극(127)을 가진다. 상기 전계 방출 소자의 캐소드 전극(111)과 상기 박막 트랜지스터의 소스(122)는 동일한 층에 형성되며 전기적으로 서로 연결되어 있다.The insulating substrate 10 is formed of an oxide film, a nitride film, quartz, glass, or the like, and the silicon field emission device 11 is composed of one or a plurality of arrays. Each field emission device has a gate insulating film in a region selected to apply an electric field to the cathode electrode 111 and the conical silicon cathode electrode 112 having a column in the selected region of the cathode electrode 111 and the cathode electrode 112. 113 and the gate 114. Meanwhile, the thin film transistor 12 includes a channel 121 made of undoped polycrystalline silicon and a source 122 / drain 123 made of polycrystalline silicon doped on both sides of the channel 121 and the channel 121. And a gate insulating layer 124 formed on the source 122 and the drain 123, and a drain electrode connected to the gate 125 and the drain 123 and the gate 125 formed in the selected region on the gate insulating layer 124, respectively. 126 and the gate electrode 127. The cathode electrode 111 of the field emission device and the source 122 of the thin film transistor are formed on the same layer and are electrically connected to each other.

전계 방출 장치의 아노드는 상기 제3도의 기판과는 다른 새로운 절연성 기판상에 금속 또는 ITO(Indium Tin Oxide)로 구성되며, 상기 아노드가 형성되어 있는 기판과 상기 제2도의 전계 방출 소자의 캐소드 전극(111 및 112) 및 게이트(114), 박막 트랜지스터가 형성되어 있는 기판을 서로 진공 패키징(packaging)하여 3극형 전계 방출 소자를 완성한다.The anode of the field emission device is made of metal or ITO (Indium Tin Oxide) on a new insulating substrate different from the substrate of FIG. 3, and the cathode on which the anode is formed and the cathode of the field emission element of FIG. Substrates 111 and 112, the gate 114, and the substrate on which the thin film transistors are formed are vacuum-packed with each other to complete a tripolar field emission device.

상기 본 발명의 전계 방출 소자의 제조방법을 제3(a)도 내지 제3(k)도를 참조하여 설명하면 다음과 같다.The method of manufacturing the field emission device according to the present invention will be described with reference to FIGS. 3 (a) to 3 (k) as follows.

먼저, 제3(a)도에 도시되어 있는 바와 같이, 산화막, 질화막, 석영 또는 유리 등으로 이루어진 절연성 기판(20)위에 저압 화학 기상 증착법(Low Pressure Chemical Vapor Deposition: LPCVD) 또는 플라즈마 증강 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 이용하여 도핑되지 않은 비정질 실리콘(amorphous silicon) 박막(211A)를 형성한다.First, as shown in FIG. 3 (a), a low pressure chemical vapor deposition (LPCVD) or plasma enhanced chemical vapor deposition method is carried out on an insulating substrate 20 made of an oxide film, a nitride film, quartz, glass, or the like. (Plasma Enhanced Chemical Vapor Deposition: PECVD) is used to form an undoped amorphous silicon thin film 211A.

제3(b)도에 도시된 바와 같이 상기 비정질 실리콘(211A) 위에 산화막 또는 질화막을 증착한 후, 광리소그래피(photolithography)와 식각 공정을 이용하여 상기 비정질 실리콘(211A) 위의 선택된 영역에 산화막 또는 질화막으로 이루어진 제1절연막(220)을 소정의 크기로 형성한다. 그 후 이온주입(ion implantation) 또는 이온샤우어(ion shower) 공정을 이용하여 n-형 또는 p-형의 불순물 원소를 상기 제1절연막(220)을 마스크 층(mask layer)으로 하여 상기 비정질 실리콘(211A)에 주입한다. 상기 제1절연막(220) 아래 부분의 비정질 실리콘(211A)는 차후 박막 트랜진스터가 형성될 영역이며, 상기 불순물 원소는 n-형인 경우 주로 인(P)으로 구성되며, p-형인 경우는 붕소(B)로 이루어진다.As shown in FIG. 3 (b), after an oxide film or a nitride film is deposited on the amorphous silicon 211A, the oxide film or the nitride film is formed on the selected region on the amorphous silicon 211A by using photolithography and etching processes. A first insulating film 220 made of a nitride film is formed to a predetermined size. Thereafter, the amorphous silicon is formed using an n-type or p-type impurity element as the mask layer as a mask layer using an ion implantation or an ion shower process. Inject to (211A). Amorphous silicon 211A below the first insulating layer 220 is a region where a thin film transistor is to be formed later. The impurity element is mainly composed of phosphorus (P) when n-type, and boron when p-type. (B).

어어서, 제3(c)도에 도시된 바와 같이 상기 제3(b)도의 공정 후, 전기로 열처리 또는 레이저 어닐링(laser annealing)으로 상기 비정질 실리콘(211A)을 다결정 실리콘으로 변환시킴과 아울러 비정질 실리콘(211A)에 주입된 불순물 원소를 활성화하여 도핑된 다결정 실리콘으로 이루어진 캐소드 전극(211)과 도핑되지 않은 다결정 실리콘(221A)을 형성한 후, LPCVD 또는 PECVD를 이용하여 상기 캐소드 전극(211) 및 상기 제1절연막(220)의 전면에 도핑되지 않은 비정질 실리콘(212A)를 형성한다. 그 후, 상기 비정질 실리콘(212A) 위에 산화막 또는 질화막을 증착한 후 광리소그래피와 식각 공정을 이용하여 상기 비정질 실리콘(212A) 위에 선택된 영역에 산화막 또는 질화막으로 이루어진 원판 모양의 제2절연막(210)을 형성한다. 상기 원판모양의 제2절연막(210)은 상기 제3(b)도의 제1절연막(220)과 수직적으로 서로 중첩되지 않도록 형성하며, 상기 비정질 실리콘(212A)을 부분 식각할 때 마스크 층으로 이용된다.For example, as shown in FIG. 3 (c), after the process of FIG. 3 (b), the amorphous silicon 211A is converted into polycrystalline silicon by annealing an electric furnace or laser annealing. After activating the impurity element implanted in the silicon 211A, the cathode electrode 211 made of doped polycrystalline silicon and the undoped polycrystalline silicon 221A are formed, and then the cathode electrode 211 and the LPCVD or PECVD are used. An undoped amorphous silicon 212A is formed on the entire surface of the first insulating layer 220. Thereafter, an oxide film or a nitride film is deposited on the amorphous silicon 212A, and a disk-shaped second insulating film 210 made of an oxide film or a nitride film is formed on a region selected on the amorphous silicon 212A by using photolithography and etching processes. Form. The disc-shaped second insulating film 210 is formed so as not to vertically overlap with the first insulating film 220 of FIG. 3 (b), and is used as a mask layer when partially etching the amorphous silicon 212A. .

제3(d)도에서는, 상기 제3(c)도의 공정 후, 상기 비정질 실리콘(212A)을 등방성 식각(isotropic etch) 및 비등방성 식각(anisotropic etch)의 2단계로 식각(1차: 등방성, 2차: 비등방성)하여 기둥이 있는 잘린 원추형의 실리콘(212B)을 형성한다. 식각 공정 후 마스크 층으로 사용된 제2절연막(210)은 그대로 유지될 수도 있다.In FIG. 3 (d), after the process of FIG. 3 (c), the amorphous silicon 212A is etched in two steps of isotropic etching and anisotropic etching (primary: isotropic, Secondary: anisotropic) to form columnar truncated conical silicon 212B. After the etching process, the second insulating layer 210 used as the mask layer may be maintained as it is.

제3(e)도에서는, 상기 기둥이 있는 잘린 원추형의 실리콘(212B)을 등방성 습식식각(isotropic wet etch)하여 기둥이 있고 끝이 뾰족한 원추형의 실리콘(212C)(캐소드 전극 몸체)를 형성한다. 상기 등방성 습식 식각은 불산(HF), 초산(CH3COOH), 질산(HNO3)을 적당히 혼합하여 만든 용액으로 수행한다. 상기 캐소드 전극 몸체(212C)의 끝은 상기 실리콘막(212B)의 목이 가장 잘록한 부분에서 형성되며, 마스크 층(210)은 캐소드 전극 몸체(212C)가 완성되면 실리콘(212B)(또는 캐소드 전극 몸체(212C))에서 자동적으로 분리된다.In FIG. 3 (e), the pillared truncated conical silicon 212B is isotropic wet etched to form a pillared and pointed conical silicon 212C (cathode electrode body). The isotropic wet etching is performed with a solution made by properly mixing hydrofluoric acid (HF), acetic acid (CH 3 COOH), and nitric acid (HNO 3 ). An end of the cathode electrode body 212C is formed at the neck of the silicon film 212B, and the mask layer 210 is formed of silicon 212B (or a cathode electrode body) when the cathode electrode body 212C is completed. 212C)).

계속하여 제3(f)도에서는, 상기 제3(e)도의 공정 후, 상기 제1절연막(220)을 습식식각으로 제거한 후, 화학 기상 증착법을 이용하여 기판 전면에 산화막(224)를 형성한다. 상기 산화막(224)는 박막 트랜지스터의 게이트 절연막으로 사용된다. 그후 상기 게이트 산화막(224) 상에 도핑되지 않은 실리콘 박막을 증착한 후, 광리소그래피와 식각 공정을 이용하여 상기 도핑되지 않은 실리콘 박막을 패터닝(patterning)하여 상기 도핑되지 않은 다결정 실리콘막(221A) 위의 선택된 영역에 선택된 크기의 박막 트랜지스터의 게이트 몸체(225A)를 형성한다.Subsequently, in FIG. 3 (f), after the process of FIG. 3 (e), the first insulating film 220 is removed by wet etching, and then an oxide film 224 is formed on the entire surface of the substrate by chemical vapor deposition. . The oxide film 224 is used as a gate insulating film of a thin film transistor. Thereafter, an undoped silicon thin film is deposited on the gate oxide layer 224, and then patterned to form the undoped silicon thin film using photolithography and etching to form a layer on the undoped polycrystalline silicon film 221A. The gate body 225A of the thin film transistor of the selected size is formed in the selected region of the.

제3(g)도에서는, 상기 제3(f)도의 공정 후, 이온주입 또는 이온샤우어를 이용하여 n-형 또는 p-형 불순물 원소를 상기 캐소드 전극 몸체(212C), 상기 박막 트랜지스터의 게이트 몸체(225A) 및 상기 도핑되지 않은 다결정 실리콘막(221A)의 선택된 영역에 주입한 후 열처리를 거쳐 불순물 원소를 활성화하여, 박막 트랜지스터의 채널(221), 소스(222)/드레인(223) 및 게이트(225)을 형성함과 아울러 캐소드 전극(212)을 형성한다. 상기 불순물 원소는 n-형인 경우 주로 인(P)으로, p-형인 경우는 붕소(B)로 이루어지고, 도핑 형(type)은 상기 제3(c)도의 캐소드 전극(211)의 도핑 형과 동일하게 이루어지도록 한다. 상기 캐소드 전극(212)의 표면 근처 영역은 도핑된 다결정 실리콘으로 이루어지고 내부는 도핑되지 않은 다결정 실리콘으로 이루어진다. 상기 제3(g)도의 공정에서 박막 트랜지스터의 소스(222)는 상기 전계 방출소자의 캐소드 전극(211)과 연결이 되도록 형성한다.In FIG. 3 (g), after the process of FIG. 3 (f), an n-type or p-type impurity element is formed into the gate of the cathode electrode body 212C and the thin film transistor using ion implantation or an ion shower. After implanting into the selected region of the body 225A and the undoped polycrystalline silicon film 221A and performing heat treatment to activate the impurity element, the channel 221, the source 222 / drain 223 and the gate of the thin film transistor are activated. In addition to forming 225, a cathode electrode 212 is formed. The impurity element is mainly composed of phosphorus (P) in the case of n-type, boron (B) in the case of p-type, and the doping type is the doping type of the cathode electrode 211 of FIG. Do the same. The region near the surface of the cathode electrode 212 is made of doped polycrystalline silicon and the inside is made of undoped polycrystalline silicon. In the process of FIG. 3 (g), the source 222 of the thin film transistor is formed to be connected to the cathode electrode 211 of the field emission device.

제3(h)도에서는, 상기 제3(g)도의 구조 위에 화학적 기상 증착법을 이용하여 산화막(213)을 기판 전면에 증착한다. 상기 산화막(213)은 전계 방출 소자의 게이트 절연막으로 사용된다. 그 후 광리소그래피와 식각 공정을 이용하여 박막 트랜지스터의 드레인(223) 및 게이트(225) 위의 산화막(213) 및 (224)을 패터닝하여 콘택홀(contact hole)을 형성한다.In FIG. 3 (h), the oxide film 213 is deposited on the entire surface of the substrate using the chemical vapor deposition method on the structure of FIG. 3 (g). The oxide film 213 is used as a gate insulating film of the field emission device. Thereafter, contact holes are formed by patterning the oxide layers 213 and 224 on the drain 223 and the gate 225 of the thin film transistor using photolithography and an etching process.

제3(i)도에서는, 상기 제3(h)도의 구조 위에 화학적 기상 증착법 또는 물리적 기상증착법(physical vapor deposition)을 이용하여 금속막 또는 도핑된 실리콘(214A)을 증착한다. 그 후 상기 금속막 또는 도핑된 실리콘(214A) 상에 포토레지스터(photoresist)나 SOG(Spin-On-Glass) 물질(230)을 증착한다. 여기서, 상기 금속막 또는 도핑된 실리콘(214A)는 전계 방출 소자의 게이트 전극 물질로 사용되며, 상기 포토레지스터나 SOG 물질(230)은 평탄화 층으로 사용된다.In FIG. 3 (i), a metal film or doped silicon 214A is deposited on the structure of FIG. 3 (h) by chemical vapor deposition or physical vapor deposition. Thereafter, a photoresist or spin-on-glass (SOG) material 230 is deposited on the metal layer or the doped silicon 214A. Here, the metal film or doped silicon 214A is used as the gate electrode material of the field emission device, and the photoresist or SOG material 230 is used as the planarization layer.

제3(j)도에서는, 상기 제3(i)도의 공정 후, 플라즈마 식각 방법으로 에치백(etch-back) 공정을 수행하며, 포토레지스터 또는 SOG 물질(230)과 금속막 또는 도핑된 실리콘(214A)을 동시에 식각한다. 이때, 포토레지스터 또는 SOG 물질(230)과, 금속막 또는 도핑된 실리콘(214A) 및 산화막(213)의 식각율 차이와 식각 시간을 제어함으로써, 상기 캐소드 전극(212) 위의 부분에 형성되어 있는 금속막 또는 도핑된 실리콘(214A)을 원하는 모양으로 제거하여 전계 방출 소자의 게이트 구멍을 형성할 수 있다. 그 후 캐소드 전극(212) 주위의 산화막(213 및 224)을 습식식각 또는 증기상 식각(vapor phase etch)으로 제거하여 캐소드 전극(212)를 노출시킨다.In FIG. 3 (j), after the process of FIG. 3 (i), an etch-back process is performed by a plasma etching method, and a photoresist or SOG material 230 and a metal film or doped silicon ( 214A) is simultaneously etched. In this case, the etching rate difference and the etching time of the photoresist or the SOG material 230, the metal film or the doped silicon 214A, and the oxide film 213 are controlled to form an upper portion of the cathode electrode 212. The metal film or the doped silicon 214A may be removed to form a gate hole of the field emission device. The oxide films 213 and 224 around the cathode electrode 212 are then removed by wet or vapor phase etch to expose the cathode electrode 212.

끝으로, 제3(k)도에서는 상기 제3(j)도의 공정 후, 광리소그래피와 식각 공정으로 상기 금속 또는 도핑된 실리콘(214A)을 패터닝하여 전계 방출 소자의 게이트(214), 박막 트랜지스터의 드레인 전극(226) 및 게이트 전극(227)을 형성한다.Finally, in FIG. 3 (k), after the process of FIG. 3 (j), the metal or doped silicon 214A is patterned by photolithography and etching to form the gate 214 of the field emission device and the thin film transistor. The drain electrode 226 and the gate electrode 227 are formed.

이상과 같은 본 발명에 의한 상기 제조 방법은 모든 공정이 600℃ 이하의 온도에서 수행될 수 있고, 또한 반도체 집적회로 공정과 양립할 수 있다.The manufacturing method according to the present invention as described above all the processes can be carried out at a temperature of 600 ℃ or less, it is also compatible with the semiconductor integrated circuit process.

본 발명에서는 전계 방출 소자에 제어 박막 트랜지스터를 도입함으로써, 전계 방출 소자의 방출 특성을 쉽게 제어할 수 있을 뿐만 아니라 전자방출 특성의 안정화 및 균일성 제고, 소자 파손의 억제 등의 효과를 기대할 수 있다. 또한, 전계 방출 소자 및 제어 트랜지스터의 액티브 물질로 절연성 기판 위에 형성된 다결정 실리콘으로 구성하고 전계 방출 소자를 600℃ 이하의 반도체 공정으로 제조할 수 있기 때문에, 대면적 및 저가격의 유리를 전계 방출 소자의 기판으로 사용할 수 있고 더불어 제조 생산성도 크게 증대시킬 수 있다. 이에 따라, 본 발명을 이용하면 전계 방출 소자의 특성을 쉽게 제어할 수 있고 아울러 저가격 및 대면적의 전계 방출 소자를 반도체 공정으로 쉽게 제조할 수 있다.In the present invention, by introducing a control thin film transistor into the field emission device, not only the emission characteristics of the field emission device can be easily controlled, but also effects such as stabilization and uniformity of electron emission characteristics, suppression of element breakage, and the like can be expected. In addition, since the active material of the field emission device and the control transistor is composed of polycrystalline silicon formed on an insulating substrate and the field emission device can be manufactured by a semiconductor process of 600 ° C. or less, a large area and low cost glass can be used as the substrate of the field emission device. In addition, it can significantly increase the manufacturing productivity. Accordingly, by using the present invention, the characteristics of the field emission device can be easily controlled, and the low cost and large area field emission device can be easily manufactured by the semiconductor process.

Claims (17)

절연기판; 상기 절연기판 상에 수평으로 형성된 제1캐소드 전극; 상기 제1캐소드 전극의 상부 일부에 소정의 높이를 갖고 형성되어 상기 제1캐소드 전극과 전기적으로 연결되어 형성된 제2캐소드 전극; 상기 제1캐소드 전극 상부에 형성된 게이트 절연막; 상기 게이트 절연막 상부에 형성되어 상기 제2캐소드 전극과 전기적으로 접촉하지 않으면서 제2캐소드 전극을 향해 확장되어 있는 게이트 전극; 및 상기 절연기판 상에 수평으로 형성된 제1캐소드 전극의 연장선상에 형성되어 상기 제1캐소드 전극과 전기적으로 연결되는 소스영역을 구비한 박막 트랜지스터를 포함하여 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자.Insulating substrate; A first cathode electrode formed horizontally on the insulating substrate; A second cathode electrode formed on a portion of an upper portion of the first cathode electrode and electrically connected to the first cathode electrode; A gate insulating layer formed on the first cathode electrode; A gate electrode formed on the gate insulating layer and extending toward the second cathode without being in electrical contact with the second cathode; And a thin film transistor having a source region formed on an extension line of the first cathode electrode formed horizontally on the insulating substrate and electrically connected to the first cathode electrode. device. 제1항에 있어서, 상기 절연기판이 산화막, 질화막, 석영, 또는 유리로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자.The field emission device as claimed in claim 1, wherein the insulating substrate is made of an oxide film, a nitride film, quartz, or glass. 제1항에 있어서, 상기 제2캐소드 전극은 기둥을 가진 원추형의 다결정 실리콘막으로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자.2. The field emission device as claimed in claim 1, wherein the second cathode electrode is made of a conical polycrystalline silicon film having pillars. 제1항에 있어서, 상기 박막 트랜지스터는 다결정 실리콘막으로 이루어진 소스, 채널 및 드레인을 가지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자.The field emission device as claimed in claim 1, wherein the thin film transistor has a source, a channel, and a drain made of a polycrystalline silicon film. 절연기판 위에 도핑되지 않은 제1비정질 실리콘막을 형성하는 단계와; 상기 도핑되지 않은 제1비정질 실리콘막 상부의 선택된 영역에 제1마스크 층을 형성하여 상기 제1비정질 실리콘막에 불순물을 주입하는 단계와; 상기 제1비정질 실리콘막을 다결정 실리콘막으로 변환하는 동시에 상기 주입된 불순물을 활성화 한 후, 제2비정질 실리콘막을 기판 전면에 형성하고, 그 후 상기 상기 제2비정질 실리콘막 상부의 선택된 영역에 제2마스크 층을 형성하는 단계와; 상기 제2마스크 층을 이용하여 상기 제2비정질 실리콘막을 식각하여 기둥이 있는 원추형의 실리콘 캐소드 전극 몸체를 형성하는 단계와; 상기 제1마스크 층을 제거한 후, 제1절연막을 전체구조 상부에 형성하고, 그 후 상기 제1절연막의 선택된 영역에 선택된 크기의 도핑되지 않은 실리콘막으로 이루어진 박막 트랜지스터의 게이트 몸체를 형성하는 단계와; 상기 실리콘 캐소드 전극 몸체 및 상기 박막 트랜지스터의 게이트 몸체, 상기 다결정 실리콘막의 선택된 영역에 불순물을 주입하여 전계 방출 소자의 캐소드 전극 및 박막 트랜지스터의 채널, 소스, 드레인을 형성하는 단계와; 상기 전체 구조 상부에 제2절연막을 형성한 후 상기 박막 트랜지스터의 드레인 및 게이트 상의 제1 및 제2절연막을 제거하여 상기 게이트 및 드레인의 일부를 노출시키는 단계와; 상기 전체 구조 상부에 전도막 및 평탄화 층을 순차적으로 형성하는 단계와; 상기 전도막 및 평탄화 층에 대해 에치백 공정을 수행하여 캐소드 전극 부분의 전도막을 제거한 후, 상기 제1 및 제2산화막의 선택된 영역을 제거하여 상기 원추형 캐소드 전극을 노출시키는 단계; 및 상기 전도막을 패터닝하여 전계 방출 소자의 게이트 및 박막 트랜지스터의 드레인 전극과 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.Forming a undoped first amorphous silicon film on the insulating substrate; Implanting an impurity into the first amorphous silicon film by forming a first mask layer in a selected region over the undoped first amorphous silicon film; After converting the first amorphous silicon film into a polycrystalline silicon film and activating the implanted impurities, a second amorphous silicon film is formed on the entire surface of the substrate, and then a second mask is formed on the selected region above the second amorphous silicon film. Forming a layer; Etching the second amorphous silicon film using the second mask layer to form a pillar-shaped conical silicon cathode electrode body; After removing the first mask layer, forming a first insulating film over the entire structure, and then forming a gate body of a thin film transistor made of an undoped silicon film of a selected size in a selected region of the first insulating film; ; Implanting impurities into the silicon cathode electrode body, the gate body of the thin film transistor, and selected regions of the polycrystalline silicon film to form channels, sources, and drains of the cathode electrode of the field emission device and the thin film transistor; Forming a second insulating layer over the entire structure and exposing portions of the gate and the drain by removing the drain and the first and second insulating layers on the gate of the thin film transistor; Sequentially forming a conductive film and a planarization layer on the entire structure; Performing an etch back process on the conductive film and the planarization layer to remove the conductive film of the cathode electrode portion, and then removing selected regions of the first and second oxide films to expose the conical cathode electrode; And patterning the conductive film to form a gate of the field emission device, a drain electrode of the thin film transistor, and a gate electrode. 제5항에 있어서, 상기 절연기판이 산화막, 질화막, 석영, 또는 유리로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.6. The method of manufacturing a field emission device having a control transistor according to claim 5, wherein said insulating substrate is made of an oxide film, a nitride film, quartz, or glass. 제5항에 있어서, 상기 비정질 실리콘막을 다결정 실리콘막으로의 변환 및 불순물 활성화가 전기로 열처리 또는 레이저 어닐링으로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.The method of manufacturing a field emission device having a control transistor according to claim 5, wherein the conversion of the amorphous silicon film into a polycrystalline silicon film and activation of impurities are performed by an electric furnace heat treatment or laser annealing. 제5항에 있어서, 상기 기둥이 있는 원추형의 캐소드 전극 몸체는 상기 비정질 실리콘막을 등방성 건식 식각, 비등방성 건식 식각, 등방성 습식 식각을 순차적으로 수행하여 형성하는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.6. The field emission device as claimed in claim 5, wherein the pillar-shaped cathode electrode body is formed by sequentially performing isotropic dry etching, anisotropic dry etching, and isotropic wet etching. Manufacturing method. 제5항에 있어서, 상기 실리콘 캐소드 전극 몸체 및 상기 박막 트랜지스터의 게이트 몸체, 상기 소스 및 드레인의 불순물은 이온주입 또는 이온샤우어로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.6. The method of claim 5, wherein impurities in the silicon cathode electrode body and the gate body, the source and the drain of the thin film transistor are formed by ion implantation or ion shower. 제5항에 있어서, 상기 캐소드 전극 부분의 전도막의 제거는 에치백 공정으로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.6. The method of manufacturing a field emission device having a control transistor according to claim 5, wherein the removal of the conductive film of the cathode electrode portion is performed by an etch back process. 제8항에 있어서, 상기 등방성 습식 식각은 불산(HF), 초산(CH3COOH), 질산(HNO3)의 혼합용액으로 수행되는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.The method of claim 8, wherein the isotropic wet etching is performed with a mixed solution of hydrofluoric acid (HF), acetic acid (CH 3 COOH), and nitric acid (HNO 3 ). 절연기판 위에 도핑되지 않은 제1비정질 실리콘막을 형성하는 단계와; 상기 제1비정질 실리콘막 일부에 불순물을 주입하고 상기 제1비정질 실리콘막을 열처리하여 제1다결정 실리콘막으로 변화시키는 단계와; 상기 제1비정질 실리콘막 상부의 일부에 기둥이 있는 원추형의 실리콘 캐소드 전극 몸체를 형성하는 단계와; 전체구조 상부에 제1절연막을 형성하고 상기 제1절연막 상에 소정크기의 박막 트랜지스터의 게이트 전극을 형성하는 단계와; 상기 실리콘 캐소드 전극 몸체, 상기 제1다결정 실리콘막의 일부에 불순물을 주입하여 박막 트랜지스터의 소스 및 드레인을 형성하는 단계와; 전체구조 상부에 제2절연막을 형성하고 상기 박막트랜지스터의 게이트 전극 및 드레인을 노출시키는 단계와; 상기 전체 구조 상부에 전도막 및 평탄화 층을 순차적으로 형성하는 단계와; 상기 전도막 및 평탄화 층에 대해 에치백 공정을 수행하여 캐소드 전극 부분의 전도막질을 제거한 후, 상기 제 및 제2산화막의 선택된 영역을 제거하여 캐소드 전극을 노출시키는 단계; 및 상기 전도막을 패터닝하여 전계 방출 소자의 게이트 및 박막 트랜지스터의 드레인 전극과 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.Forming a undoped first amorphous silicon film on the insulating substrate; Implanting an impurity into a portion of the first amorphous silicon film and heat treating the first amorphous silicon film to form a first polycrystalline silicon film; Forming a conical silicon cathode electrode body having a column on a portion of the first amorphous silicon film; Forming a first insulating film over the entire structure and forming a gate electrode of a thin film transistor having a predetermined size on the first insulating film; Implanting impurities into the silicon cathode electrode body and a portion of the first polycrystalline silicon film to form a source and a drain of the thin film transistor; Forming a second insulating layer over the entire structure and exposing the gate electrode and the drain of the thin film transistor; Sequentially forming a conductive film and a planarization layer on the entire structure; Performing an etch back process on the conductive film and the planarization layer to remove the conductive film of the cathode electrode portion, and then removing selected regions of the first and second oxide films to expose the cathode electrode; And patterning the conductive film to form a gate of the field emission device, a drain electrode of the thin film transistor, and a gate electrode. 재12항에 있어서, 상기 절연기판이 산화막, 질화막, 석영, 또는 유리로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.The method according to claim 12, wherein the insulating substrate is formed of an oxide film, a nitride film, quartz, or glass. 제12항에 있어서, 상기 제1비정질 실리콘막을 다결정 실리콘막으로의 변환은 전기로 열처리 또는 레이저 어닐링으로 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.The method according to claim 12, wherein the conversion of the first amorphous silicon film to a polycrystalline silicon film is performed by an electric furnace heat treatment or laser annealing. 제12항에 있어서, 상기 제1비정질 실리콘막 상부의 일부에 기둥이 있는 원추형의 실리콘 캐소드 전극 몸체를 형성하는 단계는, 상기 제1다결정 실리콘막형성후 전체 구조 상부에 제2비정질 실리콘막을 형성하고, 상기 제2비정질 실리콘막상에 선택된 영역에 마스크 층을 형성하는 단계; 및 상기 마스크 층을 이용하여 상기 제2비정질 실리콘막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 제어 트랜시스터를 갖는 전계 방출 소자 제조 방법.The method of claim 12, wherein the forming of the conical silicon cathode electrode body having a pillar on the upper part of the first amorphous silicon film comprises forming a second amorphous silicon film on the entire structure after forming the first polycrystalline silicon film. Forming a mask layer on a selected region on the second amorphous silicon film; And etching the second amorphous silicon film using the mask layer. 제15항에 있어서, 상기 제2비정질 실리콘막을 식각하는 단계는, 등방성 건식 식각, 비등방성 건식 식각, 등방성 습식 식각을 순차적으로 수행하는 에치백 공정을 수행함으로써 이루어지는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.The electric field having a control transistor of claim 15, wherein the etching of the second amorphous silicon layer is performed by performing an etch back process sequentially performing isotropic dry etching, anisotropic dry etching, and isotropic wet etching. Method of manufacturing the emitting device. 제16항에 있어서, 상기 등방성 습식 식각은 불산(HF), 초산(CH3COOH), 질산(HNO3)의 혼합용액으로 수행되는 것을 특징으로 하는 제어 트랜지스터를 갖는 전계 방출 소자 제조 방법.The method of claim 16, wherein the isotropic wet etching is performed with a mixed solution of hydrofluoric acid (HF), acetic acid (CH 3 COOH), and nitric acid (HNO 3 ).
KR1019960069796A 1996-12-21 1996-12-21 Fed having control transistor and method for manufacturing the same KR100233255B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960069796A KR100233255B1 (en) 1996-12-21 1996-12-21 Fed having control transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960069796A KR100233255B1 (en) 1996-12-21 1996-12-21 Fed having control transistor and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR19980050948A KR19980050948A (en) 1998-09-15
KR100233255B1 true KR100233255B1 (en) 1999-12-01

Family

ID=19490125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960069796A KR100233255B1 (en) 1996-12-21 1996-12-21 Fed having control transistor and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100233255B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651624B1 (en) * 2005-11-10 2006-12-01 한국전자통신연구원 Active-matrix field emission display

Also Published As

Publication number Publication date
KR19980050948A (en) 1998-09-15

Similar Documents

Publication Publication Date Title
US6468843B2 (en) MIS semiconductor device having an LDD structure and a manufacturing method therefor
CN101604691B (en) Semiconductor device and manufacturing method of the same
KR20080011227A (en) Method for fabricating soi device
JPH0532911B2 (en)
KR100250458B1 (en) Fabricating method of cathode tip of field emission device
KR100272272B1 (en) Thin film transistor and method of manufacturing the same
KR100233255B1 (en) Fed having control transistor and method for manufacturing the same
KR19990024672A (en) Method for manufacturing field emission array (FA) on silicon (SOI) substrate formed on insulating layer
KR900000819B1 (en) Semiconductor device manufacturing method
JP5107027B2 (en) Method for manufacturing field effect transistor having diamond-like carbon channel
KR100243103B1 (en) Field emission device having resistors and a control transistor and manufacturing method thereof
KR100258174B1 (en) Field emission device with stable electron emissions and its fabrication method
JP2006332172A (en) Semiconductor device and its manufacturing method
US6344378B1 (en) Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors
KR100233853B1 (en) The structure of fed and method for manufacturing the same
KR100243916B1 (en) Production of thin-film transistor
KR20040066024A (en) Semiconductor device and manufacturing method therefor
JPH05243262A (en) Manufacture of semiconductor device
KR100204025B1 (en) Manufacturing method of tri-electrode of field effect emitting element
JPH11340469A (en) Thin film transistor
JPH11298004A (en) Thin-film transistor and manufacture of liquid crystal display device
KR101009432B1 (en) Thin film transistor and fabricating method of the same
JPH05175232A (en) Thin film transistor and its manufacture
JP2000031081A (en) Fabrication of semiconductor device
JP2000058472A (en) Fabrication of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee