KR100233102B1

KR100233102B1 - 주문형비디오시스템에 t1가입자를 수용하기 위한 라인인터페이스장치

Info

Publication number: KR100233102B1
Application number: KR1019970001460A
Authority: KR
Inventors: 서완석
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-01-20
Filing date: 1997-01-20
Publication date: 1999-12-01
Also published as: KR19980066111A

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야:

주문형 비디오시스템에 T1가입자를 수용하기 위한 라인인터페이스장치

나. 발명이 해결하려고 하는 기술적 과제:

VOD시스템에서 ATM망으로 전송되어진 ATM셀(cell)을 AAL5로 처리하여 T1 프레임(frame)화하여 T1전송로로 전송하는 모듈 중에 인터페이스 모듈의 회로를 하나의 독립적인 클럭소오스(clock source)로 구성하여 T1 프레임머(framer)에 유효한 T1 데이터 스트림(data stream)을 전송하게 한다.

다. 그 발명의 해결방법의 요지:

두 개의 독립된 소오스 클럭을 줄이고 1.544Mbps 클럭만을 사용하여 인터페이스 로직을 구현하기 위해, FIFO핸들러 16이 192비트의 T1 데이터스트림을 T1 프레임머에 실어줄 때 FIFO 리드/라이트 신호의 개수를 조절함으로써 T1프레임머 20에 인가되는 1.544Mbps 이외에 요구되는 1.536Mbps 클럭도 발생된다.

라. 발명의 중요한 용도:

주문형 비디오시스템에 T1가입자를 수용하기 위한 라인인터페이스

Description

주문형 비디오시스템에 T1가입자를 수용하기 위한 라인인터페이스장치{LINEINTERFACE APPARATUS FOR EMPLOYIMG T1 SUBSCRIBER ON VIDEO ON DEMAND SYSTEM}

본 발명은 비동기전달모드망 데이터 통신에 관한 것으로, 특히 주문형 비디오(Video On Demand: 이하 "VOD"라 칭함) 시스템에 T1가입자를 수용하기 위한 라인인터페이스장치에 관한 것이다.

ATM(Asynchrous Transfer Mode) 망을 기초로 제공되는 멀티미디어 서비스(multi-media service)의 일환으로 VOD서비스를 구성하는데 있어 기존의 T1가입자를 수용하는 연동기술의 개발이 활성화되고 있다. VOD시스템 T1가입자를 수용하기 위한 모듈은 AAL5(ATM Adaptation Layer 5) 처리를 거친 MPEG(Motion Picture Encoding Group) 데이터를 T1 프레임화 시킨 후, T1프레임머로 동기화정보와 유효한 T1 데이터스트림을 1.544Mbps T1 전송 율에 맞게 적응 PLL(adaptive Phase Locked Loop)에 의해서 보상된 클럭(1.544Mbps±50ppm)으로 전송하여 주는 기능이 구현되어야 한다.

종래 기술은 T1프레임머에 인가되는 복원소오스(recovery source) 1.544Mbps T1클럭이 필요하고, T1프레임머 전단에서 1바이트(byte)의 T1데이터를 패러럴 투 시리얼(parallel-to-serial) 기능을 통해 데이터 스트림으로 변환하여 상기 T1프레임머에 인가하는데 사용되는 또 다른 복원 소오스 1.536Mbps 클럭이 필요하다. 즉, 두 개의 독립된 복원 소오스 클럭이 필요하다. 이때 T1 프레임 구조는 193비트(bit)가 하나의 T1데이터 스트림이 된다.

종래 기술은 T1 가입자를 ATM셀에 접합시키기 위해 라인 인터페이스 회로에서 두 개의 서로 독립된 복원 소오스 클럭이 필요하다. 그 두 클럭은 적응 PLL회로에 의해서 구동된 T1프레임머에 인가하는 1.544Mbps 클럭과 T1 1바이트 데이터를 데이터 스트림으로 전환하여 192비트의 유효한 정보를 뽑아내기 위해 필요한 1.536Mbps가 된다.

종래의 기술에서는 위와 같이 두 개의 서로 독립적인 소오스 클럭에서 적응PLL 로직(logic)에 의해서 구동되어진 클럭이 라인 인터페이스장치에 인가되어야 한다. 이에 따른 T1프레임머와 라인 인터페이스장치 간에 불완전한 동기화가 유발될 수 있으며 인터페이스장치내의 두 개의 오실레이터(oscillater)와 PLL제어부가 필요하게 된다. 따라서 원가의 부담이 늘어난다.

종래기술에서 로직 구성(logic configuration) 중에 두 개의 독립된 소오스 클럭을 줄이고 1.544Mbps 클럭만을 사용하여 인터페이스 로직을 구현한다. T1프레임머에 인가되는 1.544Mbps 이외에 필요한 1.536Mbps 클럭은 192비트의 T1 데이터스트림을 T1 프레임머에 실어줄 때, FIFO 리드/라이트 신호의 개수를 FIFO핸들러 16에서 조절하므로써 발생시킬 수 있다.

따라서 위와 같은 방법을 이용하여 하나의 소오스 클럭을 사용하여 라인 인터페이스 회로내의 PLL 클럭구동로직의 안정적이고 용이한 구현이 본 발명의 목적이다.

본 발명의 다른 목적은 하나의 소오스 클럭을 이용하는 클럭구동로직을 구성하여 주문형 비디오망에서 T1가입자 모듈에 사용되는 T1 라인인터페이스를 수행하는 장치를 제공하는데 있다.

도 1은 본 발명의 실시예에 따른 라인인터페이스 블록 구성도

도 2는 도 1의 FIFO핸들러 16에 의해 발생되는 FIFO 리드/라이트 신호 타이밍도

이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다.

본 발명의 실시예에 따른 라인인터페이스 블록 구성은 도 1과 같이 구성된다. 도 1을 참조하면, 패러럴(parallel) FIFO 12의 앞단에는 MPEG프레임을 ATM셀로부터 추출해 주는 회로인 AAL5처리부 10이 있고, 뒷단에는 전송선로의 특성에 맞게 전송할 수 있는 PIB(Physical Interface Block) 14가 있다. 그리고 이 발명에서 핵심 부분인 PIB 14내 FIFO 리드/라이트 신호를 제어하는 회로인 FIFO 핸들러(handler) 16이 있다. 그리고, T1 전송 율에 맞게 적응 PLL(adaptive Phase Locked Loop)에 의해서 보상된 클럭(1.544Mbps±50ppm)을 제공하기 위해 구성된 적응 PLL제어부 22, 클럭구동부 24 및 VCXO 26이 있다.

도 2는 도 1의 FIFO핸들러 16에 의해 발생되는 FIFO 리드/라이트 신호 RD_S/ WR_S의 타이밍을 보여주고 있다.

도 1 및 도 2를 참조하여 각 블록 부분의 동작을 설명하면 다음과 같다. AAL5처리부 10은 수신된 ATM셀로부터 MPEG프레임을 추출하는 기능을 수행한다. ALL5셀은 ITU-T (International Telecommunications Union - Telecommunications standardization sector) I.363의 표준안과 같은 구조로 되어 있으며, MPEG 프레임은 188바이트로 이루어져 있으므로 2개의 MPEG프레임을 한 개의 AAL5 PDU(Protocal Data Unit)로 구성하여 비디오 서버에서 전송하게 된다. 따라서 AAL5처리부 10은 수신된 셀로부터 2개의 MPEG프레임을 추출한 뒤에 후단의 패러럴 FIFO 12에 저장하고, 수신된 데이터에 대해 CRC32(Cyclic Redundency Check)를 수행하여 데이터의 오류가 있는지를 검사한다.

적응 PLL제어부 22는 AAL5 리어셈블리(reassembly) 기능을 수행하여 MPEG-I으로 인코드된 데이터(encoded data)가 저장된 패러럴 FIFO 12의 레벨을 보고 1.544MHz의 클럭구동부 24를 통해 VCXO(Voltage Control Crystal Oscillator) 26을 구동하여 전송되는 데이터의 율(rate)에 맞게 해주기 위한 신호를 만들어낸다. 즉, 패러럴 FIFO 12의 플래그 정보가 앰프티 플래그(empty flag)일 때 적응 PLL제어부 22는 리셋되며, 상기 패러럴 FIFO 12의 플래그정보가 하프 플래그(half flag)일 때 상기 적응 PLL제어부 22는 인에이블(enable) 된다. 상기 PLL제어부 22는 1.544Mbps의 T1기준클럭 T1CLK에 따른 각 FIFO 라이트/리드신호 WR_S/RD_S를 업 또는 다운 카운트하여 FIFO 레벨 포인터(level pointer) 값을 얻을 수 있다. 이에 FIFO의 PLL 범위설정(range setting)을 적용하여 데이터 전송 율을 알맞게 해주기 위한 하이앤드(highend)와 로우앤드(lowend) 값을 정할 수 있고 결정된 경계(boundary)에 의해서 PLL 진연/지연 신호(lead/lag signal)가 클럭구동부 24에 인가한다. 상기 클럭구동부 24는 PLL 진연/지연 신호(lead/lag signal)에 상응하는 전압레벨을 VCXO 26에 인가된다. 그에 따라 VCXO 26은 인가되는 전압레벨의 차에 따라 +/-ppm 단위로 주파수를 제어하며 1.544Mbps의 T1기준클럭 T1CLK를 PIB 14내 FIFO핸들러 16 및 T1프레임머 20에 함께 공급한다.

한편 PIB 14는 1.536Mbps 클럭에 의거하여 1바이트(byte)의 T1데이터를 패러럴 투 시리얼(parallel-to-serial) 기능을 통해 193비트의 데이터 스트림으로 변환한후 T1프레임머 20에 인가하는 인터페이스 기능을 제공한다. 다시 설명하면 ATM 망을 통해 전송된 바이트 단위의 MPEG데이터를 1 비트단위의 T1 데이터스트림으로 리프레임밍(reframing)화 하는 패러럴 투 시리얼(parallel-to-serial) 기능을 수행한다.

이때 PIB 14에는 1.536Mbps의 클럭이 필요한데 이를 위한 내부의 FIFO핸들러 16은 하기와 같은 동작을 수행한다. 패러럴 FIFO 12는 바이트(8비트)단위의 MPEG데이터가 저장되어 있는데, FIFO핸들러 16은 도 2에 도시된 바와 같이 8개의 T1클럭 T1CLK마다 한 번씩 FIFO 리드신호 RD_S를 패러럴 FIFO 12로 인가한다. 그러다가 192(=24번×8비트)개의 T1클럭 T1CLK마다 한번씩 FIFO 리드신호 RD_S를 FIFO 12로 인가하지 않고 쉬게 된다. 이러한 클럭카운트는 내부에 있는 카운터 CNT8, CNT192에 의해 수행된다. 도 2에서는 카운터 CNT8, CNT192의 동작 타이밍을 보여주고 있다. 상기 T1클럭의 192(=24×8)마다 한 번씩(한번의 T1클럭주기) FIFO 리드신호 RD_S를 FIFO 12로 인가하지 않고 쉬게되는 타이밍은 T1프레임내 동기화 정보가 있을 1비트의 구간이다. 그러므로 유효한 T1 데이터(192비트의 데이터 스트림)를 뽑아내는 FIFO 제어기능을 수행한다.

마찬가지로 FIFO핸들러 16은 T1클럭 T1CLK에 응답하여 FIFO라이트신호 WR_S를 시리얼 FIFO 18로 인가한다. 그러다가 192개의 T1클럭 T1CLK마다 한번씩 FIFO 라이트신호 WR_S를 FIFO 18로 인가하지 않고 쉬게 된다. T1클럭의 192개의 T1클럭 T1CLK마다 한 번씩(한번의 T1클럭주기) FIFO 라이트신호 WR_S를 FIFO 18에 인가하지 않고 쉬게되는 타이밍은 T1프레임내 동기화 정보가 있을 1비트의 구간이다. 그러므로 유효한 T1 데이터(192비트의 데이터 스트림)를 뽑아내는 FIFO 제어기능을 수행한다.

FIFO 리드/라이트신호 RS_S/WR_S를 192개의 T1클럭 T1CLK마다 한번씩 쉬면서 동작시키는 것이 1.536Mbps 클럭으로의 동작 클럭 율(rate)로 맞추어지는 것은 하기와 같은 수학식 1에 의해서도 증명된다.

1.544Mbps × 192/193 = 1.536Mbps

그에 따라 T1 프레임머 20은 PIB 14에서 발생되는 T1동기 비트를 사용하여 시리얼 FIFO 18에서 출력되는 192비트의 유효한 데이터 스트림을 T1 프레임밍(framming)을 수행한다. 그에 따라 링크에서는 T1 28채널(channel)의 데이터를 전송한다.

상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.

상술한 바와 같이 본 발명은 하기와 같은 효과가 있다. T1 가입자 모듈에서 라인 인터페이스회로이 하나의 소오스 클럭을 사용하므로 그 구현의 용이하다. 또한 소오스 클럭을 사용하지 않기 때문에 불필요한 PLL제어부와 오실레이터를 제거함으로 제품의 단가를 낮출 수 있다. 그리고 하나의 독립적인 소오스 클럭으로 라인 인터페이스 장치를 구현하기 때문에 좀더 안정적인 복원 소오스(recovery source) 클럭으로 인해 모듈의 안정화를 추구한다.

Claims

주문형비디오시스템에서 비동기전송모드망으로 전송되어진 비동기전송모드셀에서 동화상데이터를 추출해 내는 처리부와, 상기 추출된 동화상데이터를 T1프레임화하고 T1전송율에 맞게 T1전송로로 전송하는 T1프레임머를 구비하는 라인 인터페이스장치에 있어서,

상기 추출된 동화상데이터를 패러럴로 순차 저장하는 패러럴 선입선출소자와,

시리얼 동화상데이터를 순차적으로 저장 및 상기 T1프레임머로 출력하는 시리얼 선입선출소자와,

상기 패러럴 선입선출소자에 저장된 데이터량 레벨에 근거하여 T1 전송율에 적합한 위상제어 범위를 설정하고 상기 설정된 위상제어 범위내에서의 T1기준클럭 위상제어를 수행하여 그에 따른 T1 기준클럭을 발생하는 적응 기준클럭 발생부와,

상기 T1 기준클럭의 갯수를 조절하여 상기 패러럴 선입선출소자에 저장된 동화상데이터를 읽고, 읽은 패러럴 동화상데이터를 상기 시리얼 동화상데이터로 변환하며, 상기 T1 기준클럭의 갯수를 조절하여 상기 변환된 시리얼 동화상데이터를 상기 시리얼 선입선출소자에 기록하는 물리인터페이스부로 구성함을 특징으로 하는 장치.