KR100232596B1 - 플라즈마 디스플레이 패널의 전극 구조 및 그 제조방법 - Google Patents

Abstract

본 발명은 PDP 패널의 전극 구조와 그 제조방법에 관한 것으로서, 서스테인 전극과 어드레스 전극이 상호 대향하는 방향으로 돌출된 꼭지점을 가진 형태로 구성된 PDP 패널의 전극 구조를 제공함과 아울러 그 제조방법을 제공함으로써, 동일한 방전효과를 기준으로 할 때 PDP셀 내부의 방전 개시 전압 및 서스테인 전압을 작게 할 수 있도록 하는 효과가 있다.

Description

플라즈마 디스플레이 패널의 전극 구조 및 그 제조방법

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)에 관한 것으로서, 보다 상세하게는 방전 개시 전압(Firing Voltage : Vf) 및 서스테인 전압(Sustain Voltage : Vs)을 감소시킬 수 있는 PDP의 전극 구조 및 그 제조방법에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 각 방전 셀의 내부에서 일어나는 기체 방전 현상을 이용하여 화상을 표시하는 발광형 소자의 일종으로서, 제조공정이 간단하고, 화면의 대형화가 용이하며, 응답속도가 빨라 대형 화면을 가지는 직시형 화상 표시장치 특히, HDTV(High Definition TeleVision) 시대를 지향한 화상 표시장치의 표시소자로 각광받고 있다.

또한, 상기 플라즈마 디스플레이 패널은 구동전압의 형태에 따라 크게 AC(Alternating Current)형과 DC(Direct Current)형 즉, 정현파 교류 전압 또는 펄스 전압에 의해 구동되는 AC 플라즈마 디스플레이 패널과 직류 전압에 의해 구동되는 DC 플라즈마 디스플레이 패널로 구분된다.

종래 기술에 의한 AC 플라즈마 디스플레이 패널 중 하나인 3전극 면방전 플라즈마 디스플레이 패널은 도 1 및 도 2에 도시된 바와 같이 화상의 표시면인 전면 기판(51)과, 상기 전면 기판(51)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(52)과, 상기 전면 기판(51)과 배면기판(52) 사이에 배열 형성되어 방전공간을 형성하는 복수개의 격벽(53, 편의상 7개만 도시하였음)과, 상기 전면 기판(51) 중 배면 기판(52)과의 대향면에 상기 격벽(53)과 직교하도록 배열 형성되어 상기 격벽(53)과 함께 전체 화면을 매트릭스 형태의 복수개 셀로 구분하는 복수개의 X·Y 서스테인 전극(54, 55)쌍(편의상 3쌍만 도시하였음)과, 상기 각 격벽(53) 사이의 배면 기판(52) 위에 상기 격벽(53)과 평행하게 형성되어 상기 복수개의 X·Y 서스테인 전극(54, 55)쌍과 함께 방전을 일으키는 복수개의 어드레스 전극(56)과, 상기 방전공간 내부의 배면 기판(52)과 격벽(53)과 어드레스 전극(56) 위에 각각 형성되어 각 셀의 방전시 자외선에 의해 여기되어 가시광을 방출하는 복수개의 형광체층(57)으로 구성된다.

또한, 상기 복수개의 X·Y 서스테인 전극(54, 55)쌍 위에는 각 셀의 방전시 방전전류를 제한하는 유전체층(58)이 형성되어 있고, 상기 유전체층(58) 위에는 각 셀의 방전시 일어나는 스퍼터링(sputtering)으로부터 상기 복수개의 X·Y 서스테인 전극(54, 55)쌍과 유전체층(58)을 보호하는 산화마그네슘(MgO) 보호막(59)이 형성되어 있으며, 상기 방전공간 내부에는 방전가스가 주입되어 있다.

여기서, 상기 서스테인 전극(54, 55)은 도 2에 상세히 도시된 바와 같이 금속재 전극(Cr/Cu/Cr : 61, 62)을 기반으로 하여 투명전극(ITO : 63, 64)이 형성된 형태로 이루어져 전면 기판(51)으로의 방전광 전달이 용이한 형태로 구성되어 있다.

상기와 같이 구성된 종래 기술에 의한 3전극 면방전 플라즈마 디스플레이 패널의 방전은 상기 도 2에 도시된 바와 같은 PDP 셀 내부의 전극 구조에 의해 그 특성이 크게 좌우되는 바, 상기와 같은 PDP 셀의 전극에 방전 직전에 인가된 접압에 의한 전계분포를 보면 도 3에 도시된 바와 같으며, 통상적으로 도시된 바와 같은 전계분포를 결정짓는 주요인자는 상기 서스테인 전극의 폭(W)과 상기 서스테인 전극 사이의 거리(D) 및 공간 거리(G)로 단순화될 수 있다.

여기서, 상기 방전 개시 전압(Vf)을 도 2의 서스테인 전극의 폭(W)과 서스테인 전극 사이의 거리(D) 및 공간 거리(G)의 함수로 단순화시키기 위해 상기 PDP 셀을 도 4에 도시된 바와 같이 단순화된 등가회로로 표시하면 상기 PDP 셀의 내부 방전공간을 가로질러서 나타나는 전압(Vc)은 다음과 같은 수학식 1로 표시되며, 이때 도 4의 Co는 전면 기판(51)과 유전체층(58)의 두 물질에 기인하는 정전용량의 합이다.

[수학식 1]

Cc : 방전공간의 정전용량

Cd : 전극을 덮고 있는 유전체층의 정전용량

상기 수학식 1에서 Vs는 외부에서 인가하는 공급전압이므로 결국 Cc/Cd의 비가 작을수록 방전영역에 인가되는 전압(Vc)이 커지게 됨을 알 수 있는 바, 상기 서스테인 전극의 폭(W)과, 상기 서스테인 전극 사이의 거리(D) 및 공간 거리(G)가 변화되면 상기 방전공간의 정전용량(Cc) 및 전극을 덮고 있는 유전체층의 정전용량(Cd)이 변화될 수 있어 방전 개시 전압 및 서스테인 전압을 낮추면서도 동일한 정도의 방전효과를 얻을 수 있게 됨을 알 수 있다.

본 발명은 상기와 같은 PDP 셀의 내부 구조변화에 의한 방전효과의 변화를 이용하여 PDP 셀에서 요구되는 방전 개시 전압 및 서스테인 전압이 작아질 수 있도록 하는 플라즈마 디스플레이 패널의 전극 구조 및 그 제조방법을 제공함에 그 목적이 있다.

도 1은 종래 기술에 의한 3전극 면방전 플라즈마 디스플레이 패널의 분리 사시도,

도 2는 도 1에 도시된 3전극 면방전 플라즈마 디스플레이 패널의 일부 단면도,

도 3은 PDP 셀의 전극에 방전 직전에 인가된 전압에 의한 전계분포도,

도 4는 PDP 셀의 등가회로도,

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 전극 구조도,

도 6은 본 발명에 따른 PDP전극 제조방법 중 어드레스 전극을 제조하는 방법을 도시한 공정도,

도 7은 본 발명에 따른 PDP전극 제조방법 중 서스테인 전극을 제조하는 방법을 도시한 공정도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 서스테인 전극 2 : 어드레스 전극

3 : 서스테인 전극의 꼭지점 4 : 어드레스 전극의 꼭지점

5 : 전면 기판 6 : 투명전극

7 : 배면 기판 8 : 금속재 전극

상기와 같은 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 전극 구조는 서스테인 전극과 어드레스 전극이 상호 대향하는 방향으로 돌출된 꼭지점을 가진 형태로 구성된 것을 특징으로 한다.

또한, 상기한 바와 같은 본 발명에 따른 플라즈마 디스플레이 패널의 전극 구조를 형성하는 제조방법은, 어드레스 전극의 경우, 기판을 준비하는 단계와, 상기 기판상에 기판과의 부착력 유지를 위해 전극 형성부위만큼 제1금속층을 성막하는 단계와, 상기 제1금속층을 제외한 기판전면에 포토레지스트층을 도포하는 단계와, 전극부위 상측에 작은 구멍을 남기도록 상기 포토레지스트층을 포함한 기판전면에 비스듬한 각도로 제2금속층을 성막하는 단계와, 상기 기판전면에 소정의 전극재료인 제3금속층을 성막하는 단계와, 전극부위를 제외한 기판상에 형성된 포토레지스트, 제2,3금속층을 제거하는 단계를 포함하는 것을 특징으로 한다.

또한, 서스테인 전극의 경우, 기판을 준비하는 단계와, 상기 기판상에 기판과의 부착력 유지를 위해 전극 형성부위만큼 제4금속층을 성막하는 단계와, 상기 제4금속층의 상면에 서스테인 전극의 금속전극을 구성할 제5금속층을 성막하는 단계와, 상기 제5금속층의 상면에 재차 상기 제4금속층을 성막하는 단계로 구성된 서스테인 전극의 금속재 전극 형성과정과, 상기 서스테인 전극의 금속재 전극의 가장자리에 위치하는 투명전극이 형성될 부위를 제외한 기판전면에 포토레지스트층을 도포하는 단계와, 상기 투명전극 형성부위 상측에 작은 구멍을 남기도록 상기 포토레지스트층을 포함한 기판전면에 비스듬한 각도로 제6금속층을 성막하는 단계와, 상기 기판전면에 투명전극층을 성막하는 단계와, 상기 투명전극 형성부위를 제외한 기판상에 형성된 포토레지스트, 제3금속층 및 투명전극층을 제거하는 단계로 구성된 투명전극 형성과정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하면 다음과 같다.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 전극 구조를 도시한 것으로서, 서스테인 전극(1)과 어드레스 전극(2)이 상호 대향하는 방향으로 돌출된 꼭지점(3,4)을 가진 형태로 구성되어 있다.

즉, 전면 기판(5)의 하측방향으로 금속재 전극(6)이 형성된 기반위에 ITO재질의 투명전극(6)이 하측으로 꼭지점(3)을 형성하면서 돌출되어 있으며, 상기 한 투명전극(6)의 맞은편에 위치하며 배면 기판(7)의 상측에 형성된 어드레스 전극(2)은 상측 방향으로 돌출된 꼭지점(4)을 형성한 형태로서 투명 전극(6)과 어드레스 전극(2)간의 실질적인 간격이 좁아지도록 된 것이다.

상기와 같은 구조에서는 제공되는 전류에 의한 전하가 상기 투명전극(6) 및 어드레스 전극(2)의 꼭지점(3,4)에 집중되기 쉬운 구조이므로 방전의 개시 및 그 유지가 훨씬 용이하게 이루어질 수 있어 방전 개시 전압(Vf)이나 서스테인 전압(Vs)이 일정량 작아져도 종래와 동일한 방전효과를 얻을 수 있는 것이다.

여기서, 상기한 바와 같은 효과를 제공하는 PDP 전극의 제조방법을 도 6과 도 7을 참조하여 살펴보면 다음과 같다.

도 6은 배면 기판(7)의 어드레스 전극(2)을 형성하는 과정이 도시된 것으로서, 배면 기판(7)과의 부착력 유지를 위해 제1금속층인 Cr층을 100Å정도로 얇게 성막한 후 반도체 제조공정에 흔히 사용되는 Photolithograph(PL)방법으로 전극이 형성될 부위를 제외한 부위의 Cr층 제거하여 Cr층을 전극이 형성될 부위만큼만 형성하고(도 6a참조), 상기 전극이 형성될 부위를 제외한 부위에 포토레지스트(Photo-Resist)층을 형성하기 위해 상기와 같은 배면 기판(7)에 포토레지스트층을 도포한 후 상기와 같은 PL방법으로 전극이 형성될 부위의 포토레지스트층을 제거하며(도 6b, 도 6c참조), 상기 포토레지스트층위에서 비스듬한 경사각도로 Al을 스퍼터링(Sputtering)시켜 전극이 형성될 공간의 상측을 작은 입구만 남기고 제2금속층인 Al층으로 성막하고(도 6d참조), 상기 Cr층위에 원하는 전극재료(어드레스 전극의 재료인 Cu)를 수직방향으로 고속 스퍼터링(Sputtering)시켜 전극을 형성하는 바, 이때, 상기 제3금속층인 Cu의 고속 스퍼터링 과정을 살펴보면 상기 전극이 형성될 부위의 상측에 상기 Al층으로 이루어진 작은 구멍을 통해서만 Cu가 도달되므로 상기 Cr층위에 Cu가 성막되기 시작하다가 Cu가 Al입구에 부착되어 그 구멍이 점차 좁아지면서 Cr층위에 적층되는 Cu는 점차 첨예한 꼭지점을 이루는 형상으로 형성되게 되는 것이다(도 6e참조).

물론, 상기와 같은 방법으로 전극이 형성된 후에는 상기 전극 형성과정에서 불필요하게 적층된 포토레지스트/Al/전극재료(Cu)층을 제거하여 어드레스 전극(2)의 형성을 완료하게 된다(도 6f참조).

또한, 상기한 바와 같은 전극 제조방법을 상기 서스테인 전극의 형성에 이용하기 위해서는 도 7에 도시된 바와 같이 전면 기판(5)위에 전면 기판(5)과의 부착력 유지를 위한 Cr층을 전극이 형성될 부위만큼 형성하는 단계이후 상기 전극이 형성될 부위를 제외한 부위에 포토레지스트(Photo-Resist)층을 형성하는 단계의 이전에 서스테인 전극(1)의 금속재 전극(8)을 형성하는 단계를 포함시킴으로써, 서스테인 전극(1)의 제조에 용이하게 이용할 수 있다.

즉, 서스테인 전극(1)은 제4,5,4금속층(Cr/Cu/Cr : 8)의 누적된 형태로 형성되는 금속재 전극의 기반위에 투명전극(ITO : 6)이 형성되는 것으로 본 발명의 목적을 달성하기 위해서는 상기 투명전극(6)의 형상이 어드레스 전극(2)쪽으로 꼭지점(3)을 가지고 돌출된 형상을 이루면 족하므로, 상기 투명전극(6)의 기반이 되는 금속재 전극(8)을 종래와 같은 방법(Photolithograph)으로 형성한 후(도 7a, 도 7b참조), 상기 어드레스 전극(2)의 형성과정에서 Cu재질로 첨예한 선단을 가지는 Cu전극을 형성하는 것과 동일한 방법을 사용하여 ITO 재질로 첨예한 꼭지점을 가지는 투명전극(6)을 형성하는 것이다(도 7c~도7f 참조).

단, 상기 투명전극(6)은 방전광의 통과를 위해 금속재 전극(8)의 중심에서 조금 이동되어 편중된 상태로 형성되어야하므로 상기 포토레지스트층을 형성하는 단계부터 금속재 전극(8)의 중심에서 편중된 부위를 ITO재질의 투명전극(6)이 형성될 위치로 설정하여 작업이 이루어질 수 있도록 한다(도 7c이후).

이상과 같이, 본 발명은 PDP 셀 내부의 서스테인 전극과 어드레스 전극의 구조를 변경하고, 그 제조 방법을 제공함으로써, 동일한 방전효과를 기준으로 하여 PDP셀 내부의 방전 개시 전압 및 서스테인 전압을 작게 할 수 있도록 하는 효과가 있다.

Claims (7)

1. 전면 기판과 배면기판 사이에 배열 형성된 격벽과, 상기 전면 기판 중 배면 기판과의 대향면에 상기 격벽과 직교하도록 배열 형성되어 상기 격벽과 함께 전체 화면을 매트릭스 형태의 복수개 셀로 구분하는 복수개의 서스테인 전극과, 상기 각 격벽 사이의 배면 기판 위에 상기 격벽과 평행하게 형성되어 상기 복수개의 서스테인 전극과 함께 방전을 일으키는 복수개의 어드레스 전극을 포함하여 구성된 면방전 플라즈마 디스플레이 패널의 구조에 있어서, 서스테인 전극과 어드레스 전극이 상호 대향하는 방향으로 돌출된 꼭지점을 가진 형태로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 구조.
2. 기판을 준비하는 단계와, 상기 기판상에 기판과의 부착력 유지를 위해 전극 형성부위만큼 제1금속층을 성막하는 단계와, 상기 제1금속층을 제외한 기판전면에 포토레지스트층을 도포하는 단계와, 전극부위 상측에 작은 구멍을 남기도록 상기 포토레지스트층을 포함한 기판전면에 비스듬한 각도로 제2금속층을 성막하는 단계와, 상기 기판전면에 소정의 전극재료인 제3금속층을 성막하는 단계와, 전극부위를 제외한 기판상에 형성된 포토레지스트, 제2,3금속층을 제거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
3. 제 2항에 있어서, 제1금속층은 Cr, 제2금속측은 Al, 제3금속층은 Cu로 형성됨을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
4. 제 2항에 있어서, 제1,2,3금속층은 스퍼터링법으로 형성됨을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
5. 기판을 준비하는 단계와, 상기 기판상에 기판과의 부착력 유지를 위해 전극 형성부위만큼 제4금속층을 성막하는 단계와, 상기 제4금속층의 상면에 서스테인 전극의 금속전극을 구성할 제5금속층을 성막하는 단계와, 상기 제5금속층의 상면에 재차 상기 제4금속층을 성막하는 단계로 구성된 서스테인 전극의 금속재 전극 형성과정과, 상기 서스테인 전극의 금속재 전극의 가장자리에 위치하는 투명전극이 형성될 부위를 제외한 기판전면에 포토레지스트층을 도포하는 단계와, 상기 투명전극 형성부위 상측에 작은 구멍을 남기도록 상기 포토레지스트층을 포함한 기판전면에 비스듬한 각도로 제6금속층을 성막하는 단계와, 상기 기판전면에 투명전극층을 성막하는 단계와, 상기 투명전극 형성부위를 제외한 기판상에 형성된 포토레지스트, 제6금속층 및 투명전극층을 제거하는 단계로 구성된 투명전극 형성과정을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
6. 제 5항에 있어서, 제4금속층은 Cr, 제5금속층은 Cu, 제6금속층은 Al, 투명전극층은 ITO로 형성됨을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
7. 제 5항에 있어서, 제4,5,6금속층 및 투명전극층은 스퍼터링법으로 형성됨을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.

Images