KR100232153B1 - A high frequency and high power mesfet - Google Patents

A high frequency and high power mesfet Download PDF

Info

Publication number
KR100232153B1
KR100232153B1 KR1019970023184A KR19970023184A KR100232153B1 KR 100232153 B1 KR100232153 B1 KR 100232153B1 KR 1019970023184 A KR1019970023184 A KR 1019970023184A KR 19970023184 A KR19970023184 A KR 19970023184A KR 100232153 B1 KR100232153 B1 KR 100232153B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
mesfet
high frequency
high power
Prior art date
Application number
KR1019970023184A
Other languages
Korean (ko)
Other versions
KR19990000346A (en
Inventor
김창태
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970023184A priority Critical patent/KR100232153B1/en
Publication of KR19990000346A publication Critical patent/KR19990000346A/en
Application granted granted Critical
Publication of KR100232153B1 publication Critical patent/KR100232153B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material

Abstract

본 발명은 칩내의 중앙부에서의 열발생 근원을 제거하므로써 불균일한 온도상승을 억제하여 소자의 성능을 향상시킨 고주파/고전력용 MESFET 및 그의 제조방법을 제공하기 위한 것이다.The present invention is to provide a high frequency / high power MESFET and a method of manufacturing the same, which improves device performance by suppressing uneven temperature rise by eliminating the heat generation source at the center of the chip.

본 발명의 고주파/고전력용 MESFET는 반절연성 기판위에 메사형으로 형성된 활성층, 상기 활성층위에 일정간격 및 교호적으로 배열된 복수의 소오스 오믹층 및 드레인 오믹층, 상기 소오스 오믹층 및 드레인 오믹층 사이에 위치하는 활성층의 요홈부에 병렬 접속되게 형성된 복수의 게이트, 상기 소오스 오믹층 및 드레인 오믹층의 일부가 개구되는 개구부를 가지도록 패터닝된 보호층, 상기 오믹층의 개구부에 접속되어 패터닝되는 배선층을 가지는 고주파/고전력용 MESFET에 있어서, 상기 MESFET의 중앙부는 전류흐름이 차단되도록 상기 활성층이 제거되는 활성층 제거영역을 형성하도록 함을 특징으로 하고 있다.The high frequency / high power MESFET of the present invention includes an active layer formed in a mesa shape on a semi-insulating substrate, a plurality of source ohmic layers and drain ohmic layers arranged at regular intervals and alternately on the active layer, and between the source ohmic layer and the drain ohmic layer. A plurality of gates formed to be connected in parallel to recess portions of the active layer, a protective layer patterned to have an opening in which a portion of the source ohmic layer and the drain ohmic layer are opened, and a wiring layer connected to and patterned in the opening of the ohmic layer In the high frequency / high power MESFET, the central portion of the MESFET is configured to form an active layer removing region in which the active layer is removed so that current flow is blocked.

Description

고주파/고전력용 메스펫(MESFET)High frequency / high power mespet (MESFET)

본 발명은 고주파/고전력용 MESFET 및 그의 제조방법에 관한 것으로, 특히 칩내의 온도상승이 가장 크게 일어나는 중앙부근의 활성층을 제거하여 전류의 통로를 제거함으로써 온도상승을 억제하여 소자의 성능을 향상시킨 고주파/고전력용 MESFET 및 그의 제조방법에 관한 것이다.The present invention relates to a high frequency / high power MESFET and a method for manufacturing the same. In particular, a high frequency circuit which suppresses a temperature rise by removing an active path near the center where the temperature rise in the chip is most significant, thereby improving the performance of the device. A high power MESFET and a method of manufacturing the same.

종래의 고주파/고전력용 MESFET는 도 1a 및 도 1b에 도시된 바와 같이 반절연성 GaAs 기판(10)과, 상기 기판(10)상에 메사형으로 엣칭되어 형성된 n-GaAs의 활성층(11)과, 상기 활성층(11)위에 교호적으로 등간격으로 형성된 복수개의 n+GaAs의 소오스 오믹층(12) 및 드레인 오믹층(13)과, 상기 소오스 오믹층(12)과 드레인 오믹층(13) 사이의 활성층위의 요홈부(14)내에 배열되어 병렬접속된 복수개의 게이트(15)와, 상기 소오스 오믹층(12) 및 드레인 오믹층(13)의 일부가 개구되도록 패터닝된 보호층(16)과, 상기 보호층(16)위에 형성되고 패터닝된 배선층(17)으로 구성되어 있다.The conventional high frequency / high power MESFET includes a semi-insulating GaAs substrate 10, an n - GaAs active layer 11 formed by mesa etching on the substrate 10, and Between the source ohmic layer 12 and the drain ohmic layer 13 of n + GaAs formed alternately on the active layer 11 at equal intervals, and between the source ohmic layer 12 and the drain ohmic layer 13. A plurality of gates 15 arranged in a recess 14 on the active layer and connected in parallel, a protective layer 16 patterned so that a part of the source ohmic layer 12 and the drain ohmic layer 13 are opened; And a wiring layer 17 formed on the protective layer 16 and patterned.

미설명부호 18은 에어브릿지 절연층이다.Reference numeral 18 is an air bridge insulating layer.

상기와 같이 구성된 종래의 고주파/고전력용 MESFET는 수백 μm의 폭을 가진 게이트(15)를 여러개 병렬로 배치연결하여 사용하므로서 고주파/고전력용 MESFET에서 신호지연(Signal Delay)의 역효과를 효율적으로 방지할수 있다는 장점이 있으나, 고주파/고전력용 MESFET는 전력소모가 많으며, 이 소모되는 전력은 칩의 온도 상승으로 되고 상술한 바와 같이 신호지연의 역효과를 방지하기 위해 여러개의 게이트를 병렬로 접속하여 사용하기 때문에 칩내의 온도상승은 도 2에 도시된 바와 같이 칩전면적에서 일정하지 않고 칩의 중앙부일수록 높게 되어 100℃ 정도에 이르게 되며 이 높고 불균일한 온도상승으로 인해 채널내에서 소자의 성능, 예를들어 전달 컨덕턴스나 전력이득 등이 불균일하게 되어 궁극적으로 소자의 성능을 저하시킨다는 문제점이 있었다.The conventional high frequency / high power MESFET configured as described above can effectively prevent the adverse effects of signal delay in the high frequency / high power MESFET by using a plurality of parallel gates 15 having a width of several hundred μm. However, high frequency / high power MESFETs consume a lot of power, and the power consumed increases the temperature of the chip and uses multiple gates connected in parallel to prevent adverse effects of signal delay as described above. As shown in FIG. 2, the temperature rise in the chip is not constant in the chip area, but becomes higher at the center of the chip, reaching about 100 ° C. Due to this high and uneven temperature rise, the performance of the device in the channel, for example, the conductance There is a problem that the power gain is uneven, and ultimately degrades the device performance.

따라서 본 발명은 종래의 문제점을 감안하여 발명한 것으로, 칩내의 중앙부에서의 열발생 근원을 제거하므로써 불균일한 온도상승을 억제하여 소자의 성능을 향상시킨 고주파/고전력용 MESFET 및 그의 제조방법을 제공하기 위한 것이다.Accordingly, the present invention has been made in view of the conventional problems, and provides a high frequency / high power MESFET and a method for manufacturing the same, which improve the performance of the device by suppressing uneven temperature rise by removing the heat generation source at the center of the chip. It is for.

도 1a 및 도 1b는 종래의 고주파/고전력용 MESFET의 주요부의 평면도 및 단면도,1A and 1B are a plan view and a sectional view of an essential part of a conventional high frequency / high power MESFET;

도 2는 종래의 고주파/고전력용 MESFET에서의 온도분포를 나타낸 그래프,2 is a graph showing a temperature distribution in a conventional high frequency / high power MESFET;

도 3a 및 도 3b는 본 발명의 제 1 실시예의 주요부 평면도 및 단면도,3A and 3B are a plan view and a sectional view of essential parts of a first embodiment of the present invention;

도 4는 본 발명의 제 1 실시예에서의 온도분포를 나타낸 그래프,4 is a graph showing a temperature distribution in a first embodiment of the present invention;

도 5는 본 발명의 제 2 실시예의 주요부의 평면도이다.5 is a plan view of an essential part of a second embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 기판 11 : 활성층10 substrate 11 active layer

12, 13 : 오믹층 14 : 요홈부12, 13: ohmic layer 14: groove

15 : 게이트 16 : 보호층15 gate 16 protective layer

17 : 배선층 18 : 에어브릿지 절연층17: wiring layer 18: air bridge insulating layer

19, 20 : 활성층 제거영역19, 20: active layer removal area

이와 같은 본 발명의 목적을 달성하기 위한 고주파/고전력용 MESFET는 반절연성 기판위에 메사형으로 형성된 활성층, 상기 활성층위에 일정간격 및 교호적으로 배열된 복수의 소오스 오믹층 및 드레인 오믹층, 상기 소오스 오믹층 및 드레인 오믹층 사이에 위치하는 활성층의 요홈부에 병렬 접속되게 형성된 복수의 게이트, 상기 소오스 오믹층 및 드레인 오믹층의 일부가 개구되는 개구부를 가지도록 패터닝된 보호층, 상기 오믹층의 개구부에 접속되어 패터닝되는 배선층을 가지는 고주파/고전력용 MESFET에 있어서, 상기 MESFET의 중앙부는 전류흐름이 차단되도록 상기 활성층이 제거되는 활성층 제거영역을 형성하도록 함을 특징으로 하고 있다.In order to achieve the object of the present invention, the high frequency / high power MESFET has a mesa-type active layer formed on a semi-insulating substrate, a plurality of source ohmic layers and drain ohmic layers alternately arranged at regular intervals on the active layer, and the source ohmic layer. A protective layer patterned to have a plurality of gates formed in parallel to recess portions of an active layer positioned between the mixed layer and the drain ohmic layer, and an opening through which a portion of the source ohmic layer and the drain ohmic layer are opened, and an opening of the ohmic layer A high frequency / high power MESFET having a wiring layer connected and patterned, wherein the center portion of the MESFET is configured to form an active layer removal region from which the active layer is removed so that current flow is blocked.

이하 본 발명의 실시예에 대하여 첨부도면을 근거하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a는 본 발명의 제 1 실시예의 평면도이고, 도 3b는 도 3a의 A-A'의 단면을 나타낸 단면이다.3A is a plan view of a first embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along the line AA ′ of FIG. 3A.

도 3a 및 도 3b에 도시되어 있는 바와 같이, 본 발명의 고주파/고전력용 MESFET는 MESFET의 중앙부근에 전류의 흐름을 차단하도록 활성층 제거영역(19)을 형성한 점이 종래의 MESFET와 상이하여 그 이외는 상술한 종래의 MESFET 구조와 유사하므로 종래와 구성부분이 동일 유사한 부분에 대하여서는 동일 인용부호를 부여하고 이들에 대한 구체적인 설명은 생략한다.3A and 3B, the high frequency / high power MESFET of the present invention is different from the conventional MESFET in that the active layer removing region 19 is formed so as to block current flow near the center of the MESFET. Since the structure is similar to the conventional MESFET structure described above, the same reference numerals are given to the same and similar components and the detailed description thereof will be omitted.

본 발명의 MESFET는 활성영역으로 작용되고 작동시에 온도가 가장자리 보다 높게 되는 MESFET의 중앙부의 활성층(11)이 평면상에서 보았을 때 사각형(메사형)으로 제거되어 형성된 활성층 제거영역(19)이 설치되어 있다.The MESFET of the present invention is provided with an active layer removing region 19 formed by removing the active layer 11 in the center of the MESFET in the form of a rectangle (mesa type) when viewed in plan view. have.

상기와 같은 본 발명의 고주파/고전력용 MESFET에 의하면, 칩내에서 온도가 최대로 되는 중앙부근의 활성층(11)을 제거하여 전류가 흐르는 전송로를 차단하므로써 열을 발생시키는 열원이 제거되기 때문에 이 부분의 열발생은 없게 되어 중앙부근의 온도는 그 부근의 활성층(11)에서 발생한 열에 의한 영향만 나타나게 되므로 중앙부근의 열은, 도 4에서 실선 A-A' 및 B-B'로 도시된 바와 같이 점선 A-A' 및 B-B'로 도시한 종래의 것에 비하여 낮게 되고 칩내의 온도분포를 일정하게 된다.According to the high frequency / high power MESFET of the present invention as described above, since the heat source that generates heat is removed by removing the active layer 11 near the center where the temperature is maximum in the chip and cutting off the current flow path. There is no heat generation, so the temperature near the center is only influenced by the heat generated in the active layer 11 in the vicinity, so that the heat near the center is indicated by the dotted line AA 'and B-B' in FIG. Compared with the conventional ones shown as 'and B-B', the temperature distribution in the chip is made constant.

도 5a 및 도 5b는 본 발명의 다른 실시예의 평면도 및 단면도로써, MESFET의 중앙부의 활성층 제거영역(20)의 형태를, 작동시의 온도상승으로 인한 칩내부의 열분포를 고려하여 타원형으로 형성한 것으로, 그 이외에는 제 1 실시예와 동일하므로 동일부호를 부여하여 이들에 대한 구체적인 설명은 생략한다.5A and 5B are plan and cross-sectional views of another embodiment of the present invention, in which the shape of the active layer removing region 20 in the center of the MESFET is formed to be elliptical in consideration of the heat distribution in the chip due to the temperature rise during operation. In addition, since it is the same as that of 1st Embodiment, the same code | symbol is attached | subjected and the detailed description is abbreviate | omitted.

일반적으로 직사각형으로된 메사형 패턴의 MESFET에 있어서, 작동시의 온도상으로 인한 온도의 등온곡선이 사각형의 모양으로 분포되어 있기 보다는 타원형의 모양으로 분포되어 있으므로 MESFET의 중앙부에 형성되는 활성층 제거영역(21)은 등온곡선에 따라 타원형으로 형성하므로써 동일면적의 활성층 제거영역으로서도 칩의 온도분포가 보다 일정하고 낮은 온도로 할수 있어 소자의 동작특성을 더욱 향상시킬수 있다.In general, in a mesa-shaped MESFET having a rectangular shape, the isotherm of the temperature due to the temperature during operation is distributed in an elliptical shape rather than in a rectangular shape. 21) is formed in an elliptical shape according to the isothermal curve, so that the temperature distribution of the chip can be made more uniform and lower temperature even in the same area of the active layer removal region, thereby improving the operation characteristics of the device.

이상과 같이 본 발명의 고주파/고전력용 MESFET는 가장 높은 분포를 가지는 중앙부근에서의 활성층을 일정부분 제거하여 동작시의 온도상승으로 인한 열발생을 근원적으로 제거하므로써 MESFET의 온도분포를 균일하고 낮게 유지할수 있어 소자성능이 저하되는 것을 방지할수 있다는 효과가 있다.As described above, the high frequency / high power MESFET of the present invention maintains a uniform and low temperature distribution of the MESFET by fundamentally eliminating heat generation due to the temperature rise during operation by removing a portion of the active layer near the center having the highest distribution. It is possible to prevent the deterioration of the device performance can be effective.

Claims (3)

반절연성 기판위에 메사형으로 형성된 활성층, 상기 활성층위에 일정 간격 및 교호적으로 배열된 복수의 소오스 오믹층과 드레인 오믹층, 상기 소오스 오믹층과 드레인 오믹층의 각각 사이에 위치하는 활성층의 요홈부에 병렬 접속되게 형성된 복수의 게이트, 상기 소오스 오믹층과 드레인 오믹층의 일부가 노출되는 개구부를 가지도록 패터닝된 보호층, 상기 오믹층의 개구부에 접속되어 패터닝되는 배선층을 포함하는 고주파/고전력용 MESFET에 있어서,An active layer formed in a mesa shape on the semi-insulating substrate, a plurality of source ohmic layers and drain ohmic layers arranged at regular intervals and alternately on the active layer, and groove portions of an active layer positioned between each of the source ohmic layer and the drain ohmic layer A high frequency / high power MESFET comprising a plurality of gates formed in parallel connection, a protective layer patterned to have an opening through which a portion of the source ohmic layer and the drain ohmic layer are exposed, and a wiring layer connected to and patterned in the opening of the ohmic layer. In 상기 MESFET의 중앙부는 전류흐름이 차단되도록 상기 활성층이 제거되어 형성된 활성층 제거영역이 설치됨을 특징으로 하는 고주파/고전력용 MESFET.The center of the MESFET is a high frequency / high power MESFET, characterized in that the active layer removal region formed by removing the active layer is installed so that the current flow is blocked. 제 1 항에 있어서,The method of claim 1, 상기 활성층 제거영역은 평면이 사각형으로 됨을 특징으로 하는 고주파/고전력용 MESFET.The active layer removing region is a high frequency / high power MESFET characterized in that the plane is a square. 제 1 항에 있어서,The method of claim 1, 상기 활성층 제거영역은 칩내부의 열분포에 상응하도록 평면이 타원형으로 됨을 특징으로 하는 고주파/고전력용 MESFET.The active layer removing region is a high frequency / high power MESFET characterized in that the plane is elliptical to correspond to the heat distribution in the chip.
KR1019970023184A 1997-06-04 1997-06-04 A high frequency and high power mesfet KR100232153B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970023184A KR100232153B1 (en) 1997-06-04 1997-06-04 A high frequency and high power mesfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970023184A KR100232153B1 (en) 1997-06-04 1997-06-04 A high frequency and high power mesfet

Publications (2)

Publication Number Publication Date
KR19990000346A KR19990000346A (en) 1999-01-15
KR100232153B1 true KR100232153B1 (en) 1999-12-01

Family

ID=19508651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023184A KR100232153B1 (en) 1997-06-04 1997-06-04 A high frequency and high power mesfet

Country Status (1)

Country Link
KR (1) KR100232153B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3766102B1 (en) * 2018-03-14 2022-08-31 Emberion Oy Surface mesfet

Also Published As

Publication number Publication date
KR19990000346A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
KR101132898B1 (en) Semiconductor devices having thermal spacers
JP5357427B2 (en) Asymmetric layout structure for transistor and its fabrication method
CA1057411A (en) Through-substrate source contact for microwave fet
US5449930A (en) High power, compound semiconductor device and fabrication process
JPH08213409A (en) Semiconductor device
US4617583A (en) Gate turn-off thyristor
US6392278B1 (en) Fet having a reliable gate electrode
KR19980071219A (en) I / O connection structure of semiconductor
KR100232153B1 (en) A high frequency and high power mesfet
JP2001093914A (en) Semiconductor active element and semiconductor integrated circuit
JP2669392B2 (en) Semiconductor device and its mounting structure
US6534857B1 (en) Thermally balanced power transistor
US4005467A (en) High-power field-effect transistor and method of making same
JPH04293268A (en) Semiconductor device and manufacture thereof
KR100423369B1 (en) Semiconductor device
JPH05166849A (en) Semiconductor element
JP2003031592A (en) Junction field effect transistor and manufacturing method therefor
JPH09223703A (en) Field effect transistor
JP5114839B2 (en) Field effect transistor
JPS60160176A (en) Field effect semiconductor device
JP2689957B2 (en) Semiconductor device
JPH11307552A (en) Semiconductor device
JP3302811B2 (en) Microwave semiconductor device
JPS6314508B2 (en)
JPH11354542A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee