KR100231722B1 - Voltage control circuit - Google Patents
Voltage control circuit Download PDFInfo
- Publication number
- KR100231722B1 KR100231722B1 KR1019960075002A KR19960075002A KR100231722B1 KR 100231722 B1 KR100231722 B1 KR 100231722B1 KR 1019960075002 A KR1019960075002 A KR 1019960075002A KR 19960075002 A KR19960075002 A KR 19960075002A KR 100231722 B1 KR100231722 B1 KR 100231722B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- circuit
- output
- charge pump
- reference voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
본 발명은 정션 브레이크다운 전압을 제어하기 위해 사용되는 MOS 트랜지스터를 전원 전압과 무관하게 일정한 브레이크다운 전압을 얻을 수 있는 기준 전압 발생 회로를 사용하여 제어하도록 함으로써, 챠지펌프 회로의 일정한 출력 전압을 얻을 수 있는 전압 조정 회로에 관한 것이다.According to the present invention, a constant output voltage of a charge pump circuit can be obtained by controlling a MOS transistor used to control a junction breakdown voltage using a reference voltage generator circuit capable of obtaining a constant breakdown voltage regardless of a power supply voltage. Voltage regulation circuit.
Description
본 발명은 전압 조정 회로에 관한 것으로, 특히 챠지펌프 회로의 출력단에 전원 전압과 무관하게 일정한 출력 전압을 얻을 수 있는 기준 전압 발생 회로를 사용하여 챠지펌프 회로의 일정한 출력 전압을 얻을 수 있도록 한 전압 조정 회로에 관한 것이다.The present invention relates to a voltage regulating circuit, and in particular, a voltage regulating to obtain a constant output voltage of a charge pump circuit by using a reference voltage generator circuit capable of obtaining a constant output voltage regardless of a power supply voltage at an output terminal of a charge pump circuit. It is about a circuit.
제1도는 종래의 전압 조정 회로를 설명하기 위해 도시한 회로도로서, 챠지펌프 회로(1) 및 정류 회로(2)로 구성된다.FIG. 1 is a circuit diagram shown to explain a conventional voltage regulating circuit, and is composed of a charge pump circuit 1 and a rectifier circuit 2.
챠지펌프 회로(1)에 의해 발생된 전압은 정류 회로(2)에 의해 조정되어 출력 노드(N1)로 출력되게 된다. 상기 출력 노드(N1)로 출력되는 전압은 정류 회로(2)내의 MOS 트랜지스터(3)의 정션 브레이크다운 전압(Junction breakdown voltage)과 PN 접합 트랜지스터(4)의 문턱 전압(Vt)의 하강(drop)에 의해 결정된다. 상기 출력 노드(N1)로 출력된 결과를 제5도에 나타내었다. 상술한 바와 같은 기존의 전압 조정 회로의 출력 전압은 정류 회로(2) 내의 PN 접합 트랜지스터(4)의 PN 접합 특성과 MOS 트랜지스터(3)의 문턱 전압(Vt) 특성에 의해 결정됨에 따라 원하는 출력 전압을 얻는데 어려운 단점이 있다.The voltage generated by the charge pump circuit 1 is adjusted by the rectifier circuit 2 to be output to the output node N1. The voltage output to the output node N1 is a drop of the junction breakdown voltage of the MOS transistor 3 in the rectifier circuit 2 and the threshold voltage Vt of the PN junction transistor 4. Determined by The result output to the output node N1 is shown in FIG. The output voltage of the conventional voltage regulation circuit as described above is determined by the PN junction characteristic of the PN junction transistor 4 and the threshold voltage Vt characteristic of the MOS transistor 3 in the rectifier circuit 2. There are disadvantages to getting it difficult.
따라서, 본 발명은 정션 브레이크다운 전압을 제어하기 위해 사용되는 MOS 트랜지스터를 전원 전압과 무관하게 일정한 출력 전압을 얻을 수 있는 기준 전압 발생 회로를 사용하여 제어하도록 함으로써, 챠지펌프 회로의 일정한 출력 전압을 얻을 수 있는 전압 조정 회로를 제공하는 데 그 목적이 있다.Accordingly, the present invention allows the MOS transistor used to control the junction breakdown voltage to be controlled by using a reference voltage generation circuit capable of obtaining a constant output voltage irrespective of the power supply voltage, thereby obtaining a constant output voltage of the charge pump circuit. It is an object of the present invention to provide a voltage regulation circuit.
상술한 목적을 달성하기 위한 본 발명에 따른 전압 조정 회로는 챠지펌프 회로 및 정류 회로로 구성된 전압 조정 회로에서, 상기 정류 회로가 전원 전압과 무관하게 일정한 전압을 출력하도록 하는 기준 전압 발생 회로와, 챠지펌프 회로의 출력 노드 및 접지 단자간에 접속되며, 상기 기준 전압 발생 회로의 출력을 입력으로 하는 MOS 트랜지스터로 구성된 것을 특징으로 한다.The voltage regulation circuit according to the present invention for achieving the above object is a voltage regulation circuit composed of a charge pump circuit and a rectifier circuit, the reference voltage generator circuit for causing the rectifier circuit outputs a constant voltage irrespective of the power supply voltage, the charge The MOS transistor is connected between the output node of the pump circuit and the ground terminal, and is configured as an input of the output of the reference voltage generator circuit.
본 발명은 기준 전압 발생 회로의 출력 전압을 입력으로 하는 MOS 트랜지스터에 의해 정션 브레이크다운 전압이 결정된다. MOS 트랜지스터의 입력 전압이 포지티브 전압으로 천이될 때 정션 브레이크다운 전압도 포지티브 전압으로 천이 되어 원하는 출력 전압을 얻을 수 있게 된다. 또한, 기준 전압 발생 회로를 사용함으로써, 전원 전압과 무관하게 항상 일정한 전압을 얻을 수 있게 된다.In the present invention, the junction breakdown voltage is determined by the MOS transistor which receives the output voltage of the reference voltage generator circuit. When the input voltage of the MOS transistor is shifted to the positive voltage, the junction breakdown voltage is also shifted to the positive voltage to obtain the desired output voltage. In addition, by using the reference voltage generator circuit, it is possible to always obtain a constant voltage regardless of the power supply voltage.
제1도는 종래의 전압 조정 회로도.1 is a conventional voltage regulation circuit diagram.
제2도는 본 발명에 적용되는 기준 전압 발생 회로도.2 is a reference voltage generation circuit diagram applied to the present invention.
제3도는 제2도의 출력 전압 특성도.3 is an output voltage characteristic diagram of FIG.
제4도는 본 발명에 따른 전압 조정 회로도.4 is a voltage regulation circuit diagram according to the present invention.
제5도는 제1도의 출력 전압 특성도.5 is an output voltage characteristic diagram of FIG.
제6도는 기준 전압 발생 회로의 출력 전압에 따라 변화되는 정션 다이오드의 브레이크다운 전압 특성도.6 is a breakdown voltage characteristic diagram of a junction diode which changes according to an output voltage of a reference voltage generator.
제7도는 정션 브레이크다운 전압에 의한 챠지펌프 회로의 출력 전압 특성도.7 is an output voltage characteristic diagram of a charge pump circuit based on a junction breakdown voltage.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 11 : 챠지펌프 회로 2, 12 : 정류 회로1, 11: charge pump circuit 2, 12: rectifier circuit
3, 13 : MOS 트랜지스터 4 : PN 접합 트랜지스터3, 13: MOS transistor 4: PN junction transistor
14 : 기준 전압 발생 회로14: reference voltage generating circuit
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제4도는 본 발명에 따른 전압 조정 회로도로서, 챠지펌프 회로(11)와 정류 회로(12)로 구성된다. 상기 정류 회로(12)는 전원 전압과 무관하게 일정한 전압을 출력하도록 하는 기준 전압 발생 회로(14)와, 챠지펌프 회로의 출력 노드(N4) 및 접지 단자(Vss)간에 접속되며, 상기 기준 전압 발생 회로(14)의 출력을 입력으로 하는 MOS 트랜지스터(13)로 구성된다.4 is a voltage regulation circuit diagram according to the present invention, and includes a charge pump circuit 11 and a rectifier circuit 12. The rectifier circuit 12 is connected between a reference voltage generator circuit 14 for outputting a constant voltage irrespective of a power supply voltage, an output node N4 and a ground terminal Vss of the charge pump circuit, and generating the reference voltage. It consists of the MOS transistor 13 which takes in the output of the circuit 14 as an input.
입력 노드(N2)로 입력되는 인에이블 신호에 따라 기준 전압 발생 회로(14)로부터 기준 전압이 출력되게 된다. 상기 출력되는 기준 전압에 의해 MOS 트랜지스터(13)가 구동되어 챠지펌프 회로(11)의 출력 전압이 조절되게 된다. 상기 정류 회로(12)내의 기준 전압 발생 회로(14)를 제2도에 나타내었으며, 그 출력 전압 특성을 제3도에 도시하였다. 제3도에 나타낸 바와 같이 전원 전압의 변화에도 기준 전압 발생 회로의 출력 전압은 항상 일정한 전압 레벨을 유지하게 된다.The reference voltage is output from the reference voltage generation circuit 14 according to the enable signal input to the input node N2. The output voltage of the charge pump circuit 11 is adjusted by driving the MOS transistor 13 by the output reference voltage. The reference voltage generator circuit 14 in the rectifier circuit 12 is shown in FIG. 2, and its output voltage characteristics are shown in FIG. As shown in FIG. 3, the output voltage of the reference voltage generating circuit always maintains a constant voltage level even when the power supply voltage changes.
제6도는 기준 전압 발생 회로의 출력 전압에 따라 변화되는 정션 다이오드의 브레이크 다운 전압(Vbv")을 나타낸 특성도이다.FIG. 6 is a characteristic diagram showing the breakdown voltage Vbv ″ of the junction diode that is changed according to the output voltage of the reference voltage generating circuit.
제7도는 정션 브레이크다운 전압에 의한 챠지펌프 회로의 출력 전압을 나타낸 특성도이다.7 is a characteristic diagram showing the output voltage of the charge pump circuit due to the junction breakdown voltage.
상술한 바와 같이 본 발명에 의하면 정션 브레이크다운 전압을 제어하기 위해 사용되는 MOS 트랜지스터를 전원 전압과 무관하게 일정한 브레이크다운 전압을 얻을 수 있는 기준 전압 발생 회로를 사용하여 제어하도록 함으로써, 챠지펌프 회로의 일정한 출력을 얻을 수 있는 탁월한 효과가 있다.As described above, according to the present invention, the MOS transistor used to control the junction breakdown voltage is controlled by using a reference voltage generation circuit capable of obtaining a constant breakdown voltage irrespective of the power supply voltage. There is an excellent effect to get the output.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075002A KR100231722B1 (en) | 1996-12-28 | 1996-12-28 | Voltage control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075002A KR100231722B1 (en) | 1996-12-28 | 1996-12-28 | Voltage control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980055766A KR19980055766A (en) | 1998-09-25 |
| KR100231722B1 true KR100231722B1 (en) | 1999-11-15 |
Family
ID=19491737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075002A KR100231722B1 (en) | 1996-12-28 | 1996-12-28 | Voltage control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100231722B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4841282B2 (en) * | 2006-03-24 | 2011-12-21 | 富士通セミコンダクター株式会社 | Power supply device control circuit, power supply device, and control method therefor |
-
1996
- 1996-12-28 KR KR1019960075002A patent/KR100231722B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980055766A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4405438B2 (en) | Slope compensation switching regulator and compensation method thereof | |
| KR930020449A (en) | Internal power supply voltage generation circuit | |
| JP3919323B2 (en) | Internal voltage supply circuit for semiconductor devices | |
| JPH0670540A (en) | System provided with current-limiting output and power supply circuit | |
| KR19980032204A (en) | Regulator Circuits and Semiconductor Integrated Circuit Devices | |
| JPH05315852A (en) | Current limit circuit and constant voltage source for the same | |
| KR950007249A (en) | Low-Voltage Charge Pump Using Blood-Well Driven Morse Capacitors | |
| US6094040A (en) | Voltage regulator circuit | |
| US7642724B2 (en) | Light emitting element driving circuit | |
| US20020030527A1 (en) | Circuit for simulating zero cut-in voltage diode and rectifier having zero cut-in voltage characteristic | |
| US6512413B2 (en) | Voltage booster circuit apparatus | |
| KR19980063744A (en) | Piezoelectric transformer drive circuit and method for stabilizing load current | |
| KR100231722B1 (en) | Voltage control circuit | |
| US6504352B2 (en) | On chip current source | |
| KR19990082021A (en) | Zero current start circuit | |
| US6271718B1 (en) | Internal voltage converter for low operating voltage semiconductor memory | |
| US5898327A (en) | Low-power reset signal generating circuit improved in voltage rising characteristic | |
| US7772825B2 (en) | Current source providing large supply current | |
| US5670908A (en) | Circuit for controlling output voltage from charge pump | |
| KR960009155A (en) | Voltage regulation circuit of semiconductor device | |
| KR102218222B1 (en) | Current correction techniques for accurate high current short channel driver | |
| JPS59193056A (en) | Substrate bias voltage generating circuit | |
| CN108880527B (en) | Interface circuit compatible with multi-level input | |
| KR19980034554A (en) | Internal power supply voltage generation circuit of semiconductor memory device | |
| JPH10243650A (en) | Device for power unit and switching power unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |