KR100224766B1 - Parallel active driver - Google Patents

Parallel active driver Download PDF

Info

Publication number
KR100224766B1
KR100224766B1 KR1019920026729A KR920026729A KR100224766B1 KR 100224766 B1 KR100224766 B1 KR 100224766B1 KR 1019920026729 A KR1019920026729 A KR 1019920026729A KR 920026729 A KR920026729 A KR 920026729A KR 100224766 B1 KR100224766 B1 KR 100224766B1
Authority
KR
South Korea
Prior art keywords
active driver
parallel
power supply
voltage sensing
pull
Prior art date
Application number
KR1019920026729A
Other languages
Korean (ko)
Other versions
KR940017191A (en
Inventor
오영남
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019920026729A priority Critical patent/KR100224766B1/en
Publication of KR940017191A publication Critical patent/KR940017191A/en
Application granted granted Critical
Publication of KR100224766B1 publication Critical patent/KR100224766B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)

Abstract

전원전압의 변동에 따른 센서의 출력에 의해 동작상태가 제어되는 병렬 액티브 드라이버로서, 전원전압의 변동에 능동적으로 대응할 수 있게 병렬로 구성되고, 전원전압의 변동에 따라서 동작하는 다수의 출력레벨을 갖는 센서의 출력에 의해 게이트가 제어되는 액티브 드라이버를 구동시키는 기술에 관한 것이다.A parallel active driver whose operation state is controlled by the output of the sensor according to the change in the power supply voltage, which is configured in parallel to actively respond to the change in the power supply voltage, and has a plurality of output levels operating in accordance with the change in the power supply voltage. It relates to a technique for driving an active driver whose gate is controlled by the output of the sensor.

Description

병렬 액티브 드라이버Parallel active driver

제1도는 종래기술을 이용한 액티브 드라이버의 상세도.1 is a detailed view of an active driver using the prior art.

제2도는 본 발명의 병렬 액티브 드라이버의 블럭도.2 is a block diagram of a parallel active driver of the present invention.

제3도는 본 발명에 사용되는 전압감지회로의 상세도.3 is a detailed view of a voltage sensing circuit used in the present invention.

제4도는 본 발명의 병렬 액티브 드라이버의 제1실시예를 도시한 상세도.4 is a detailed diagram showing the first embodiment of the parallel active driver of the present invention.

제5도는 본 발명의 병렬 액티브 드라이버의 제2실시예를 도시한 상세도.5 is a detailed diagram showing a second embodiment of the parallel active driver of the present invention.

* 도면의 주요부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

21, 22 : 전압감지회로 23 : 액티브 드라이버21, 22: voltage sensing circuit 23: active driver

24 : 퓨즈 또는 본딩 패드 VEXT: 전원전압24: fuse or bonding pad V EXT : power supply voltage

본 발명은 반도체 소자의 액티브 드라이버(Active Driver)에 관한 것으로, 특히, 전원전압(VEXT)의 변동에 따른 센서의 출력에 의해 동작 상태가 제어되는 비교적 큰 사이즈(Size)를 갖는 병렬 액티브 드라이버에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active driver of a semiconductor device, and more particularly, to a parallel active driver having a relatively large size in which an operation state is controlled by an output of a sensor according to a change in power supply voltage V EXT . It is about.

일반적으로, 반도체 소자에 사용되는 디지탈 회로에 있어서, 데이타 출력 버퍼의 풀-업, 풀-다운 드라이버나 비트라인 센스앰프를 구동하는 센스와 리스 토어 회로의 드라이버 등에 사용되는 트랜지스터 사이즈는 전원전압의 변동에 따라 동작 속도, 전력 소모, 신뢰성에 많은 영향을 미치므로 전원전압의 변동에도 안정되게 동작할 수 있는 적절한 사이즈를 갖는 액티브 드라이버를 구현하는 것이 중요하다.In general, in a digital circuit used in a semiconductor device, a transistor size used in pull-up of a data output buffer, pull-down driver, or driver of a sense and restore circuit for driving a bit line sense amplifier is used. As it affects the operation speed, power consumption, and reliability, it is important to implement an active driver with an appropriate size that can operate stably even with fluctuations in power supply voltage.

그러나, 종래의 드라이버 사이즈가 비교적 큰 출력버퍼 또는 센스 리스토어 회로에 사용되는 드라이버의 경우에는 전원전압의 변동에 따라서 최적의 트랜지스터를 구현하기가 어렵다.However, in the case of a driver used in an output buffer or a sense restore circuit having a relatively large driver size, it is difficult to implement an optimal transistor according to a change in power supply voltage.

따라서, 본 발명은 상술한 문제점을 제거하여 신뢰성과 동작 속도 및 저전력소모를 실현할 수 있는 액티브 드라이버를 실현하는데 그 목적이 있다.Accordingly, an object of the present invention is to realize an active driver capable of realizing reliability, operation speed, and low power consumption by eliminating the above-described problems.

상기 목적을 달성하기 위해 본 발명은 전원전압의 변동에 능동적으로 대응할 수 있게 병렬로 구성되고, 전원전압의 변동에 따라서 동작하는 다수의 출력 레벨을 갖는 센서의 출력에 의해 그 게이트가 제어되는 액티브 드라이버를 제공하는 것을 특징으로 한다.In order to achieve the above object, the present invention is configured in parallel so as to actively respond to a change in power supply voltage, and an active driver whose gate is controlled by an output of a sensor having a plurality of output levels operating in accordance with the change in power supply voltage. It characterized in that to provide.

이하, 본 발명의 데이타 출력버퍼의 액티브 드라이버를 첨부된 도면을 참조로 하여 상세히 설명하고자 한다.Hereinafter, an active driver of a data output buffer of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 종래기술을 이용한 데이타 출력 버퍼에서의 액티브 드라이버를 도시한 상세도로서, 데이타 출력버퍼 인에이블 신호 OE 와 리드 데이타의 로직 상태에 따라 낸드게이트 G11를 거친 노드 N11가 로직로우 상태로 전이하고 인버터 G12의 출력노드 N12는 로직하이 상태로 전이하여 액티브 드라이버 NMOS트랜지스터 M12를 구동하며, 구동되는 액티브 드라이버 M12는 비교적 큰 사이즈로 오직 노드 N12의 제어를 받아 데이타 출력단인 노드 N14에 연결된 부하를 구동한다. 여기서 NMOS트랜지스터 M12의 드레인에 소오스가 연결된 NMOS 트랜지스터 M11는 풀-업 제어신호 PU에 의해 제어되며, 데이타 출력단인 노드 N14를 충전시킨다.1 is a detailed diagram showing an active driver in a data output buffer using a prior art, in which a data output buffer enable signal OE and read data are shown. According to the logic state of the node N11 through the NAND gate G11 transitions to a logic low state, the output node N12 of the inverter G12 transitions to a logic high state to drive the active driver NMOS transistor M12, the driven active driver M12 is relatively large size Only under the control of node N12, it drives the load connected to node N14, which is the data output terminal. Here, the NMOS transistor M11 having a source connected to the drain of the NMOS transistor M12 is controlled by the pull-up control signal PU and charges the node N14, which is a data output terminal.

상기와 같이 데이타 출력버퍼 인에이블 신호 OE 와 리드데이타에 의해서만 제어되는 액티브 드라이버의 경우는 전원전압의 변동에 따라서 트랜지스터 사이즈가 최적화되지 못하므로 여러가지 문제점이 발생하게 된다. 즉, 첫째로, 액티브 드라이버에 높은 전원전압이 인가된 경우에는 순간적으로 많은 양의 전류가 흘러 커런트 스파이크(Current Spike)가 야기될 수 있으므로 높은 전원전압에서 커런트 스파이크가 생기지 않도록 트랜지스트 사이즈를 선택해야 하는데, 높은 전원전압에 맞추어 트랜지스터의 사이즈를 정하게 되면 낮은 전원전압에서 회로의 동작이 지연되는 문제점과, 둘째로, 높은 전원전압의 경우는 낮은 전원전압의 경우보다 회로의 동작속도는 문제가 되지 않지만 전원전압의 변동에 따라 다르게 구동되는 센스의 출력에 의해 제어되는 병렬 구성된 액티브 드라이버를 구성하지 않으면 필요 이상의 전류가 흘러 전력소모가 야기되는 문제점과, 세째로, 액티브 드라이버에 높은 전원전압이 인가된 경우에는 순간적으로 많은 양의 전류가 흘러, 드라이버의 출력단에 댐핑(Damping)이나 노이즈(Noise)가 발생하여 반도체소자의 신뢰성을 저하시키는 문제점이 발생된다.As above, the data output buffer enable signal OE and read data In the case of the active driver controlled only by the transistor, the transistor size is not optimized according to the change in the power supply voltage, which causes various problems. That is, first, when a high power supply voltage is applied to the active driver, a large amount of current may flow momentarily to cause a current spike, so the transistor size should be selected so that a current spike does not occur at a high power supply voltage. However, if the transistor size is set according to the high power supply voltage, the operation of the circuit is delayed at the low power supply voltage. Secondly, the operation speed of the circuit is not a problem as compared with the low power supply voltage. If you do not configure a parallel active driver controlled by the output of the sense that is driven differently according to the fluctuation of the power supply voltage, the current flows more than necessary, causing power consumption, and third, when a high power supply voltage is applied to the active driver Instantaneous amount of current flows into the driver The problem of lowering the reliability of the semiconductor device is generated by the damping (Damping) and noise (Noise) to the output terminal occurs.

따라서, 본 발명에서는 전원전압의 변동에 따라 드라이버의 사이즈를 최적화할 수 있도록 전원전압의 변동을 감지하는 센서의 출력에 의해 제어되는 병렬 액티브 드라이버를 구성하여 상기의 문제점들을 제거하고자 하는데 그 목적이 있다.Accordingly, an object of the present invention is to eliminate the above problems by configuring a parallel active driver controlled by an output of a sensor for detecting a change in power supply voltage so as to optimize the size of the driver according to the change in power supply voltage. .

제2도는 본 발명을 이용한 액티브 드라이버의 블럭도를 도시한 것으로서, 먼저, 전원전압의 변동에 따라 변화된 전원전압과 기준전압 Vref을 전압감지 회로(21, 22)에서 비교하여 액티브 드라이버 게이트 제어신호 VG1, VG2를 출력하고, 상기 전압감지회로(21, 22)의 출력 VG1, VG2와 데이타 출력버퍼 인에이블 신호OE, 리드데이타, 풀-업 트랜지스터 제어신호 PU에 의해 동작이 제어되는 병렬 액티브 드라이버(23)로 구성된다.FIG. 2 is a block diagram of an active driver using the present invention. First, a power supply voltage and a reference voltage Vref changed according to a change in power supply voltage are compared by the voltage sensing circuits 21 and 22, and the active driver gate control signal VG1. , VG2, and the output VG1 and VG2 of the voltage sensing circuits 21 and 22 and the data output buffer enable signal OE and read data. And a parallel active driver 23 whose operation is controlled by the pull-up transistor control signal PU.

제3도는 본 발명에 따른 전압감지회로(21, 22)의 상세도로서, 외부 전원전압 VEXT를 저항 R31, R32의 값을 조정하여 적정레벨로 변화시킨 후, 일정한 기준 전압 Vref와 비교하여 전원전압의 레벨이 높으면 하이(High) 레벨의 VG 신호를 출력하고 기준전압에 비해 낮으면 로우(Low) 레벨의 VG 신호를 출력한다.3 is a detailed view of the voltage sensing circuits 21 and 22 according to the present invention. The external power supply voltage V EXT is changed to an appropriate level by adjusting the values of the resistors R31 and R32, and then compared with a constant reference voltage Vref. If the voltage level is high, a high level VG signal is output. If the voltage level is low compared to a reference voltage, a low level VG signal is output.

저항 R31과 R32의 값은 액티브 드라이버의 동작 상태가 최적화될 수 있도록 병렬 액티브 드라이버를 제어하기위해, 기준전압 Vref 레벨과의 관계를 고려하여 적절한 저항비(Resistance Ratio)를 결정한다.The values of the resistors R31 and R32 determine the appropriate resistance ratio in consideration of the relationship with the reference voltage Vref level in order to control the parallel active driver so that the operating state of the active driver can be optimized.

제4도는 본 발명을 이용한 액티브 드라이버의 제1실시예를 도시한 상세도로서, 풀-업 트랜지스터 제어신호 PU는 풀-업 드라이버 M41을 구동하여 데이타 출력단 노드 N45의 전압레벨을 로직하이 상태로 충전시키는 역할을 하며, 풀-다운 드라이버 M42의 게이트단인 노드 N42의 전압레벨과는 반대의 로직레벨로 동작한다.4 is a detailed view showing the first embodiment of the active driver using the present invention, in which the pull-up transistor control signal PU drives the pull-up driver M41 to charge the voltage level of the data output node N45 in a logic high state. It operates at the logic level opposite to the voltage level of node N42, which is the gate terminal of pull-down driver M42.

낸드게이트 G41은 데이타 출력버퍼 인에이블 신호 OE와 리드데이타를 입력으로 사용하여 노드 N41을 구동시키며 신호 OE와 리드데이타가 동시에 로직하이일 때, 노드 N41은 로직로우로 전이하여 노드 N41에 병렬로 연결되어 있는 노아(NOR)게이트 G43, G44과 인버터 G42를 구동시킨다.NANDGATE G41 is the data output buffer enable signal OE and lead data. Is used as the input to drive node N41 and the signal OE and lead data Is simultaneously logic high, node N41 transitions to logic low to drive NOR gates G43, G44 and inverter G42 connected in parallel to node N41.

인버터 G42는 전원전압의 변동에 관계없이 항상 동작되는 인버터로서, 노드 N41가 로직로우일 때 노드 N42는 로직하이 상태를 갖을 수 있도록 구성되며 노드 N42의 로직레벨에 따라 풀-다운 트랜지스터 M42의 동작이 제어된다.Inverter G42 is an inverter that is always operated regardless of fluctuation of power supply voltage. When node N41 is logic low, node N42 is configured to have a logic high state, and the operation of pull-down transistor M42 depends on the logic level of node N42. Controlled.

게이트 G43, G44는 전원전압의 변동에 따라서 출력레벨이 로직하이 또는 로직로우로 전이되는 전압감지회로의 출력 VG1, VG2와 노드 N41의 전압레벨을 입력으로 받아들이는 노아게이트로서, 노드 N41이 로직로우 상태이고 전압감지 회로의 출력 VG1, VG2가 전원전압 변동에 따라서 로직로우 또는 로직하이 상태일 때 노드 N43 및 N44가 각각 로직하이 또는 로직로우 상태가 되도록 하여 액티브 드라이버인 NMOS 트랜지스터 M43, M44를 선택적으로 구동시킨다.The gates G43 and G44 are the NOR gates that receive the voltage levels of the outputs VG1 and VG2 of the voltage sensing circuit and the node N41 as inputs, in which the output level transitions to logic high or logic low as the power supply voltage changes. And the NMOS transistors M43 and M44 as active drivers by selectively bringing the nodes N43 and N44 into a logic high or logic low state, respectively, when the outputs VG1 and VG2 of the voltage sensing circuit are in a logic low or logic high state according to a change in the supply voltage. Drive it.

상기의 액티브 드라이버 M42, M43, M44의 각각의 드레인 노드들은 공통노드 N45에 연결되며 각각의 소오스 노드들 또한 공통노드 N46에 연결되어 있어서 그 각각의 게이트 노드 N42, N43, N44의 전압 레벨에 따라서 부하 CL을 구동시키게 된다.Each of the drain nodes of the active drivers M42, M43, and M44 is connected to the common node N45, and each of the source nodes is also connected to the common node N46, so that the load is applied according to the voltage level of each of the gate nodes N42, N43, and N44. Will drive C L.

또한, 여기에 주지해야 할 점은 상기 제4도에 도시된 병렬 액티브 드라이버 구조는 풀-다운 액티브 드라이버 뿐만아니라, 풀-업 액티브 드라이버에도 적용 가능하며, 또는 풀-다운 액티브 드라이버와 풀-업 액티브 드라이버에 동시에 적용시켜 전원전압 변동에 따라 선택적으로 동작하도록 구현할 수 있다.It should be noted that the parallel active driver structure shown in FIG. 4 can be applied not only to a pull-down active driver but also to a pull-up active driver, or to a pull-down active driver and a pull-up active driver. It can be applied to the driver at the same time and can be selectively operated according to the power supply voltage change.

제5도는 본 발명을 이용한 액티브 드라이버의 제2실시예를 도시한 상세도로서,액티브 드라이버 회로의 구현에 있어서, 병렬 드라이버단을 구성하고 그 각각의 게이트들을 제어하는 신호를 출력하는 노아게이트의 입력으로 전압감지회로의 출력을 사용하지 않고 퓨즈(Fuse)나 본딩패드(Bonding Pad)를 사용하여, 동작시키고자하는 액티브 드라이버를 선택하게 된다.FIG. 5 is a detailed view showing a second embodiment of an active driver using the present invention. In the implementation of the active driver circuit, the input of a noar gate constituting a parallel driver stage and outputting a signal for controlling the respective gates thereof is shown in FIG. Therefore, instead of using the output of the voltage sensing circuit, a fuse or bonding pad is used to select an active driver to be operated.

퓨즈를 사용할 경우에는 퓨즈가 연결된 상태에서는 노아게이트 G53의 입력 노드 N54가 하이레벨을 유지하도록 퓨즈 회로를 구현하면 노아게이트 G53의 출력단 N53이 항상 로우레벨을 갖게 되어 액티브 드라이버인 NMOS트랜지스터 M53이 동작하지 않게 된다. 그러나, 액티브 드라이버의 사이즈를 늘리고자하여 상기 퓨즈를 끊어주게 되면 퓨즈의 출력단 노드 N54는 로우레벨로 전이하여 노드 N541의 출력에 따라 상기 NMOS 트랜지스터 M53의 동작 상태가 결정되게 된다.When using a fuse, if the fuse circuit is implemented such that the input node N54 of the NORGATE G53 maintains the high level while the fuse is connected, the output terminal N53 of the NOAGATE G53 always has a low level, and the NMOS transistor M53, the active driver, does not operate. Will not. However, if the fuse is blown to increase the size of the active driver, the output node N54 of the fuse transitions to a low level, and the operating state of the NMOS transistor M53 is determined according to the output of the node N541.

본딩패드를 사용할 경우는 노드 N54를 전원 Vcc나 그라운드 Vss에 직접 본딩하여 액티브 드라이버 M53의 동작을 제어하게 된다.When using a bonding pad, the node N54 is directly bonded to the power supply Vcc or the ground Vss to control the operation of the active driver M53.

상기의 퓨즈나 본딩패드를 사용할 경우는 반도체소자 외부에서 인위적으로 그 연결 상태를 조절해 주어야 하므로 제4도에 도시된 액티브 드라이버가 반도체소자의 내부적에서 조절되는 것과는 차이가 있다.In the case of using the fuse or the bonding pad, it is necessary to artificially adjust the connection state from the outside of the semiconductor device, which is different from that of the active driver shown in FIG. 4.

이상에서 살펴본 바와같이, 상기 제4도 내지 제5도에 도시된 본 발명의 병렬 액티브 드라이버를 이용하여 데이타 출력버퍼나 비트라인 센스앰프 구동신호 발생기를 구성하게 되면, 전원전압 변동에 따라 액티브 드라이버의 사이즈를 최적화시키는 것이 용이해지므로 높은 전원전압에 의해 커런트 스파이크가 발생할 가능성이 줄어 들고, 회로의 동작속도도 적절하게 조절되며 불필요한 전력소모도 방지할 수 있을 뿐만아니라, 출력단에서 발생하는 댐핑이나 노이즈도 줄일 수 있다.As described above, when the data output buffer or the bit line sense amplifier driving signal generator is configured by using the parallel active driver of the present invention shown in FIGS. 4 to 5, the active driver It is easy to optimize the size, which reduces the possibility of current spikes due to high power supply voltage, adjusts the operation speed of the circuit appropriately, prevents unnecessary power consumption, and also prevents damping and noise generated at the output stage. Can be reduced.

Claims (5)

반도체소자의 병렬 액티브 드라이버로서, 데이타 출력버퍼 인에이블 신호(OE)와 리드데이타()를 입력으로 하는 제1논리 게이트(G41)과, 전원전압의 변동에 따라 로직레벨이 다른 신호를 출력하는 전압감지 회로(21, 22)와, 상기의 제1논리게이트(G41)의 출력과 상기의 전압감지외로(21, 22)의 출력(VG1, VG2)을 입력으로하여 출력단에 연결된 트랜지스터의 게이트를 제어하는 신호를 출력하는 제2, 3논리게이트(G43, G44)와, 상기의 제2, 3논리게이트(G43, G44)의 출력을 게이트 입력으로하여 동작되는 병렬 연결된 트랜지스터(M43, M44)와, 상기의 데이타 출력버퍼 인에이블 신호(OE)와 리드데이타()를 입력으로하는 제1논리게이트(G41)의 출력에 의해서만 제어되는 트랜지스터(M42)로 구성되어 있으며, 상기의 트랜지스터(M42, M43, M44)들은 드레인과 소오스들이 각각 공통노드(N45, N46)에 연결되어져서 같은 노드에 전하를 충전하거나 방전하도록 구현되어진 병렬 액티브 드라이버.As a parallel active driver of a semiconductor device, a data output buffer enable signal OE and read data ( And the output of the first logic gate G41 and the voltage sensing circuits 21 and 22 for outputting signals having different logic levels in accordance with variations in the power supply voltage. Second and third logic gates G43 and G44 for outputting a signal for controlling the gate of a transistor connected to an output terminal as the inputs of the outputs VG1 and VG2 of the voltage sensing devices 21 and 22 as inputs, Parallel-connected transistors M43 and M44 operated using the outputs of the 2 and 3 logic gates G43 and G44 as gate inputs, the data output buffer enable signal OE and read data ( It is composed of a transistor (M42) controlled only by the output of the first logic gate (G41) to the input, the transistors (M42, M43, M44) is a drain and the source is a common node (N45, N46), respectively A parallel active driver coupled to and implemented to charge or discharge charges to the same node. 제1항에 있어서, 상기 전압 감지회로(21, 22) 대신에 퓨즈 또는 본딩패드를 사용하는 것을 특징으로 하는 병렬 액티브 드라이버.2. The parallel active driver according to claim 1, wherein a fuse or a bonding pad is used instead of the voltage sensing circuit (21, 22). 제1항에 있어서, 상기 전압 감지회로(21, 22)를 데이타 출력버퍼의 풀-다운 액티브 드라이버단에 적용하는 것을 특징으로 하는 병렬 액티브 드라이버.2. The parallel active driver according to claim 1, wherein the voltage sensing circuit (21, 22) is applied to a pull-down active driver stage of a data output buffer. 제1항에 있어서, 상기 전압 감지회로(21, 22)를 데이타 출력버퍼의 풀-업 액티브 드라이버단에 적용하는 것을 특징으로 하는 병렬 액티브 드라이버.2. The parallel active driver according to claim 1, wherein the voltage sensing circuit (21, 22) is applied to a pull-up active driver stage of a data output buffer. 제1항에 있어서, 상기 전압 감지회로(21, 22)를 데이타 출력버퍼의 풀-다운 액티브 드라이버단 및 풀-업 액티브 드라이버단에 적용하는 것을 특징으로 하는 병렬 액티브 드라이버.The parallel active driver according to claim 1, wherein the voltage sensing circuit (21, 22) is applied to a pull-down active driver stage and a pull-up active driver stage of a data output buffer.
KR1019920026729A 1992-12-30 1992-12-30 Parallel active driver KR100224766B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026729A KR100224766B1 (en) 1992-12-30 1992-12-30 Parallel active driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026729A KR100224766B1 (en) 1992-12-30 1992-12-30 Parallel active driver

Publications (2)

Publication Number Publication Date
KR940017191A KR940017191A (en) 1994-07-26
KR100224766B1 true KR100224766B1 (en) 1999-10-15

Family

ID=19347862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026729A KR100224766B1 (en) 1992-12-30 1992-12-30 Parallel active driver

Country Status (1)

Country Link
KR (1) KR100224766B1 (en)

Also Published As

Publication number Publication date
KR940017191A (en) 1994-07-26

Similar Documents

Publication Publication Date Title
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
KR100384396B1 (en) Improved data output buffer
KR0179793B1 (en) Sense amplifier output control circuit of semiconductor memory
US7868667B2 (en) Output driving device
KR0179786B1 (en) Output buffer
US6906965B2 (en) Temperature-compensated output buffer circuit
KR920003440B1 (en) Intermediate potential generation circuit
EP0155113A2 (en) Voltage level detection circuit
US6489815B2 (en) Low-noise buffer circuit that suppresses current variation
KR100432573B1 (en) Semiconductor device having output driving circuit capable of controlling impedance, in which pull-up circuit including nmos transistor and pmos transistor is comprised
KR100224766B1 (en) Parallel active driver
KR100971990B1 (en) Logic circuit and semiconductor device
KR0126254B1 (en) Data input buffer for semiconductor memory device
JPH08221984A (en) Semiconductor memory circuit
JPH08340245A (en) Signal output circuit and semiconductor integrated circuit
US7015731B2 (en) CMOS output buffer circuit
KR940008137B1 (en) Data output buffer
KR100390962B1 (en) Output buffer
KR100472729B1 (en) Data output buffer
JPH0611109B2 (en) Semiconductor integrated circuit
KR930006623B1 (en) Low noise data output buffer
KR940006077B1 (en) Variable input circuit for semiconductor memory device
JP2626915B2 (en) Output buffer circuit
KR950012028B1 (en) Semiconductor memory device with low noise output structure
KR0170309B1 (en) Output buffer of semiconductor apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee