KR100218543B1 - Bipolar transistor - Google Patents

Bipolar transistor Download PDF

Info

Publication number
KR100218543B1
KR100218543B1 KR1019970001932A KR19970001932A KR100218543B1 KR 100218543 B1 KR100218543 B1 KR 100218543B1 KR 1019970001932 A KR1019970001932 A KR 1019970001932A KR 19970001932 A KR19970001932 A KR 19970001932A KR 100218543 B1 KR100218543 B1 KR 100218543B1
Authority
KR
South Korea
Prior art keywords
bipolar transistor
base
guide rings
region
base region
Prior art date
Application number
KR1019970001932A
Other languages
Korean (ko)
Other versions
KR19980066423A (en
Inventor
김종민
Original Assignee
김덕중
페어차일드코리아반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체주식회사 filed Critical 김덕중
Priority to KR1019970001932A priority Critical patent/KR100218543B1/en
Publication of KR19980066423A publication Critical patent/KR19980066423A/en
Application granted granted Critical
Publication of KR100218543B1 publication Critical patent/KR100218543B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 내압을 향상시키기 위하여 가이드 링(guard ring)이 형성되어 있는 플래너(plannar) 구조의 바이폴라 트랜지스터에 관한 것으로서, 2개의 가이드 링으로 최적의 칩의 크기를 설계하여 생산비용을 낮출 수 있고, 2개의 가이드 링을 35μm 이상의 깊이로 가이드 링을 설계하여 포화 전압, 고내압 등의 전기적인 특성을 향상시킬 수 있는 효과가 있다.The present invention relates to a planar structure bipolar transistor in which a guard ring is formed to improve the breakdown voltage, and can reduce the production cost by designing an optimal chip size with two guide rings. By designing two guide rings to a depth of 35μm or more, it is possible to improve electrical characteristics such as saturation voltage and high breakdown voltage.

Description

바이폴라 트랜지스터Bipolar transistor

본 발명은 바이폴라 트랜지스터(bipolar transister)에 관한 것으로서, 더욱 상세하게는, 내압을 향상시키기 위하여 가이드 링(guard ring)이 형성되어 있는 플래너(plannar) 구조의 바이폴라 트랜지스터에 관한 것이다.The present invention relates to a bipolar transistor (bipolar transister), and more particularly, to a planar structure bipolar transistor in which a guard ring is formed to improve the breakdown voltage.

일반적인 바이폴라 트랜지스터의 구조는 메사(MESA) 구조와 플래너 구조로 양분된다.The structure of a general bipolar transistor is divided into a mesa (MESA) structure and a planar structure.

메사 구조에서는 베이스 접합(base deep junction)을 깊게 하고 P형 불순물을 저농도로 도핑하여 전기적인 특성을 향상시키고 있으나, 플래너 구조에서는 고전압 구동을 만족시키기 위하여 베이스 영역의 둘레에 가이드 링을 형성하기 때문에 액티브 영역(active area)이 한정되어 전기적인 특성이 상대적으로 나쁘다.The mesa structure improves the electrical properties by deepening the base deep junction and doping the P-type impurities at low concentration. However, in the planar structure, the guide ring is formed around the base area to satisfy the high voltage driving. The active area is limited and the electrical characteristics are relatively bad.

이러한 종래의 기술에 따른 플래너 구조의 고전압용 바이폴라 트랜지스터의 구조를 살펴보면 다음과 같다.The structure of the high voltage bipolar transistor of the planar structure according to the related art is as follows.

도 1은 종래의 기술에 따른 바이폴라 트랜지스터의 구조를 도시한 단면도이다.1 is a cross-sectional view showing the structure of a conventional bipolar transistor.

도 1에서 보는 바와 같이, 종래의 바이폴라 트랜지스터는 바이폴라 트랜지스터의 영역 중 하나인 베이스 영역(1)과 다른 소자와의 영향을 배제하기 위하여 형성되어 있는 채널 스토퍼(2) 사이에 P형으로 도핑되어 있는 3개의 가이드 링(3)이 형성되어 있다.As shown in Fig. 1, the conventional bipolar transistor is doped in a P-type between the base region 1, which is one of the regions of the bipolar transistor, and the channel stopper 2 formed to exclude the influence of other elements. Three guide rings 3 are formed.

이러한 종래의 기술에 따른 바이폴라 트랜지스터에서는 20μm 정도의 깊이로 베이스 영역(1)과 3개의 가이드 링(3)을 형성할 경우에는 역바이어스가 700∼1200V 범위에서 형성되더라도 견딜 수 있는 소자를 설계하였으며, 1200∼1500V 범위에서 역바이어스가 걸리는 경우에는 깊이 30μm정도로 베이스 영역(1) 및 3개의 가이드 링(3)을 형성하였다.In the bipolar transistor according to the related art, when the base region 1 and the three guide rings 3 are formed to a depth of about 20 μm, a device capable of withstanding even if the reverse bias is formed in the range of 700 to 1200 V is designed. When the reverse bias was applied in the 1200 to 1500V range, the base region 1 and the three guide rings 3 were formed at a depth of about 30 μm.

그러나, 이러한 종래의 플래너 구조의 바이폴라 트랜지스터는 700∼1200V와 1200∼1500V 범위의 내압에 견딜 수 있도록 하기 위해서는 20μm와 30μm 깊이의 베이스 영역과 3개의 가이드 링이 필요하므로 칩의 면적이 커져 제조 비용이 상승하고, 베이스 접합의 면적을 넓히기 위해서 베이스 영역의 깊이를 더욱 깊게 형성해야 하는데, 이 경우에는 내압이 떨어지는 문제점을 가지고 있다.However, such a conventional planar structure bipolar transistor requires 20 μm and 30 μm deep base regions and three guide rings to withstand the breakdown voltages of 700 to 1200 V and 1200 to 1500 V. In order to increase the area of the base junction to increase the depth of the base area to be deeper, in this case, the internal pressure falls.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 가이드 링의 수를 최소화하여 제조 비용을 줄이면서 동시에, 베이스 영역의 깊이를 더욱 깊게 형성하여 포화 전압을 낮추고 1500V 정도의 고전압의 역바이어스에서 견딜 수 있는 바이폴라 트랜지스터를 제공하는 데 있다.The present invention is to solve this problem, while minimizing the number of guide rings to reduce the manufacturing cost, at the same time to form a deeper depth of the base area to lower the saturation voltage and to withstand a high voltage reverse bias of about 1500V To provide a transistor.

도1은 종래의 기술에 따른 바이폴라 트랜지스터의 구조를 도시한 단면도이고,1 is a cross-sectional view showing the structure of a conventional bipolar transistor;

도2는 본 발명의 실시예에 따른 바이폴라 트랜지스터의 구조를 도시한 평면도이며,2 is a plan view showing the structure of a bipolar transistor according to an embodiment of the present invention;

도3은 도 2에서 A 부분을 도시한 단면도이다.3 is a cross-sectional view showing a portion A in FIG.

이러한 본 발명에 따른 바이폴라 트랜지스터는 1500V 정도의 고내압에서도 견딜 수 있는 플래너 구조로서 2개의 가이드 링을 포함하고 있다.The bipolar transistor according to the present invention has a planar structure that can withstand high voltage of about 1500V and includes two guide rings.

여기서 바이폴라 트랜지스터는 베이스, 이미터 및 콜렉터 영역으로 이루어진 바이폴라 트랜지스터로서, 베이스 영역의 깊이가 35μm 이상으로 형성되어 있다.The bipolar transistor is a bipolar transistor composed of a base, an emitter, and a collector region, and the base region has a depth of 35 μm or more.

또한 가이드 링의 깊이는 베이스 영역과 동시에 형성되기 때문에 베이스 영역의 깊이와 동일하다.Also, since the depth of the guide ring is formed at the same time as the base area, it is equal to the depth of the base area.

이러한 본 발명에 따른 플래너 구조의 바이폴라 트랜지스터에서는 베이스 영역이 깊게 형성되어 있으므로 베이스 결합이 깊게 형성되고, 베이스 결합이 이루어지는 표면적이 넓게 형성된다. 또한 가이드 링도 깊게 형성되어 있으므로 역바이어스가 걸리더라도 공핍층이 형성되는 면적이 넓어지게 된다.Since the base region is deeply formed in the planar structure bipolar transistor according to the present invention, the base bond is deeply formed, and the surface area where the base bond is formed is wide. In addition, since the guide ring is also deeply formed, the area where the depletion layer is formed becomes wider even when the reverse bias is applied.

그러면 첨부한 도면을 참고로 하여 본 발명에 따른 바이폴라 트랜지스터의 한 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Next, an embodiment of a bipolar transistor according to the present invention will be described in detail with reference to the accompanying drawings so that a person having ordinary skill in the art may easily implement the present invention.

도 2는 본 발명의 실시예에 따른 바이폴라 트랜지스터의 구조를 도시한 평면도이며, 도 3은 도 2에서 A 부분을 도시한 단면도이다.FIG. 2 is a plan view illustrating the structure of a bipolar transistor according to an exemplary embodiment of the present invention, and FIG. 3 is a cross-sectional view illustrating part A of FIG. 2.

도 2에서 보는 바와 같이, 본 발명에 따른 플래너 구조의 바이폴라 트랜지스터는 소자간의 영향을 배제하고, 누설 전류를 방지하기 위하여 기판(100)의 가장자리 둘레에 고농도 N형의 불순물로 도핑되어 있는 채널 스토퍼(70)가 형성되어 있다. 채널 스토퍼(70) 안으로 각각 제1 절연막(60)을 매개로 하여 P형의 불순물로 도핑되어 있는 제1, 제2 가이드 링(50, 40)이 폐곡 모양으로 형성되어 있다. 제2 가이드 링(40) 안으로 형성되어 있는 제1 절연막(60)을 안으로 각각 분지(31, 21)를 가지는 베이스 영역(30)과 이미터 영역(20)이 형성되어 있다. 여기서 베이스 영역(30)의 분지(31)와 이미터 영역(20)의 분지(21)는 서로 교대로 형성되어 있고, 베이스 영역(30) 내부에 이미터 영역(20)이 형성되어 있으며 베이스 영역(30)과 이미터 영역(20) 사이에는 제2 절연막(10)이 형성되어 있다. 베이스 영역(30)은 P형 불순물로 도핑되어 있으며, 이미터 영역(20)은 N형 불순물로 도핑되어 있다.As shown in FIG. 2, the planar structure of the bipolar transistor according to the present invention has a channel stopper doped with a high concentration of N-type impurities around the edge of the substrate 100 in order to exclude the influence between devices and prevent leakage current. 70) is formed. First and second guide rings 50 and 40 doped with P-type impurities through the first insulating film 60 into the channel stopper 70 are formed in a closed shape. A base region 30 and an emitter region 20 having branches 31 and 21, respectively, are formed in the first insulating film 60 formed in the second guide ring 40. Here, the branches 31 of the base region 30 and the branches 21 of the emitter region 20 are alternately formed, and the emitter region 20 is formed inside the base region 30 and the base region. The second insulating film 10 is formed between the 30 and the emitter regions 20. The base region 30 is doped with P-type impurities, and the emitter region 20 is doped with N-type impurities.

도 3은 도 2에서 A 부분을 도시한 단면도로서, 기판(100)의 가장자리에 형성된 채널 스토퍼(70)와 중앙부에 형성된 베이스 영역(30) 사이에 제1, 제2 가이드 링(50, 40)이 깊게 형성되어 있다. 여기서 베이스 영역(30)의 내부에는 N형 불순물이 고농도로 도핑되어 있는 이미터 영역(20)이 형성되어 있으며, 베이스 영역(30)은 컬렉터 단자가 연결되는 저농도 N형의 에피층(200)에 형성되어 있다.3 is a cross-sectional view illustrating a portion A in FIG. 2, wherein the first and second guide rings 50 and 40 are disposed between the channel stopper 70 formed at the edge of the substrate 100 and the base region 30 formed at the center portion. This is deeply formed. Here, the emitter region 20 in which the N-type impurities are heavily doped is formed in the base region 30, and the base region 30 is formed in the low-concentration N-type epitaxial layer 200 to which the collector terminals are connected. Formed.

여기서, 제1, 제2 가이드 링(50, 40)과 베이스 영역(30)의 깊이는 700∼1200V급에서는 25μm 이상으로 형성하며, 1500V급 이하에서는 35μm 이상으로 형성한다.Here, the depths of the first and second guide rings 50 and 40 and the base region 30 are formed to be 25 µm or more in the 700 to 1200V class, and 35 µm or more in the 1500V class or less.

표 1은 제1 및 제2 가이드 링(50, 40)의 깊이에 따라 콜렉터 영역과 이미터 영역 사이의 포화 전압(VCE(sat))과 소자가 절연 파괴되기 전까지 견질 수 있는 블랙-다운(break-down) 전압(VCBO)을 도시한 것이다.Table 1 shows the saturation voltage V CE (sat) between the collector region and the emitter region and the black-down that can withstand before the device breaks down depending on the depth of the first and second guide rings 50, 40. break-down voltage (V CBO ) is shown.

36μm36 μm 40μm40 μm 44μm44 μm VCE(sat) V CE (sat) 2.3V2.3V 1.4V1.4 V 0.8V0.8 V VCBO V CBO 1630V1630 V 1600V1600 V 1580V1580 V

표 1에서 알 수 있듯이, 베이스 영역(30) 및 가이드 링(40, 50)을 35μm 이상으로 형성하는 경우에 1500V 이상의 항복 전압을 가질 수 있고, 2.3V 이하의 포하 전압 특성이 나타났다.As can be seen from Table 1, when the base region 30 and the guide rings 40 and 50 are formed to be 35 μm or more, they may have a breakdown voltage of 1500 V or more, and a falling voltage characteristic of 2.3 V or less appears.

이러한 본 발명에 따른 바이폴라 트랜지스터에서는 베이스 영역(30)을 깊게 형성하여 베이스 결합이 깊게 형성되어 포화 전압은 낮아지고, 역바이어스가 걸리는 경우에도 베이스 영역과 2개의 가이드 링에 형성되는 공핍층의 면적이 넓게 형성되어 항복 전압이 높일 수 있다.In the bipolar transistor according to the present invention, the base region 30 is deeply formed so that the base coupling is deeply formed so that the saturation voltage is lowered. Widely formed, the breakdown voltage can be increased.

따라서 본 발명에 따른 바이폴라 트랜지스터에서는 베이스 영역 및 2개의 가이드 링을 35μm 이상의 깊이로 형성하여, 포화 전압의 특성을 향상되고, 2개의 가이드 링만으로도 1500V 이하의 고내압에서 적용이 가능하므로 칩의 크기를 최소화하여 제조 비용을 낮출 수 있는 효과가 있다.Therefore, in the bipolar transistor according to the present invention, the base region and the two guide rings are formed to a depth of 35 μm or more to improve the characteristics of the saturation voltage, and only two guide rings can be applied at a high breakdown voltage of 1500 V or less, thereby increasing the chip size Minimization has the effect of lowering the manufacturing cost.

Claims (1)

기판에 형성되어 있는 제1 도전형 콜렉터 영역,A first conductivity type collector region formed on the substrate, 상기 콜렉터 영역 내에 형성되어 있는 제2 도전형 베이스 영역,A second conductivity type base region formed in the collector region, 상기 베이스 영역 내에 형성되어 있는 이미터 영역,An emitter region formed in the base region, 상기 콜렉터 영역에 35μm 이상의 깊이로 형성되어 있으며, 상기 베이스 영역의 둘레에 형성되어 있는 두 개의 제2 도전형의 가이드 링을 포함하는 바이폴라 트랜지스터.A bipolar transistor formed in the collector region with a depth of 35 μm or more and including two second conductive guide rings formed around the base region.
KR1019970001932A 1997-01-23 1997-01-23 Bipolar transistor KR100218543B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970001932A KR100218543B1 (en) 1997-01-23 1997-01-23 Bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970001932A KR100218543B1 (en) 1997-01-23 1997-01-23 Bipolar transistor

Publications (2)

Publication Number Publication Date
KR19980066423A KR19980066423A (en) 1998-10-15
KR100218543B1 true KR100218543B1 (en) 1999-09-01

Family

ID=19495393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001932A KR100218543B1 (en) 1997-01-23 1997-01-23 Bipolar transistor

Country Status (1)

Country Link
KR (1) KR100218543B1 (en)

Also Published As

Publication number Publication date
KR19980066423A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US6707104B2 (en) Lateral high-breakdown-voltage transistor
US9793256B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
CN108447903B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
KR100281913B1 (en) Semiconductor device and manufacturing method thereof
US8476673B2 (en) Diode
KR101444081B1 (en) Vertical trench igbt and method for manufacturing the same
US4652895A (en) Zener structures with connections to buried layer
US5327006A (en) Thin, dielectrically isolated island resident transistor structure having low collector resistance
KR20080095768A (en) Semiconductor device
JP2005057028A (en) Insulated gate-type bipolar transistor
US4975751A (en) High breakdown active device structure with low series resistance
KR920010675B1 (en) Dual type diode
US5091336A (en) Method of making a high breakdown active device structure with low series resistance
US5585657A (en) Windowed and segmented linear geometry source cell for power DMOS processes
US6369424B1 (en) Field effect transistor having high breakdown withstand capacity
US6563169B1 (en) Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer
KR100218543B1 (en) Bipolar transistor
US6838745B1 (en) Semiconductor device having a separation structure for high withstand voltage
US6894367B2 (en) Vertical bipolar transistor
KR0163924B1 (en) A lateral transistor and method of fabricating thereof
KR890004974B1 (en) Transistor
JP2021114527A (en) Semiconductor device
CN113823678A (en) High-voltage NPN device
KR0163929B1 (en) A semiconductor device with zener diode
KR100397858B1 (en) Insulated gate bipolar transistor

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120525

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee