KR100217993B1 - Circuit for correcting top and bottom distortion - Google Patents

Circuit for correcting top and bottom distortion Download PDF

Info

Publication number
KR100217993B1
KR100217993B1 KR1019960061621A KR19960061621A KR100217993B1 KR 100217993 B1 KR100217993 B1 KR 100217993B1 KR 1019960061621 A KR1019960061621 A KR 1019960061621A KR 19960061621 A KR19960061621 A KR 19960061621A KR 100217993 B1 KR100217993 B1 KR 100217993B1
Authority
KR
South Korea
Prior art keywords
output
signal
pulse
vertical
horizontal
Prior art date
Application number
KR1019960061621A
Other languages
Korean (ko)
Other versions
KR19980043668A (en
Inventor
승 택 이
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960061621A priority Critical patent/KR100217993B1/en
Priority to US08/985,180 priority patent/US6011364A/en
Publication of KR19980043668A publication Critical patent/KR19980043668A/en
Application granted granted Critical
Publication of KR100217993B1 publication Critical patent/KR100217993B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H04N3/2335Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04Deflection circuits ; Constructional details not otherwise provided for
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/02Graphics controller able to handle multiple formats, e.g. input or output formats

Abstract

본 발명은 모드별 상하 왜곡 보정 회로에 관한 것으로, 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터와, 수평 펄스의 듀티 폭을 조정하여 출력하는 멀티 바이브레이터와, 상기 멀티 바이브레이터에서 듀티 폭이 조정되어 출력되는 수평 펄스와 상기 파라볼라 제너레이터로부터 출력되는 파라볼라 파(Parabolic Wave)를 인가 받아 합성하여 보정 전류를 출력하는 멀티 서플라이부와, 상기 멀티 서플라이부로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류의 이득을 증폭하는 증폭부와, 상기 증폭부로부터 출력되는 보정 전류와 수직 펄스를 인가 받고 인가된 보정 전류와 수직 펄스를 중첩하여 발생되는 합성 보정파를 출력하는 모듈레이션부를 구성하여, 디스플레이 모니터 화면에서 발생되는 상·하 왜곡을 멀티 서플라이를 이용하여 파라볼라 파와 수평 펄스를 합성하여 보정 전류를 만들어 비디오 모드별로 발생되는 디스플레이 모니터 화면의 상·하 왜곡 현상을 보정할 수 있는 효과가 있다.The present invention relates to a vertical distortion correction circuit for each mode, including: a parabola generator for generating a parabolic wave, a multivibrator for adjusting and outputting a duty pulse width of a horizontal pulse, and a duty width of the multivibrator being adjusted and outputting A multi-supply unit for applying a horizontal pulse and a parabolic wave output from the parabolic generator and synthesizing and outputting a correction current, and a gain of a correction current applied by applying a correction current output from the multi-supply unit. An amplification unit configured to amplify and a modulation unit configured to receive a correction current and a vertical pulse output from the amplifying unit and output a synthesized correction wave generated by superimposing the applied correction current and the vertical pulse, thereby generating an image generated on a display monitor screen. Lower wave distortion using multi-supply By combining the Rabola wave and the horizontal pulse to generate a correction current, it is possible to correct the up and down distortion of the display monitor screen generated in each video mode.

Description

모드별 상·하 왜곡 보정 회로Mode Up / Down Distortion Correction Circuit

본 발명은 모드별 상하 왜곡 보정 회로에 관한 것으로, 특히 디스플레이 모니터에서 발생하는 화상 모드별로 발생하는 상하 왜곡을 보정하기 위한 모드별 상하 왜곡 보정 회로에 관한 것이다.The present invention relates to a vertical distortion correction circuit for each mode, and more particularly, to a vertical distortion correction circuit for modes for correcting vertical distortion generated for each image mode generated in a display monitor.

일반적으로, 디스플레이 모니터는 정보를 다루는 시스템 장치에서 주장치 즉, 퍼스널 컴퓨터(Personal Computer; 이하 PC라 약칭함) 본체에서 발생된 정보를 처리하는 각종 주변장치 중 정보를 표시 화면에 화상으로 표시하는 장치를 말한다. 이러한 디스플레이 모니터는 PC 본체에서 발생된 정보를 가장 손쉽고 빠르게 표시해 줄 수 있는 편리한 장치로서 정보 시스템 장치중 항상 주장치와 연결되어 있는 가장 보편적인 주변기기이다.In general, a display monitor is a device that displays information on an image on a display screen among various peripheral devices that process information generated from a main device, that is, a personal computer (hereinafter, referred to as a PC) main body in a system device that handles information. Say. Such a display monitor is a convenient device that can display information generated in the PC main body most easily and quickly, and is the most common peripheral device always connected to the main device among the information system devices.

이러한 일반적인 디스플레이 모니터를 첨부된 도면을 이용하여 설명하면 다음과 같다.This general display monitor will be described with reference to the accompanying drawings.

도 1 은 일반적으로 사용되는 모니터의 내부 회로를 도시한 블럭도이다. 도시된 바와 같이, PC(100)는 사용자가 사용한 키보드 신호를 인가 받아 처리하고 처리된 결과에 따라 데이터를 발생하는 CPU(110)와, 상기 CPU(110)로부터 출력되는 데이터를 인가 받아 영상 신호(R,G,B)로 처리하고 처리된 영상 신호(R,G,B)와 상기 영상 신호(R,G,B)를 동기화시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 비디오 카드(120)로 구성되어 있다.1 is a block diagram showing an internal circuit of a monitor generally used. As shown in the drawing, the PC 100 receives a keyboard signal used by a user, processes the CPU signal, and generates data according to the processed result, and receives the data output from the CPU 110 and receives an image signal ( The horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V- for processing the R, G and B and synchronizing the processed image signals R, G and B with the image signals R, G and B. The video card 120 outputs SYNC).

상기 PC(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B) 및 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받는 모니터(200)는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받는 마이콤(210)과, 모니터 화면을 제어하기 위한 화면 제어 신호를 발생하고 발생된 모니터 화면 제어 신호를 출력하는 제어 버튼(Button)부(220)와, 상기 마이콤(210)으로부터 출력되는 모니터 화면 제어 신호와 기준 발진 신호를 인가 받아 라스터(Raster)를 동기화 시키는 수평 및 수직 출력 회로부(230)와, 상기 비디오 카드(120)로부터 출력되는 영상 신호를 인가 받아 표시하는 비디오 회로부(240)와, 상기 마이콤(210)과 상기 수평 및 수직 출력 회로부(230)와 상기 영상 신호 처리부(240)로 구동 전압을 공급하는 전원 회로부(250)로 되어 있다.The monitor 200 receiving the image signals R, G, and B, the horizontal synchronizing signal H-SYNC, and the vertical synchronizing signal V-SYNC output from the video card 120 in the PC 100 is provided. The microcomputer 210 receiving the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC, and a control button for generating a screen control signal for controlling the monitor screen and outputting the generated monitor screen control signal ( Button unit 220, horizontal and vertical output circuit unit 230 for synchronizing raster by receiving the monitor screen control signal and the reference oscillation signal output from the microcomputer 210, and the video card 120 A video circuit unit 240 for receiving and displaying an image signal output from the power supply unit; and a power supply circuit unit for supplying a driving voltage to the microcomputer 210, the horizontal and vertical output circuit units 230, and the image signal processor unit 240; 250).

이와 같은 구성을 가진 모니터(200) 내부의 각 블럭을 더욱 상세히 살펴보면 다음과 같다.Looking at each block in the monitor 200 having such a configuration in more detail as follows.

비디오 카드(120)로부터 출력되는 수평 동기 신호(H-SYNC)와 수직 동기 신호(V-SYNC)를 마이콤(210)에서 인가 받는다. 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 마이콤(210)은 각종 모니터 화면 제어 데이터를 내장하고 있다. 이와 같은 마이콤(210)으로 제어 버튼(Button)부(220)에서 모니터 화면 제어 신호를 인가하면 인가된 화면 제어 신호에 따라 마이콤(210)에서는 모니터 화면에 표시되는 상을 조정하는 상 조정 신호를 출력하게 된다.The horizontal synchronization signal H-SYNC and the vertical synchronization signal V-SYNC output from the video card 120 are received by the microcomputer 210. The microcomputer 210, which receives the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC, incorporates various monitor screen control data. When the monitor screen control signal is applied from the control button unit 220 to the micom 210 as described above, the microcomputer 210 outputs an image adjustment signal for adjusting the image displayed on the monitor screen according to the applied screen control signal. Done.

이와 같은 제어 버튼(Button)부(220)는 수평 및 수직 위치 제어 신호와, 수평 및 수직 사이즈 조정 신호등을 출력하게 된다. 이러한 모니터 화면 제어 신호를 인가 받은 마이콤(210)은 인가된 모니터 화면 제어 신호에 따른 상 조정 신호와 기준 발진 신호를 출력하게 된다.The control button unit 220 outputs horizontal and vertical position control signals and horizontal and vertical size adjustment signals. The microcomputer 210 receiving the monitor screen control signal outputs a phase adjustment signal and a reference oscillation signal according to the applied monitor screen control signal.

마이콤(210)으로부터 출력되는 상 조정 신호와 기준 발진 신호를 인가 받은 수평 및 수직 발진 신호 처리기(230-1)는 비디오 카드(120)로부터 인가되는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따라 톱니파 발생 회로의 온/오프 동작의 스위칭 속도를 제어하게 된다.The horizontal and vertical oscillation signal processors 230-1 receiving the phase adjustment signal and the reference oscillation signal output from the microcomputer 210 receive the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal ( V-SYNC) controls the switching speed of the on / off operation of the sawtooth wave generating circuit.

이와 같은 수평 및 수직 발진 신호 처리기(230-1)로부터 출력되는 수직 펄스는 수직 드라이브 회로(230-2)에서 인가 받는다. 수직 발진 신호를 인가 받은 수직 드라이브 회로(230-2)는 일반적으로 1단 의 수직 증폭형이 많이 사용되며 트랜지스터의 베이스 단자에 입력을 가하고 에미터 단자에서 출력 전압을 꺼내는 에미터 팔로우(Emitter Folower)형을 많이 사용된다.The vertical pulses output from the horizontal and vertical oscillation signal processors 230-1 are applied by the vertical drive circuit 230-2. The vertical drive circuit 230-2, which receives the vertical oscillation signal, is generally used with one stage of vertical amplification type, and emitter follower (Emitter Folower) which inputs the base terminal of the transistor and extracts the output voltage from the emitter terminal. The mold is used a lot.

따라서, 이득보다는 직선성 개선의 동작을 한다. 이러한 수직 드라이브 회로(230-2)로부터 출력되는 전류 신호를 인가 받은 수직 출력 회로(230-3)는 V-DY(230-4)을 통해 흐르는 수직 동기 펄스에 부합된 톱니파 전류를 만들게 되고, 그에 따라 수직 주사 주기가 결정된다.Therefore, the linearity improvement operation is performed rather than the gain. The vertical output circuit 230-3 receiving the current signal output from the vertical drive circuit 230-2 generates a sawtooth current corresponding to the vertical synchronizing pulse flowing through the V-DY 230-4. The vertical scan period is thus determined.

또한, 수평 및 수직 발진 신호 처리기(230-1)로부터 출력되는 수평 발진 신호를 수평 드라이브 회로(230-5)에서 인가 받는다. 수평 발진 신호를 수평 드라이브 회로(230-5)는 수평 출력 회로(230-6)를 온/오프 시키기 위한 충분한 전류를 공급하게 된다. 이러한 수평 드라이브 회로(230-6)는 드라이브단이 온 일때 출력단도 온이 되는 동위상(동극성) 방식과, 현재 많이 사용되는 드라이브단이 온 일때 출력단도 오프 되는 역위상(역극성) 방식이 있다. 이와 같이 수평 드라이브 회로(230-5)로부터 출력되는 전류를 인가 받은 수평 출력 회로(230-6)는 H-DY(230-7)에 톱니파 전류를 발생하게 된다. 이러한 톱니파 전류에 의해 수평 주사 주기가 결정된다.In addition, the horizontal oscillation signal output from the horizontal and vertical oscillation signal processor 230-1 is applied by the horizontal drive circuit 230-5. The horizontal oscillation signal is supplied to the horizontal drive circuit 230-5 to supply sufficient current to turn on / off the horizontal output circuit 230-6. The horizontal drive circuit 230-6 has an in-phase (dynamic polarity) method in which the output stage is turned on when the drive stage is turned on, and an inverted phase (reverse polarity) scheme in which the output stage is also turned off when the drive stage used in the current stage is on. have. As such, the horizontal output circuit 230-6 receiving the current output from the horizontal drive circuit 230-5 generates a sawtooth wave current in the H-DY 230-7. This sawtooth current determines the horizontal scanning period.

그리고, 안정된 직류(DC) 전압을 음극선관(Cathode Ray Tube; 이하 CRT라 칭함)(240-3)의 애노드(Anode)에 공급하기 위해 플라이백 트랜스포머(Flyback Transfomer; 이하 FBT라 칭함)(230-9)를 통해 귀선 콜렉터를 이용하고 누설 인덕턴스와 고압 회로(230-8)의 분포 용량에 의한 고조파를 이용하여, 콜렉터 펄스가 작아도 큰 고압이 발생하여 CRT(240-4)의 애노드(Anode) 단자(240-4-1)에 고압을 인가하게 되다.A flyback transformer (FBT) is used to supply a stable direct current (DC) voltage to an anode of a cathode ray tube (hereinafter referred to as a CRT) 240-3. 9) by using the return collector and using harmonics by the leakage inductance and the distribution capacity of the high voltage circuit 230-8, a large high voltage is generated even if the collector pulse is small, so that the anode terminal of the CRT 240-4 is used. High pressure is applied to (240-4-1).

이와 같이 애노드(Anode) 단자(240-4-1)를 통해 고압을 인가 받은 영상 신호 처리부(240) 내에 있는 CRT(240-4)에 영상 신호를 표시하는 과정을 살펴보면 다음과 같다. 마이콤(210)을 통해서 화면 제어에 따라 발생된 OSD 이득 신호를 인가 받은 OSD부(240-1)는 OSD 이득 신호를 발생하여 출력하게 된다.As described above, a process of displaying an image signal on the CRT 240-4 in the image signal processor 240 that is applied with high voltage through the anode terminal 240-4-1 is as follows. The OSD unit 240-1 receiving the OSD gain signal generated by the screen control through the microcomputer 210 generates and outputs the OSD gain signal.

이러한 OSD부(240-1)로부터 출력되는 OSD 이득 신호와 비디오 카드(120)로부터 인가되는 영상 신호(R,G,B)를 인가 받은 비디오 프리 앰프(240-2)는 저전압 증폭기로 낮은 영상 신호(R,G,B)를 증폭시켜 일정한 전압 수준을 유지하게 된다. 가령 예를 들어 1VPP미만의 신호를 4 ∼ 6VPP의 신호로 증폭시킨다. 이와 같이 4 ∼ 6VPP의 신호로 증폭 된 것을 비디오 메인 앰프(240-3)는 40 ∼ 60VPP의 신호로 증폭하여 각 화소에 에너지를 공급하게 된다. 이와 같이 비디오 메인 앰프(240-3)에서 증폭된 영상 신호는 CRT(240-4)의 캐소드(Cathode)에 인가되어 모니터 화면을 통해 영상 신호(R,G,B)가 표시된다.The video preamplifier 240-2 receiving the OSD gain signal output from the OSD unit 240-1 and the image signals R, G, and B applied from the video card 120 is a low voltage amplifier and has a low image signal. Amplifies (R, G, B) to maintain a constant voltage level. For instance, for example to amplify a signal of less than 1V PP into a signal of 4 ~ 6V PP. Thus, the video main amplifier 240-3 amplifies the signal of 4 to 6V PP and amplifies the signal to 40 to 60V PP to supply energy to each pixel. The video signal amplified by the video main amplifier 240-3 is applied to the cathode of the CRT 240-4 so that the video signals R, G, and B are displayed on the monitor screen.

이와 같이 모니터 화면을 통해 영상 신호(R,G,B)가 표시되기 위한 구동 전압을 공급하는 전원 회로부(250)는 상용 교류를 입력받는 교류(Alternative Current; 이하 AC라 칭함) 입력단(250-1)을 통해 교류를 입력받는다. AC 입력단(250-1)을 통해 출력되는 교류를 입력받은 디가우징 코일(250-2)은 모니터 화면의 색 순도가 지자계 또는 외부 조건에 의해 발생되는 색상의 번짐 상태를 원래의 색상으로 회복시키는 동작을 한다.As described above, the power supply circuit unit 250 for supplying a driving voltage for displaying the image signals R, G, and B through the monitor screen is inputted as an alternating current (hereinafter referred to as AC) input terminal 250-1 for receiving commercial AC. Input exchange through). The degaussing coil 250-2 receiving the alternating current output through the AC input terminal 250-1 restores the color bleeding state of the monitor screen to the original color due to the geomagnetic field or external conditions. To make it work.

이러한 동작을 하기 위해 디가우징 코일(250-2)에 순간적으로 2-8초 동안 교류를 가하면, 모니터 내에 있는 새도우 마스크(Shadow Mask)에 형성된 자계를 흩트려 색상의 번짐 상태를 회복시키게 된다.When the AC is applied to the degaussing coil 250-2 for 2-8 seconds for this operation, the magnetic field formed in the shadow mask in the monitor is dispersed to restore the color bleeding state.

또한, 정류기(250-3)를 통해 정류되어 출력되는 직류는 스위칭 트랜스(250-4)로 인가된다. 직류를 인가 받는 스위칭 트랜스(250-4)는 스위칭 동작을 하여 전압 출력단(250-5)을 통해 모니터(200) 내에 필요로 하는 각종 구동 전압을 공급하게 된다. 이때, 만일 비디오 카드(120)로부터 수직 동기 신호(V-SYNC)가 인가되지 않으면 마이콤(210)은 서스팬드 모드 신호를 전압 레귤레이터(250-6)로 인가하여 편향 전압을 차단하게 된다.In addition, the direct current rectified through the rectifier 250-3 is applied to the switching transformer 250-4. The switching transformer 250-4 receiving direct current performs a switching operation to supply various driving voltages required in the monitor 200 through the voltage output terminal 250-5. At this time, if the vertical synchronization signal V-SYNC is not applied from the video card 120, the microcomputer 210 applies the suspend mode signal to the voltage regulator 250-6 to block the deflection voltage.

이때, 펄스 폭 변조(Pulse Width Modulation; 이하 PWM)부(250-7)는 구형파 펄스는 스위칭 장치의 온/오프 드라이브 동작을 시키며, 펄스 폭의 변화는 도전 시간(Conduction Time)을 증가 감소시켜 출력 전압의 안정화를 시키게 된다. 이와 같은PWM(250-7) 또한, 마이콤(210)에서 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 감지하지 못하면, 마이콤(21)은 파워 오프 모드 신호를 인가하게 된다. 파워 오프 모드 신호를 인가 받은 PWM부(250-7)는 내부가 로우 레벨 상태로 되어 모니터(200) 내로 공급되는 전압을 차단하게 된다. 따라서, 모니터(200) 내에서 소비되는 전력을 절약하게 된다.At this time, the pulse width modulation (PWM) unit 250-7 performs a square wave pulse on / off drive operation of the switching device, and the change in the pulse width increases and decreases the conduction time. It will stabilize the voltage. If the PWM 250-7 does not detect the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC in the microcomputer 210, the microcomputer 21 applies the power off mode signal. . The PWM unit 250-7 receiving the power off mode signal is in a low level state to cut off the voltage supplied to the monitor 200. Therefore, the power consumed in the monitor 200 is saved.

이러한 일반적인 디스플레이 모니터는 화면에 주사되는 전자빔을 발산하는 전자총을 구비하고 있으며, 발산되는 전자빔은 스크린에 횡으로 편향 주사되고, 주사되는 전자빔의 농도에 따라 화상이 형성된다. 전자빔은 편향 코일(Deflection Yoke)에 의하여 형성되는 전자장에 의하여 편향되기 때문에 외란으로 인하여 전자장이 영향을 받을 경우 전자빔의 편향각은 변형될 수 있다.Such a general display monitor includes an electron gun that emits an electron beam to be scanned on a screen, and the emitted electron beam is scanned laterally deflected on the screen, and an image is formed according to the concentration of the electron beam to be scanned. Since the electron beam is deflected by the electromagnetic field formed by the deflection coil, the deflection angle of the electron beam may be deformed when the electromagnetic field is affected by the disturbance.

이러한 일반적인 디스플레이 모니터에 표시되는 화상은 내부적 혹은 외부적 요인에 의해 변형된 화상을 나타내기도 한다. 이러한 화면 왜곡 현상을 첨부된 도면을 이용하여 설명하면 다음과 같다.An image displayed on such a general display monitor may represent an image modified by internal or external factors. This screen distortion phenomenon will be described with reference to the accompanying drawings.

도 2는 디스플레이 모니터에서 발생되는 화면 왜곡 현상을 나타낸 상태도이다. 도시된 바와 같이 도 2A는 사이드 핀 쿠션(Side Pin Cushion) 왜곡 현상을 나타낸 상태도로, 디스플레이 모니터에서 표시되는 화상이 길이 a와 b 만큼 오목하게 표시되고 있다. 또한, 도 2B는 상·하 왜곡 현상을 나타낸 상태도로, 디스플레이 모니터의 화면에서 상·하 방향으로 길이 c와 d 만큼 오목하게 표시되고 있다. 이다. 이러한 왜곡 현상은 외부 자기장에 의한 화상 회전 현상 이외에 수상관 자체의 저항 값에 의하여 전자빔의 주사가 비정상적으로 수행되어 화상이 수평 또는 수직 방향으로 비대 칭되도록 형성되거나, 편향 코일(Deflection Yoke)에 인가되는 전류가 과도하게 공급되는 경우에 화상이 장방형으로 디스플레이 되지 않고 상·하 , 좌·우 비평형성을 가짐으로써 비장방형으로 디스플레이 되는 문제점이 발생한다.2 is a diagram illustrating a screen distortion phenomenon occurring in a display monitor. As shown, FIG. 2A is a diagram illustrating side pin cushion distortion, in which an image displayed on a display monitor is concave by lengths a and b. 2B is a state diagram showing the up-down distortion phenomenon, and is concavely displayed by the lengths c and d in the up-and-down direction on the screen of the display monitor. to be. This distortion phenomenon is formed in such a way that the scanning of the electron beam is abnormally performed by the resistance value of the image tube itself in addition to the image rotation phenomenon caused by an external magnetic field so that the image is asymmetric in the horizontal or vertical direction, or is applied to a deflection coil. In the case where the current is excessively supplied, the image is not displayed in a rectangular shape but has an upper, lower, left and right unbalance, thereby causing a problem of displaying in a non-rectangular shape.

이러한 왜곡 현상을 방지하기 위한 종래의 왜곡 현상 보정 회로를 첨부된 도면을 이용하여 설명하면 다음과 같다.A conventional distortion phenomenon correction circuit for preventing such a distortion phenomenon will be described with reference to the accompanying drawings.

도 3은 도 1에 도시된 수직 회로를 상세히 나타낸 회로도이다. 도시된 바와 같이 도 3A는 화상 왜곡 현상 보정 회로를 도시한 회로도로, 수평 펄스는 저항(R1)을 통해서 트랜스포머(T1)로 인가된다. 저항(R1)을 통해서 인가된 수평 펄스에 따라 트랜스포머(T1)를 통해서 유기 된다.3 is a circuit diagram illustrating in detail the vertical circuit illustrated in FIG. 1. As shown, Fig. 3A is a circuit diagram showing an image distortion phenomenon correction circuit, in which a horizontal pulse is applied to a transformer T1 through a resistor R1. It is induced through the transformer T1 according to the horizontal pulse applied through the resistor R1.

이와 같이 트랜스포머(T1)를 통해서 유기된 수평 펄스와 수직 출력 회로(230-3)로부터 인가된 수직 펄스는 저항(R2) 및 캐패시터(C1)로 구성된 적분기의 RC 시정수의 주기에 따른 중첩된 파형을 발생하게 된다.In this way, the horizontal pulse induced through the transformer T1 and the vertical pulse applied from the vertical output circuit 230-3 are superimposed waveforms according to the period of the RC time constant of the integrator composed of the resistor R2 and the capacitor C1. Will occur.

이와 같이 저항(R2) 및 캐패시터(C1)의 RC 시정수에 따라 발생된 중첩된 파형은 수직 편향 요크(V-DY; 230-4)로 인가되어 디스플레이 모니터 화면에서 발생된 상·하 왜곡 현상을 보정하게 된다. 즉, 전자총에서 발생된 빔의 수직 편향 각을 조정하여 발생된 상·하 왜곡 현을 보정하게 된다.As such, the superimposed waveform generated according to the RC time constant of the resistor R2 and the capacitor C1 is applied to the vertical deflection yoke V-DY 230-4 to suppress the up and down distortion generated on the display monitor screen. Will be corrected. That is, by adjusting the vertical deflection angle of the beam generated by the electron gun, the generated upper and lower distortion strings are corrected.

이러한 종래의 왜곡 현상 보정 회로의 각 출력점에 출력되는 파형은 도 3B에 도시되고 있다. 도시된 바와 같이 도 3B는 화상 왜곡 현상 보정 회로의 각 출력점의 파형도로, 파형 (A)는 수평 출력단에서 발생되어 출력되는 수평 펄스를 나타내고 있다.The waveform output to each output point of the conventional distortion phenomenon correction circuit is shown in Fig. 3B. 3B is a waveform diagram of each output point of the image distortion phenomenon correction circuit, and waveform (A) shows a horizontal pulse generated and output at the horizontal output terminal.

그리고, 파형 (B)는 수직 출력 회로(230-3)로부터 출력되는 파형으로 도시하고 있고, 이러한 파형 (B)와 파형 (A)가 중첩된 파형을 파형 (C)에 나타내고 있다. 특히, 파형 (C)에서 빗금친 영역은 보정된 양을 표시하고 있다.The waveform (B) is shown as a waveform output from the vertical output circuit 230-3, and the waveform (C) shows a waveform in which the waveform (B) and the waveform (A) overlap. In particular, the hatched area in waveform (C) indicates the corrected amount.

이러한 종래의 디스플레이 모니터의 화면 왜곡 현상 보정 회로는 디스플레이 모니터의 화면에 발생되는 화상의 상·하 왜곡 현상에 대한 보정이 비선형성을 가짐으로써 이를 보정하기 위해서는 비선형 즉, 2 차 함수적인 전류를 제공해야 하는 어려움이 따르며, 또한, 단일 모드 즉, 단일 주파수에만 사용되고 보정량이 고정된 문제점이 있다.The conventional screen distortion correction circuit of the display monitor has a non-linearity in order to correct the up and down distortion of the image generated on the screen of the display monitor, so to provide a non-linear, that is, a secondary functional current must be provided. There is a difficulty, and there is also a problem in that it is used only in a single mode, that is, a single frequency, and the amount of correction is fixed.

따라서, 본 발명은 전술한 문제점을 해결하기 위해 수평 출력 신호의 적분량을 가변시켜 보정 위치를 조절하고, 위치 보정된 신호의 전압을 가변 증폭시켜 보정 크기를 조절한 다음, 그 보정된 수평 출력 신호를 모듈레이션(Modulation)부를 이용하여 인가되는 주파수의 크기에 따라 수직 주기가 가변된 수직 출력 신호와 중첩하여 수직 편향 코일에 인가하여 상·하 왜곡된 화상을 보정하기 위한 보정 회로를 제공함을 목적으로 한다.Therefore, in order to solve the above-mentioned problems, the present invention adjusts the correction position by varying the integral amount of the horizontal output signal, adjusts the correction magnitude by variably amplifying the voltage of the position corrected signal, and then adjusts the corrected horizontal output signal. It is an object of the present invention to provide a correction circuit for correcting up and down distortion image by applying to a vertical deflection coil by overlapping a vertical output signal whose vertical period is variable according to the magnitude of a frequency applied by using a modulation unit. .

이러한 목적을 갖는 본 발명은, 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터와, 수평 펄스의 듀티 폭을 조정하여 출력하는 멀티 바이브레이터와, 상기 멀티 바이브레이터에서 듀티 폭이 조정되어 출력되는 수평 펄스와 상기 파라볼라 제너레이터로부터 출력되는 파라볼라 파(Parabolic Wave)를 인가 받아 합성하여 보정 전류를 출력하는 멀티 서플라이부와, 상기 멀티 서플라이부로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류의 이득을 증폭하는 증폭부와, 상기 증폭부로부터 출력되는 보정 전류와 수직 펄스를 인가 받고 인가된 보정 전류와 수직 펄스를 중첩하여 발생되는 합성 보정파를 출력하는 모듈레이션부로 구성된 것을 특징으로 한다.The present invention having the above object is a parabola generator for generating a parabolic wave, a multivibrator for adjusting the duty width of the horizontal pulse and outputting, a horizontal pulse output by adjusting the duty width in the multivibrator and the A multi-supply unit that receives and synthesizes a parabolic wave output from the parabolic generator and outputs a correction current, an amplification unit that amplifies the gain of the applied correction current by receiving the correction current output from the multi-supply unit; And a modulation unit configured to receive the correction current and the vertical pulse output from the amplifier and output a synthesized correction wave generated by superimposing the applied correction current and the vertical pulse.

도 1은 종래 일반적으로 사용되는 모니터의 내부 회로의 블럭도,1 is a block diagram of an internal circuit of a conventionally used monitor;

도 2는 디스플레이 모니터에서 발생되는 화면 왜곡 현상을 나타낸 상태도로,2 is a state diagram illustrating a screen distortion phenomenon occurring in a display monitor;

도 2A는 사이드 핀 쿠션(Side Pin Cushion) 왜곡 현상을 나타낸 상태도이고,Figure 2A is a state diagram showing the side pin cushion (Side Pin Cushion) distortion phenomenon,

도 2B는 상·하 왜곡 현상을 나타낸 상태도,2B is a state diagram showing up and down distortion phenomenon;

도 3은 도 1에 도시된 수직 회로를 상세히 나타낸 회로도로,3 is a circuit diagram showing in detail the vertical circuit shown in FIG.

도 3A는 화상 왜곡 현상 보정 회로를 도시한 회로도이고,3A is a circuit diagram showing an image distortion phenomenon correction circuit,

도 3B는 화상 왜곡 현상 보정 회로의 각 출력점의 파형도,3B is a waveform diagram of each output point of the image distortion phenomenon correction circuit;

도 4는 본 발명에 따른 모드별 상·하 왜곡 보정 회로를 나타낸 블럭도,4 is a block diagram showing an up-and-down distortion correction circuit for each mode according to the present invention;

도 5는 도 4에서 각 출력점의 파형을 도시한 파형도,FIG. 5 is a waveform diagram illustrating waveforms of respective output points in FIG. 4; FIG.

도 6은 모듈레이션부에서 발생된 파형의 상태를 나타낸 그래프도,6 is a graph illustrating a state of a waveform generated by a modulation unit;

도 7은 도 4에 도시된 파라볼라 제너레이터의 상세 회로도,FIG. 7 is a detailed circuit diagram of the parabolic generator shown in FIG. 4;

도 8은 도 4에 도시된 멀티 바이브레이터를 상세히 나타낸 회로도,8 is a circuit diagram illustrating in detail the multivibrator illustrated in FIG. 4;

도 9는 도 4에 도시된 멀티 서플라이부를 상세히 나타낸 회로도,9 is a circuit diagram showing in detail the multi-supply unit shown in FIG.

도 10은 도 4에 도시된 버퍼부 및 증폭부를 상세히 나타낸 회로도,FIG. 10 is a circuit diagram illustrating in detail the buffer and amplifier shown in FIG. 4;

도 11은 도 4에 도시된 모듈레이션부 및 수직 편향 요크를 상세히 나타낸FIG. 11 shows the modulation part and the vertical deflection yoke shown in FIG. 4 in detail.

회로도,Schematic,

도 12은 상·하 왜곡 현상을 나타낸 디스플레이 모니터 화면의 상태도로,12 is a state diagram of a display monitor screen showing up and down distortion;

도 12A는 디스플레이 모니터 화면의 모서리 부분에서 발생된 상·하 왜곡된12A is a top and bottom distortion caused in the corner portion of the display monitor screen

화상을 보정하는 상태도이고,It is a state diagram correcting an image,

도 12B는 화면 증폭부의 증폭율의 변화에 따른 변화에 따라 발생된 상·하12B illustrates the upper and lower sides generated according to the change according to the change in the amplification factor of the screen amplifier.

왜곡된 화상을 보정하는 상태도이다.It is a state diagram which correct | amends a distorted image.

이러한 특징을 갖는 본 발명을 첨부된 도면을 이용하여 살펴보면 다음과 같다.Looking at the present invention having such features using the accompanying drawings as follows.

도 4는 본 발명에 따른 모드별 상·하 왜곡 보정 회로를 나타낸 블럭도이다. 도시된 바와 같이 PC(도시 않음)로부터 인가되는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받고 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따라 비디오 모드를 판별하고 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따른 모드별 화상 제어 및 조정 신호와 기준 발진 신호와 수평 동기 신호를 출력하는 마이콤(10)과, 상기 마이콤(10)으로부터 출력되는 기준 발진 신호를 인가 받고 인가된 기준 발진 신호에 따라 수직 발진파를 출력하는 수평 및 수직 발진 신호 처리기(15)와, 상기 수평 및 수직 발진 신호 처리기(15)로부터 출력되는 수직 발진파를 인가 받고 인가된 수직 발진파에 따른 수직 펄스를 발생하는 수직 출력 회로(20)와, 수직 펄스를 인가 받고 인가된 수직 펄스에 따라 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터(25)와, 상기 마이콤(10)으로부터 출력되는 비디오 모드에 따른 화상 제어 및 조정 신호를 인가 받고 인가된 화면 제어 및 조정 신호인 디지탈 신호를 아날로그 신호로 변환하는 디지탈 대 아날로그 변환기(Digital to Analog Converter ; 이하 DAC라 약칭함)(30)와, 상기 마이콤(10)으로부터 출력되는 수평 동기 신호(H-SYNC)에 따른 수평 펄스를 인가 받고 상기 DAC(30)로부터 출력되는 수평 밸런스(Balance) 신호(H-BALANCE)에 따라 트리거링(Triggering)시켜 수평 펄스의 듀티 폭을 조정하여 조정 펄스를 출력하는 멀티 바이브레이터(35)와, 상기 멀티 바이브레이터(35)로부터 출력되는 조정 펄스와 상기 파라볼라 제너레이터(25)로부터 출력되는 파라볼라 파(Parabolic Wave)를 인가 받아 합성하여 보정 전류를 출력하는 멀티 서플라이부(40)와, 상기 멀티 서플라이부(40)로부터 출력되는 보정 전류를 안정되게 출력하여 이득을 안정화시키는 버퍼부(45)와, 상기 버퍼부(45)로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류의 이득을 증폭하는 증폭부(50)와, 상기 증폭부(50)로부터 출력되는 보정 전류와 상기 수직 출력 회로(20)로부터 인가되는 수직 펄스를 인가 받고 인가된 보정 전류와 수직 펄스를 중첩하여 발생되는 합성 보정파를 출력하는 모듈레이션부(55)와, 상기 모듈레이션부(55)로부터 출력되는 합성 보정파를 인가 받고 전자빔의 수직 편향 각을 보정하여 상·하 왜곡을 보정하는 수직 편향 요크(Deflection Yoke)(60)로 구성되어 있다.4 is a block diagram illustrating an up-down distortion correction circuit for each mode according to the present invention. As shown, the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC applied from a PC (not shown) are applied and applied to the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC. The microcomputer 10 determines a video mode according to the control mode, and outputs a mode-specific image control and adjustment signal, a reference oscillation signal, and a horizontal synchronization signal according to the applied horizontal synchronization signal H-SYNC and the vertical synchronization signal V-SYNC. ), A horizontal and vertical oscillation signal processor 15 receiving a reference oscillation signal output from the microcomputer 10 and outputting a vertical oscillation wave according to the applied reference oscillation signal, and the horizontal and vertical oscillation signal processor 15 A vertical output circuit 20 that receives a vertical oscillation wave output from the N-axis output wave and generates a vertical pulse according to the applied vertical oscillation wave, and generates a parabolic wave according to the applied vertical pulse. Parabol A digital-to-analog converter (Digital to Analog Converter) for receiving an image control and adjustment signal according to a video mode output from the micro-generator 10 and a digital signal, which is an applied screen control and adjustment signal, into an analog signal. Analog Converter (hereinafter abbreviated as DAC) 30 and a horizontal balance which is output from the DAC 30 by receiving a horizontal pulse according to a horizontal synchronizing signal H-SYNC output from the microcomputer 10. A multivibrator 35 for triggering according to the signal H-BALANCE to adjust the duty width of the horizontal pulse to output an adjustment pulse, an adjustment pulse output from the multivibrator 35, and the parabola generator 25. The multi-supply unit 40 and the multi-supply unit 40 for synthesizing and receiving a parabolic wave output from the multiplier wave and outputting a correction current. A buffer unit 45 for stabilizing a gain by stably outputting the output correction current, an amplification unit 50 for receiving a correction current output from the buffer unit 45 and amplifying a gain of the applied correction current; Modulation unit 55 for receiving a correction current output from the amplifier 50 and a vertical pulse applied from the vertical output circuit 20 and outputs a synthesized correction wave generated by superimposing the applied correction current and the vertical pulse. And a vertical deflection yoke 60 for correcting the vertical and horizontal distortions by receiving the composite correction wave output from the modulation unit 55 and correcting the vertical deflection angle of the electron beam.

이와 같은 구성 중에 모듈레이션부(55)는 상기 증폭부(50)로부터 출력되는 보정 전류와 상기 수직 출력 회로(20)로부터 인가되는 수직 펄스를 각각 인가 받아 중첩하는 제 1 트랜스포머(55-1)와, 제 2 트랜스포머(55-2)로 구성되어 있다.In this configuration, the modulation unit 55 may include a first transformer 55-1 overlapping each other by receiving a correction current output from the amplifier 50 and a vertical pulse applied from the vertical output circuit 20. It is comprised by the 2nd transformer 55-2.

이와 같은 구성에 따른 동작을 살펴보면 다음과 같다.Looking at the operation according to such a configuration as follows.

PC에서 디스플레이 모니터의 화면에 표시되는 화상을 동기화 시키기 위해 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하게 된다. 출력된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(H-SYNC)는 디스플레이 모니터 내에 있는 마이콤(10)에서 인가 받는다. 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 마이콤(10)은 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 감지하여 비디오 모드를 판별하게 된다.The PC outputs a horizontal sync signal (H-SYNC) and a vertical sync signal (V-SYNC) to synchronize an image displayed on a display monitor screen. The output horizontal sync signal H-SYNC and the vertical sync signal H-SYNC are applied by the microcomputer 10 in the display monitor. The microcomputer 10 receiving the horizontal sync signal H-SYNC and the vertical sync signal V-SYNC detects the applied horizontal sync signal H-SYNC and the vertical sync signal V-SYNC to select the video mode. Will be determined.

즉, PC로부터 출력되는 영상 신호의 모드를 판별하게 된다. 이와 같이 영상 신호의 모드가 판별되면 판별된 결과에 따른 제어 신호 및 화면 조정 신호와 PC에서 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하게 된다.That is, the mode of the video signal output from the PC is determined. When the mode of the video signal is determined as described above, the control signal and the screen adjustment signal according to the determined result, the horizontal sync signal H-SYNC and the vertical sync signal V-SYNC applied from the PC are output.

마이콤(10)에서는 발진 신호의 기준으로 사용되는 기준 발진 신호를 발생하게 된다. 발생된 기준 발진 신호는 수평 및 수직 발진 신호 처리기(15)에서 인가 받는다. 기준 발진 신호를 인가 받은 수평 및 수직 발진 신호 처리기(15)는 인가된 기준 발진 신호에 따른 수직 발진파를 출력하게 된다. 수직 발진파는 수직 출력 회로(20)에서 인가 받고 인가된 수직 발진파에 따른 수직 펄스를 출력한다.The microcomputer 10 generates a reference oscillation signal used as a reference of the oscillation signal. The generated reference oscillation signal is applied by the horizontal and vertical oscillation signal processor 15. The horizontal and vertical oscillation signal processor 15 receiving the reference oscillation signal outputs a vertical oscillation wave according to the applied reference oscillation signal. The vertical oscillation wave is applied by the vertical output circuit 20 and outputs a vertical pulse according to the applied vertical oscillation wave.

그리고, 파라볼라 제너레이터(25)는 수직 플라이백(Flyback) 신호(H-FLB)에 따른 수직 펄스를 인가 받는다. 인가된 수직 펄스에 따라 파라볼라 제너레이터(25)는 수직 주기에 따른 파라볼라 파(Parabolic Wave)를 발생하게 된다. 또한, 마이콤(10)으로부터 출력되는 비디오 모드에 따른 모니터 화면의 조정 신호를 DAC(30)에서 인가 받는다. 모니터 화면의 조정 신호를 인가 받은 DAC(30)은 인가된 디지탈 신호를 아날로그 조정 신호로 변환하게 된다.The parabolic generator 25 receives a vertical pulse according to the vertical flyback signal H-FLB. According to the applied vertical pulse, the parabolic generator 25 generates a parabolic wave according to the vertical period. In addition, the DAC 30 receives an adjustment signal of the monitor screen according to the video mode output from the microcomputer 10. The DAC 30 receiving the adjustment signal of the monitor screen converts the applied digital signal into an analog adjustment signal.

이러한, 마이콤(10)으로부터 출력되는 수평 동기 신호(H-SYNC)에 따른 수평 펄스는 멀티 바이브레이터(35)에서 인가 받는다. 수평 펄스를 인가 받은 멀티 바이브레이터(35)는 DAC(30)를 통해서 인가되는 수평 밸런스(Balance) 신호(H-BALANCE)를 클럭 신호로 인가 받아 수평 펄스의 듀티 폭을 조정하게 된다. 이때, 멀티 바이브레이터(35) 내에 있는 저항 및 캐패시터로 구성된 적분기(도시 않음)의 RC 시정수에 따라 트리거링(Triggering)시키게 된다.The horizontal pulse according to the horizontal synchronizing signal H-SYNC output from the microcomputer 10 is applied by the multivibrator 35. The multivibrator 35 receiving the horizontal pulse receives the horizontal balance signal H-BALANCE applied through the DAC 30 as a clock signal to adjust the duty width of the horizontal pulse. At this time, triggering is performed according to the RC time constant of an integrator (not shown) composed of a resistor and a capacitor in the multivibrator 35.

이러한, 멀티 바이브레이터(35)로부터 펄스의 듀티 폭이 조정되어 출력된 수평 펄스와 파라볼라 제너레이터(25)로부터 출력되는 파라볼라 파(Parabolic Wave)는 멀티 서플라이부(40)에서 인가 받는다. 멀티 서플라이부(40)는 인가된 파라볼라 파(Parabolic Wave)와 조정 펄스를 합성하게 된다. 이와 같이 멀티 서플라이부(40)에서 합성을 통해서 디스플레이 모니터의 화면에서 발생되는 상·하 왜곡 현상을 보정하는 보정 전류를 출력하게 된다.The horizontal pulse output by adjusting the duty width of the pulse from the multivibrator 35 and the parabolic wave output from the parabolic generator 25 are applied by the multi-supply unit 40. The multi supply unit 40 synthesizes the applied parabolic wave and the adjustment pulse. As described above, the multi-supply unit 40 outputs a correction current for correcting the up and down distortion occurring in the screen of the display monitor through the synthesis.

이러한 멀티 서플라이부(40)를 통해서 출력되는 보정 전류를 안정되게 출력하기 위해 버퍼부(45)를 사용하게 된다. 버퍼부(45)는 멀티 서플라이부(40)를 통해서 파라볼라 파(Parabolic Wave)와 위상 시프트(Shift)된 수평 펄스를 합성한 보정 전류의 이득이 변동없이 안정되게 출력될 수 있도록 한다. 이와 같은 버퍼부(45)를 통해서 출력된 보정 전류는 증폭부(50)를 통해서 일정한 레벨로 증폭된다. 증폭부(50)를 통해서 증폭된 보정 전류는 모듈레이션부(55)로 인가된다.The buffer unit 45 is used to stably output the correction current output through the multi-supply unit 40. The buffer unit 45 allows the gain of the correction current obtained by combining the parabolic wave and the phase shifted horizontal pulse through the multi-supply unit 40 to be stably output without variation. The correction current output through the buffer unit 45 is amplified to a constant level through the amplifier unit 50. The correction current amplified by the amplifier 50 is applied to the modulation unit 55.

이러한 보정 전류를 인가 받은 모듈레이션부(55)는 EI 코어로 되어 있는 제 1 트랜스포머(55-1)와 제 2 트랜스포머(55-2)로 각각 인가된다. 보정 전류를 각각 인가 받은 제 1 트랜스포머(55-1) 및 제 2 트랜스포머(55-2)는 수직 출력 회로(20)에서 인가된 수직 펄스와 합성하게 된다. 즉, 모듈레이션부(55) 내에 있는 제 1 트랜스포머(55-1) 및 제 2 트랜스포머(55-2)는 수직 펄스와 보정 전류를 합성하여 합성 보정파를 수직 편향 요크(Deflection Yoke)(60)로 인가하게 된다.The modulation unit 55 receiving the correction current is applied to the first transformer 55-1 and the second transformer 55-2 which are made of EI cores, respectively. The first transformer 55-1 and the second transformer 55-2 that receive the correction current, respectively, are combined with the vertical pulses applied from the vertical output circuit 20. That is, the first transformer 55-1 and the second transformer 55-2 in the modulation unit 55 synthesize the vertical pulse and the correction current to convert the synthesized correction wave into the vertical deflection yoke 60. Will be authorized.

이러한 합성 보정파를 인가 받은 수직 편항 요크(Deflection Yoke)(60)는 인가된 합성 보정파에 따라 전자총(도시 않음)을 통해서 발생되는 전자빔의 수직 편향 각을 조정하여 디스플레이 모니터의 화면에 표시되는 화상의 상·하 왜곡 현상을 보정하게 된다. 즉, 디스플레이 모니터 화면에 표시되는 화상의 상·하 왜곡 현상을 보정하기 위해 전자빔이 좌단에서 중앙쪽으로 옮김에 따라서 수직 편향 각이 증가하도록, 또 중앙을 지나서 우단쪽으로 옮길수록 수직 편향 각이 감소하도록 한다.The vertical deflection yoke 60 receiving the composite correction wave adjusts the vertical deflection angle of the electron beam generated through an electron gun (not shown) according to the applied composite correction wave to display an image displayed on the screen of the display monitor. The up and down distortion of the image is corrected. That is, the vertical deflection angle increases as the electron beam moves from the left end to the center to correct the up and down distortion of the image displayed on the display monitor screen, and the vertical deflection angle decreases as it moves toward the right end beyond the center. .

또한, 수직 주사의 전반에서는 -방향에, 후반에서는 +방향으로 증가하는 극성으로 중첩하고 그 진폭은 주사의 처음과 끝이 최대이고 중앙에서는 최소가 되도록 하여 디스플레이 모니터 화면에서 발생되는 화상의 상·하 왜곡을 보정하게 된다. 따라서, 비디오 모드에 따라 합성 보정파를 발생함으로써, 다양한 비디오 모드에 따른 주파수에서 발생되는 화상의 상·하 왜곡 현상을 보정하게 된다.In addition, in the first half of the vertical scan, the polarity increases in the negative direction and increases in the + direction in the second half, and the amplitude of the image is generated on the display monitor screen so that the beginning and end of the scan are maximum and minimum in the center. The distortion will be corrected. Therefore, by generating the composite correction wave in accordance with the video mode, the up-and-down distortion of the image generated at the frequencies according to various video modes is corrected.

이러한 화상 왜곡 현상 보정 회로의 각 출력점의 파형을 도 5를 이용하여 살펴보면 다음과 같다.The waveform of each output point of the image distortion phenomenon correction circuit will be described with reference to FIG. 5.

도 5는 도 4에서 각 출력점의 파형을 도시한 파형도이다. 첨부된 도 4를 이용해서 설명하면 다음과 같다. 도 5에 도시된 바와 같이 파형 (W1)은 수직 펄스를 나타내고 있으며, 파형 (W2)는 파라볼라 제너레이터(25)를 통해서 수직 펄스의 주기에 따라 발생된 파라볼라 파(Parabolic Wave)를 나타내고 있다. 그리고, 파형 (W3)은 수평 펄스를 도시하고 있으며, 파형 (W4)는 멀티 바이브레이터(35)를 통해서 수평 펄스의 듀티 펄스의 폭이 조정되어 출력된 펄스를 나타내고 있다.FIG. 5 is a waveform diagram illustrating a waveform of each output point in FIG. 4. Referring to the accompanying Figure 4 as follows. As shown in FIG. 5, the waveform W1 represents a vertical pulse, and the waveform W2 represents a parabolic wave generated according to the period of the vertical pulse through the parabolic generator 25. The waveform W3 shows the horizontal pulse, and the waveform W4 shows the pulse output by adjusting the width of the duty pulse of the horizontal pulse through the multivibrator 35.

또한, 파형 (W5)는 파형 (W2)와 파형 (W4)를 멀티 서플라이부(40)를 통해서 합성되어 발생된 보정 전류를 나타내고 있다. 즉, 파라볼라 파(Parabolic Wave)인 파형 (W2)와 위상 시프트(Shift)된 수평 펄스를 멀티 서플라이부(40)를 통해서 합성하여 발생된 보정 전류에 따른 파형을 나타내고 있다. 또한, 빗금친 부분이 곡면이 위로 향하고 있는 경우는 디스플레이 모니터 화면의 상방향의 보정량을 나타내는 것이다. 그리고, 빗금친 부분이 곡면이 아래로 향하고 있는 경우는 디스플레이 모니터 화면의 하방향의 보정량을 나타내고 있다.The waveform W5 represents the correction current generated by combining the waveform W2 and the waveform W4 through the multi-supply unit 40. That is, the waveform according to the correction current generated by synthesizing the parabolic wave waveform W2 and the phase shifted horizontal pulse through the multi-supply unit 40 is shown. In addition, when the hatched portion is curved upward, the correction amount in the upward direction of the display monitor screen is shown. And when the curved part faces downward, the correction amount of the downward direction of a display monitor screen is shown.

이와 같이 파형 (W5)에서 도시된 보정 전류에 따른 파형은 모듈레이션부(55)를 통해서 수직 펄스에 중첩된다. 이러한 모듈레이션부(55)를 첨부된 도면을 이용하여 살펴보면 다음과 같다.As such, the waveform according to the correction current shown in the waveform W5 is superimposed on the vertical pulse through the modulation unit 55. Looking at the modulation unit 55 using the accompanying drawings as follows.

도 6은 모듈레이션부에서 발생된 파형의 상태를 나타낸 그래프도이다. 도시된 바와 같이 그래프의 가로 방향은 수직 주기를 도시하고 있다. 또한, 빗금친 각 곡면의 폭은 수평 주기를 나타낸다. 즉, 주기(T1)는 수직 주기를 도시하고 있으며, 그리고, 빗금친 곡면의 폭은 수평 주기(T2)를 도시하고 있다.6 is a graph illustrating a state of a waveform generated by a modulation unit. As shown, the transverse direction of the graph shows the vertical period. In addition, the width of each curved surface represents a horizontal period. That is, the period T1 shows the vertical period, and the width of the hatched surface shows the horizontal period T2.

그래프에 도시된 기울기(1)는 디스플레이 모니터 화면에서 화상이 상·하 왜곡이 발생하지 않는 최적의 동작 점을 나타내고 있다. 기울기(1)의 중심을 나타내고 있는 중심선(2)은 디스플레이 모니터 화면의 중심을 나타내고 있다. 또한, 디스플레이 모니터 화면의 중심을 나타내는 중심선(2)을 기준으로 화면의 상방향의 보정량(3)을 나타내고 있으며 이는 상바향 끝이 보정량이 최대가 되는 것을 나타내고 있다. 그리고, 화면의 하방향의 보정량(4)은 하방향의 끝의 보정량이 최대가 되는 것을 나타내고 있다.The inclination 1 shown in the graph represents the optimum operating point at which the image does not cause up and down distortion on the display monitor screen. The center line 2 representing the center of the inclination 1 represents the center of the display monitor screen. In addition, the correction amount 3 in the upward direction of the screen is shown on the basis of the center line 2 representing the center of the display monitor screen, which indicates that the upwardly opposite end is the maximum correction amount. The correction amount 4 in the downward direction of the screen indicates that the correction amount at the end of the downward direction is maximum.

이와 같이 모드별 상·하 왜곡을 보정하기 위해 발생된 파형을 출력하는 각 블럭을 상세히 살펴보면 다음과 같다. 먼저, 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터(25)를 첨부된 도면을 이용하여 살펴보면 다음과 같다.As described above, each block for outputting the generated waveform to correct the distortion of each mode is described in detail as follows. First, a parabolic generator 25 generating a parabolic wave will be described with reference to the accompanying drawings.

도 7은 도 4에 도시된 파라볼라 제너레이터(25)의 상세 회로도이다. 도시된 바와 같이 수평 펄스 신호를 인가 받고 인가된 수평 펄스 신호에 따라 스위칭 동작을 하는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 스위칭 동작에 따른 출력 신호를 인가 받고 인가된 출력 신호를 비교하여 출력하는 연산 증폭기(OP1)와, 저항(R3, R4) 및 캐패시터(C2, C3)로 구성되어 있다.FIG. 7 is a detailed circuit diagram of the parabola generator 25 shown in FIG. 4. As shown in the drawing, a transistor Q1 that receives a horizontal pulse signal and performs a switching operation according to the applied horizontal pulse signal and an output signal that receives an output signal according to the switching operation of the transistor Q1 are applied and are output. And op amps OP1, resistors R3 and R4, and capacitors C2 and C3.

이와 같은 구성에 따른 동작을 살펴보면 다음과 같다.Looking at the operation according to such a configuration as follows.

수직 플라이백(Flyback) 신호에 따른 수직 펄스는 저항(R3) 및 캐패시터(C2)를 통해서 트랜지스터(Q1)의 베이스단으로 인가된다. 수직 펄스를 인가 받은 트랜지스터(Q1)는 인가된 수직 펄스에 따라 스위칭하여 펄스를 출력하게 된다. 이와 같은 크랜지스터(Q1)를 통해서 출력된 펄스는 캐패시터(C3)를 충방전 된다. 캐패시터(C3)의 충방전에 따른 파형은 연산 증폭기(OP1)의 반전 단자로 인가 받고 접지 전압은 반전 단자를 통해서 인가 받는다.The vertical pulse according to the vertical flyback signal is applied to the base terminal of the transistor Q1 through the resistor R3 and the capacitor C2. The transistor Q1 receiving the vertical pulse switches and outputs a pulse according to the applied vertical pulse. The pulse output through the transistor Q1 charges and discharges the capacitor C3. The waveform according to the charging and discharging of the capacitor C3 is applied to the inverting terminal of the operational amplifier OP1 and the ground voltage is applied through the inverting terminal.

캐패시터(C3)의 충방전에 따른 파형을 인가 받은 연산 증폭기(OP1)는 접지 전압과 비교하여 파라볼라 파(Parabolic Wave)를 출력하게 된다. 이때, 정극성 주기일 때는 Vcc 전압(+12V)에 따라 구동되고, 부극성 주기 일 때는 VEE전압(-12V)에 구동된다. 그리고, 저항(R4)을 통해서는 사이즈(Size) 조절 신호를 출력하게 된다.The operational amplifier OP1 receiving the waveform according to the charge / discharge of the capacitor C3 outputs a parabolic wave in comparison with the ground voltage. At this time, it is driven by the Vcc voltage (+ 12V) in the positive period, and driven by the V EE voltage (-12V) in the negative period. In addition, a size adjustment signal is output through the resistor R4.

한편, 수평 펄스를 인가 받아 진폭을 변조하는 멀티 바이브레이터(40)를 첨부된 도면을 이용하여 설명하면 다음과 같다.Meanwhile, the multivibrator 40 for modulating the amplitude by receiving a horizontal pulse will be described with reference to the accompanying drawings.

도 8은 도 4에 도시된 멀티 바이브레이터를 상세히 나타낸 회로도이다. 도시된 바와 같이 수평 펄스를 인가 받고 수평 밸런스(Balance) 신호(H-BALANCE)에 따른 트리거링(Triggering) 신호에 따라 펄스의 듀티의 폭을 조절하여 조정 펄스를 출력하는 멀티 바이브레이터(40) 내에 있는 멀티 바이브레이터 IC(40-1)와, 상기 멀티 바이브레이터 IC(40-1)로부터 출력되는 진폭 조절된 조정 펄스를 인가 받고 증폭하는 트랜지스터(Q2)와, 저항(R13, R14) 및 캐패시터(C6, C7)로 구성되어 있다.FIG. 8 is a circuit diagram illustrating in detail the multivibrator illustrated in FIG. 4. As shown, the multi-vibrator 40 in which the horizontal pulse is applied and the duty pulse of the pulse is adjusted according to the triggering signal according to the horizontal balance signal H-BALANCE to output the adjustment pulse. A vibrator IC 40-1, a transistor Q2 for receiving and amplifying an amplitude-adjusted control pulse output from the multi-vibrator IC 40-1, resistors R13 and R14 and capacitors C6 and C7. Consists of

이와 같은 구성에 따른 동작을 살펴보면 다음과 같다.Looking at the operation according to such a configuration as follows.

마이콤(10; 도 4에 도시됨)으로부터 출력되는 수평 동기 신호(H-SYNC)에 따른 수평 펄스를 멀티 바이브레이터(40) 내에 있는 제 2 멀티 바이브레이터 IC(40-1)의 입력 단자 B로 인가된다. 또한, 입력 단자 A는 구동 전압(5V)을 인가 받는다. 이와 같이 구동 전압(5V)과 위상 시프트(Shift)된 펄스를 인가 받은 멀티 바이브레이터 IC(40-1)를 단자 C를 통해서 수평 밸런스(Balance) 신호(H-BALANCE)를 저항(R13) 및 캐패시터(C7)를 통해서 인가 받는다.A horizontal pulse according to the horizontal synchronizing signal H-SYNC output from the microcomputer 10 (shown in FIG. 4) is applied to the input terminal B of the second multivibrator IC 40-1 in the multivibrator 40. . In addition, the input terminal A receives a driving voltage 5V. In this way, the multi-vibrator IC 40-1 receiving the driving voltage 5V and the phase shifted pulse receives the horizontal balance signal H-BALANCE through the terminal C. The resistor R13 and the capacitor ( Licensed through C7).

이와 같이 저항(R13) 및 캐패시터(C7)를 통해서 인가되는 수평 밸런스(Balance) 신호(H-BALANCE)는 저항(R13) 및 캐패시터(C7)를 통해서 톱니파로 변환되어 멀티 바이브레이터 IC(40-1)를 트리거링(Triggering)시킨다. 다시 말하면, 비디오 모드에 따른 수평 밸런스(Balance) 신호(H-BALANCE)에 따라 트리거링(Triggering)되는 타이밍이 결정되어 마이콤(10)으로부터 인가되는 수평 펄스의 진폭을 결정된다.As such, the horizontal balance signal H-BALANCE applied through the resistor R13 and the capacitor C7 is converted into a sawtooth wave through the resistor R13 and the capacitor C7, thereby multiplying the multivibrator IC 40-1. Triggering In other words, the timing triggered according to the horizontal balance signal H-BALANCE according to the video mode is determined to determine the amplitude of the horizontal pulse applied from the microcomputer 10.

이와 같이 비디오 모드별로 트리거링(Triggering) 타이밍(Timing)이 결정되면, 멀티 바이브레이터 IC(40-1)의 출력 단자 Q를 통해서 모드별로 진폭이 조정된 조정 펄스를 출력하게 된다. 출력되는 조정 펄스는 저항(R14)을 통해서 트랜지스터(Q2)의 베이스단으로 인가된다. 조정 펄스를 인가 받은 트랜지스터(Q2)는 인가된 조정 펄스에 따라 스위칭하여 조정된 펄스를 출력하게 된다. 그리고, 캐패시터(C6)는 평활용으로 사용된다.When the triggering timing Timing is determined for each video mode as described above, an adjustment pulse whose amplitude is adjusted for each mode is output through the output terminal Q of the multivibrator IC 40-1. The output adjustment pulse is applied to the base terminal of the transistor Q2 through the resistor R14. The transistor Q2 receiving the adjustment pulse switches according to the applied adjustment pulse to output the adjusted pulse. The capacitor C6 is used for smoothing.

이러한 멀티바이브레이터(40)로부터 출력된 조정 펄스를 인가 받는 멀티 서플라이부(45)를 첨부된 도면을 이용하여 설명하면 다음과 같다.The multi-supply unit 45 receiving the adjustment pulse output from the multivibrator 40 will now be described with reference to the accompanying drawings.

도 9는 도 4에 도시된 멀티 서플라이부를 상세히 나타낸 회로도이다. 도시된 바와 같이 멀티 멀티 바이브레이터(35; 도 4에 도시됨)로부터 인가되는 수평 펄스와 파라볼라 제너레이터(25; 도 4에 도시됨)로부터 인가되는 파라볼라 파(Parabolic Wave)를 인가 받아 중첩하는 멀티 서플라이 IC(45-1)와, 다수의 저항(R15 ∼ R27)과, 캐패시터(C9, C10) 및 코일(L2)로 구성되어 있다.9 is a circuit diagram illustrating in detail the multi-supply unit illustrated in FIG. 4. As shown, a multi-supply IC that receives and overlaps a horizontal pulse applied from a multi-multi vibrator 35 (shown in FIG. 4) and a parabolic wave applied from a parabola generator 25 (shown in FIG. 4). (45-1), a plurality of resistors R15 to R27, capacitors C9 and C10, and coils L2.

이와 같은 구성에 따른 동작을 설명하면 다음과 같다.Referring to the operation according to the configuration as follows.

먼저, 멀티 바이브레이터(35)에서 듀티 폭이 조정되어 출력되는 수평 펄스를 코일(L2)을 통해서 잡음을 제거한 후 저항(R15)에 유기 시켜 9번 핀을 통해서 인가 받는다. 또한, 파라볼라 제너레이터(25)로부터 인가되는 파라볼라 파(Parabolic Wave)를 저항(R16) 및 캐패시터(C8)를 통해서 정합 시켜 저항(R17)에 유기 시켜 8번 핀으로 인가 받는다.First, the horizontal pulse outputted by adjusting the duty width in the multi-vibrator 35 is removed through the coil L2 to remove the noise, and then induced in the resistor R15 to be applied through the 9th pin. In addition, the parabolic wave applied from the parabolic generator 25 is matched through the resistor R16 and the capacitor C8, is induced in the resistor R17, and applied to the eighth pin.

이와 같이 8번 핀 및 9번 핀을 통해서 파라볼라 파(Parabolic Wave)와 조정 펄스를 인가 받은 멀티 서플라이 IC(40-1)는 인가된 파라볼라 파(Parabolic Wave)와 조정 펄스를 합성하여 2번 핀을 통해서 보정 전류를 출력하게 된다. 즉, 멀티 서플라이 IC(40-1)는 저항(R18, R19)을 통해서 인가되는 전압(+12V, -12V)에 따른 전위 차를 각각 인가 받아 저항(R20, R21)을 통해서 인가되는 전압을 분배하게 된다. 분배된 전압은 4번 핀을 통해서 인가 받는다.As described above, the multi-supply IC 40-1 receiving the parabolic wave and the adjusting pulse through pins 8 and 9 synthesizes the applied parabolic wave and the adjusting pulse to pin 2. Through the correction current is output. That is, the multi-supply IC 40-1 receives a potential difference corresponding to the voltages (+12 V and −12 V) applied through the resistors R18 and R19, respectively, and distributes the voltages applied through the resistors R20 and R21. Done. The divided voltage is applied through pin 4.

또한, 저항(R22) 및 캐패시터(C9)를 통해서 인가되는 전압(+12V)은 저항(R24)을 통해서 14번 핀으로 인가 받는다. 접지 전위는 저항(R26)을 통해서 3번 핀 및 13번 핀을 통해서 인가 받고, 전압(+12V)은 1번 핀을 통해서 인가 받는다. 그리고, 저항(R25) 및 저항(R27)은 각각 5번 핀 및 6번 핀과 10번 핀 및 11번 핀에 연결하였고, 저항(R28)을 통해서는 12번 핀은 접지와 연결하였다. 캐패시터(C10)는 평활용으로 사용된다.In addition, a voltage (+ 12V) applied through the resistor R22 and the capacitor C9 is applied to pin 14 through the resistor R24. The ground potential is applied through pins 3 and 13 through resistor R26 and the voltage (+ 12V) is applied through pin 1. In addition, resistors R25 and R27 were connected to pins 5, 6, 10, and 11, respectively, and pin 12 was connected to ground through resistor R28. Capacitor C10 is used for smoothing.

이와 같이 저항(R18, R19)을 통해서 인가되는 전압(+12V, -12V)의 전위에 따라 파라볼라 파(Parabolic Wave) 및 조정 펄스는 합성되어 디스플레이 모니터 화면의 가운데를 기준으로 상·하 보정하기 위한 보정 전류가 출력된다. 이러한 보정 전류는 멀티 서플라이 IC(40-1)의 2번 핀을 통해서 출력된다.As described above, the parabolic wave and the adjusting pulse are synthesized according to the potentials of the voltages (+ 12V and -12V) applied through the resistors R18 and R19 to correct the top and bottom of the display monitor screen. The correction current is output. This correction current is output through pin 2 of the multi-supply IC 40-1.

멀티 서플라이 IC(40-1)의 2번 핀을 통해서 출력되는 보정 전류를 안정되게 꺼내기 위한 버퍼부(45)를 첨부된 도면을 이용하여 살펴보면 다음과 같다.The buffer unit 45 for stably extracting the correction current output through the second pin of the multi-supply IC 40-1 will be described with reference to the accompanying drawings.

도 10은 도 4에 도시된 버퍼부 및 증폭부를 상세히 나타낸 회로도이다. 도시된 바와 같이 멀티 서플라이부(40; 도 4에 도시됨)로부터 인가되는 보정 전류의 이득을 안정화시키는 버퍼부(45)는 보정 전류를 인가 받아 증폭하는 트랜지스터(Q4, Q5)와, 다수의 저항(R29 ∼ R35) 및 캐패시터(C11)로 구성되어 있다.FIG. 10 is a detailed circuit diagram illustrating the buffer unit and the amplifier unit illustrated in FIG. 4. As illustrated, the buffer unit 45 for stabilizing the gain of the correction current applied from the multi-supply unit 40 (shown in FIG. 4) includes transistors Q4 and Q5 that receive and amplify the correction current, and a plurality of resistors. It consists of (R29-R35) and capacitor C11.

또한, 상기 버퍼부(45)로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류를 증폭하는 증폭부(50)는 보정 전류를 인가 받아 증폭하는 트랜지스터(Q5)와, 상기 트랜지스터(Q5)로부터 출력되는 출력 신호를 인가 받아 재 증폭하는 트랜지스터(Q6, Q7)와, 다수의 저항(R36 ∼ R43) 및 다수의 캐패시터(C12 ∼ C14), 다수의 다이오드(D1 ∼ D4)로 구성되어 있다.In addition, the amplifier 50 that receives the correction current output from the buffer unit 45 and amplifies the applied correction current is a transistor Q5 for receiving and amplifying the correction current, and is output from the transistor Q5. It consists of transistors Q6 and Q7 that receive and re-amplify the output signal, a plurality of resistors R36 to R43, a plurality of capacitors C12 to C14, and a plurality of diodes D1 to D4.

이와 같은 구성에 따른 동작을 설명하면 다음과 같다.Referring to the operation according to the configuration as follows.

멀티 서플라이부(40)에서 인가되는 보정 전류를 인가 받는 버퍼부(45)는 인가된 보정 전류를 캐패시터(C11)를 통해서 트랜지스터(Q3)의 베이스단으로 인가 받는다. 이때, 인가되는 보정 전류의 전위 레벨에 따라 저항(R29, R30)을 통해서 전압(+12V, -12V)과 합성되어 저항(R31)을 통해서 인가된다. 또한, 저항(R34)을 통해서는 접지 전위가 트랜지스터(Q4)의 베이스단에 인가되고, 저항(R35)을 통해서는 전압(-12V)이 연결되어 있다.The buffer unit 45 that receives the correction current applied from the multi-supply unit 40 receives the applied correction current through the capacitor C11 to the base terminal of the transistor Q3. At this time, it is combined with the voltages (+ 12V, -12V) through the resistors R29 and R30 and applied through the resistor R31 according to the potential level of the applied correction current. In addition, a ground potential is applied to the base terminal of the transistor Q4 through the resistor R34, and a voltage (-12V) is connected through the resistor R35.

이러한 보정 전류를 인가 받은 트랜지스터(Q3) 및 트랜지스터(Q4)는 차동 증폭기를 구성하고 있어 보정 전류를 안정되게 출력하게 된다. 차동 증폭기를 구성하고 있는 트랜지스터(Q3) 및 트랜지스터(Q4)를 통해서 출력되는 보정 전류는 증폭부(50) 내에 있는 트랜지스터(Q5)의 베이스단으로 인가된다. 보정 전류를 인가 받은 트랜지스터(Q5)는 인가된 보정 전류를 일정 레벨로 증폭하게 된다. 증폭된 보정 전류는 트랜지스터(Q6)의 베이스 단으로 인가되어 재 증폭되어 출력하게 된다.The transistors Q3 and Q4 that receive the correction current constitute a differential amplifier, and thus output the correction current stably. The correction current output through the transistors Q3 and Q4 constituting the differential amplifier is applied to the base end of the transistor Q5 in the amplifier 50. The transistor Q5 receiving the correction current amplifies the applied correction current to a predetermined level. The amplified correction current is applied to the base terminal of the transistor Q6 to be amplified and output again.

이러한 트랜지스터(Q5) 및 트랜지스터(Q6)를 구동시키기 위한 구동 전압(+150V)은 저항(R43)을 통해서 유기 되어 트랜지스터(Q7)를 구동한다. 이때, 트랜지스터(Q6)에서 증폭되어 출력되는 보정 전류는 다이오드(D1, D2)와 저항(R40)을 통해서 피드백(Feedback)되어 피킹(Peaking) 코일(L3)을 통해서 일정한 대역의 주파수만을 선택하여 트랜지스터(Q7)의 베이스단으로 인가한다. 피킹(Peaking) 코일(L3)을 통해서 인가되는 보정 전류에 따라 트랜지스터(Q7)는 동작하여 트랜지스터(Q6)로부터 출력되는 보정 전류를 안정화 시키게 된다.The driving voltage (+ 150V) for driving the transistors Q5 and Q6 is induced through the resistor R43 to drive the transistor Q7. At this time, the correction current amplified and output from the transistor Q6 is fed back through the diodes D1 and D2 and the resistor R40 to select only a frequency of a predetermined band through the peaking coil L3. It is applied to the base end of (Q7). In response to the correction current applied through the peaking coil L3, the transistor Q7 operates to stabilize the correction current output from the transistor Q6.

한편, 피킹(Peaking) 코일(L3)을 통해서 다이오드(D3)로 인가된 구동 전압은 저항(R41) 및 다이오드(D4)를 통해서 트랜지스터(Q5)의 구동 전압을 인가하게 된다. 이러한 트랜지스터(Q5, Q6)를 통해서 출력되는 증폭된 보정 전류는 저항(R38, R39) 및 캐패시터(C12)는 잡음을 제거되어 저항(R42) 및 캐패시터(C14)를 통해 출력하게 된다. 그리고, 저항(R36)은 에미터 저항으로 사용되고 저항(R37)은 컬렉터 저항으로 사용된다.Meanwhile, the driving voltage applied to the diode D3 through the peaking coil L3 applies the driving voltage of the transistor Q5 through the resistor R41 and the diode D4. The amplified correction current output through the transistors Q5 and Q6 is output through the resistors R42 and C14 by removing the noise of the resistors R38 and R39 and the capacitor C12. The resistor R36 is used as an emitter resistor and the resistor R37 is used as a collector resistor.

출력된 보정 전류를 인가 받는 모듈레이션부(55; 도 4에 도시됨) 및 수직 편향 요크(H-DY; 60)를 첨부된 도면을 이용하여 설명하면 다음과 같다.The modulation unit 55 (shown in FIG. 4) and the vertical deflection yoke H-DY 60 receiving the output correction current will be described with reference to the accompanying drawings.

도 12는 도 4에 도시된 모듈레이션부 및 수직 편향 요크를 상세히 나타낸 회로도이다. 도시된 바와 같이 증폭부(50)로부터 출력되는 보정 전류와 수직 캄먼(Common)먼 신호(V-COMMON)를 인가 받아 합성하여 합성 보정파를 제 1 트랜스포머(55-1)와, 상기 증폭부(50)로부터 출력되는 보정 전류와 수직 출력 신호를 인가 받아 합성하여 합성 보정파를 출력하는 제 2 트랜스포머(55-2)와, 상기 제 1 트랜스포머(55-1)와 제 2 트랜스포머(55-2)로부터 각각 출력되는 합성 보정파를 인가 받아 전자빔의 편향 각을 조절하여 디스플레이 모니터 화면에 표시되는 화상의 상·하 왜곡 현상을 방지하는 수직 편향 요크(H-DY; 60)로 구성되어 있다.12 is a circuit diagram illustrating in detail the modulation part and the vertical deflection yoke shown in FIG. 4. As shown, the correction current output from the amplifier 50 and the vertical common signal V-COMMON are applied and synthesized to synthesize a synthesized correction wave with the first transformer 55-1 and the amplifier ( A second transformer 55-2 that receives a correction current and a vertical output signal outputted from 50), synthesizes the resultant, and outputs a synthesized correction wave; and the first transformer 55-1 and the second transformer 55-2. And a vertical deflection yoke (H-DY) 60, which receives the composite correction waves respectively outputted from the control panel, adjusts the deflection angle of the electron beam to prevent the up and down distortion of the image displayed on the display monitor screen.

이와 같은 구성에 따른 동작을 설명하면 다음과 같다.Referring to the operation according to the configuration as follows.

먼저, 증폭부(50)로부터 출력되는 보정 전류를 모듈레이션부(55) 내에 있는 제 1 트랜스포머(55-1)의 1번 핀으로 인가 받는다. 8번 핀을 통해서는 수직 캄먼(Common) 신호(V-COMMON)를 인가 받고, 4번 핀을 통해서는 접지와 연결되어 있다. 이러한 제 1 트랜스포머(55-1)는 EI 코어를 사용한다. 이와 같이 보정 전류 및 수직 캄먼(Common) 신호(V-COMMON)를 인가 받은 제 1 트랜스포머(55-1)는 인가된 보정 전류 및 수직 캄먼(Common) 신호(V-COMMON)를 합성하여 합성 보정파를 출력하게 된다.First, the correction current output from the amplifier 50 is applied to pin 1 of the first transformer 55-1 in the modulation unit 55. Pin 8 receives the vertical Common signal (V-COMMON) and pin 4 is connected to ground. This first transformer 55-1 uses an EI core. As described above, the first transformer 55-1 receiving the correction current and the vertical common signal V-COMMON synthesizes the applied correction current and the vertical common signal V-COMMON to synthesize a synthesized correction wave. Will print

또한, 모듈레이션부(55) 내에 있는 제 2 트랜스포머(55-2)는 증폭부(50)로부터 출력되는 보정 전류를 1번 핀으로 인가 받는다. 5번 핀을 통해서는 수직 출력 신호를 인가 받고, 4번 핀을 통해서는 접지와 연결되어 있다. 이러한 제 2 트랜스포머(55-2)는 EI 코어를 사용한다. 이와 같이 보정 전류 및 수직 출력 신호를 인가 받은 제 2 트랜스포머(55-2)는 인가된 보정 전류 및 수직 출력 신호를 합성하여 합성 보정파를 출력하게 된다.In addition, the second transformer 55-2 in the modulation unit 55 receives the correction current output from the amplifying unit 50 to the first pin. Pin 5 receives the vertical output signal and pin 4 is connected to ground. This second transformer 55-2 uses an EI core. As described above, the second transformer 55-2 receiving the correction current and the vertical output signal synthesizes the applied correction current and the vertical output signal to output the synthesized correction wave.

이와 같이 제 1 트랜스포머(55-1) 및 제 2 트랜스포머(55-2)로부터 각각 출력되는중첩파를 수직 편향 요크(H-DY; 60)의 1번 입력핀과 3번 입력핀으로 입력받는다. 이러한 보정 중첩파를 1번 입력핀과 3번 입력핀로 각각 인가 받은 수직 편향 요크(H-DY; 60)는 인가된 보정 중첩파를 증폭시켜 디스플레이 모니터의 화면에서 발생하는 상·하 왜곡을 보정하게 된다. 즉, 수직 편향 요크(H-DY; 60)는 전자빔의 편향 각을 조정하여 디스플레이 모니터 화면의 좌·우 가장 자리 즉, 모서리 부분에서 발생되는 상·하 왜곡을 보정하게 된다.In this way, the overlapping waves respectively output from the first transformer 55-1 and the second transformer 55-2 are input to the input pins 1 and 3 of the vertical deflection yoke (H-DY) 60. The vertical deflection yoke (H-DY) 60, which receives the corrected superposition wave through the input pin 1 and the input pin 3, respectively, amplifies the applied correction superimposed wave to correct the up and down distortion occurring on the screen of the display monitor. Done. That is, the vertical deflection yoke H-DY 60 adjusts the deflection angle of the electron beam to correct the up and down distortion generated at the left and right edges of the display monitor screen, that is, the corner portion.

이와 같이 디스플레이 모니터에서 발생된 상·하 왜곡을 보정하는 화면을 첨부된 도면을 이용하여 살펴보면 다음과 같다.As described above, a screen for correcting up and down distortion generated in the display monitor will be described with reference to the accompanying drawings.

도 12은 상·하 왜곡 현상을 나타낸 디스플레이 모니터 화면의 상태도이다.12 is a state diagram of a display monitor screen showing up and down distortion.

도시된 바와 같이 도 12A는 수평의 주기를 이동시켜 수직 출력 신호와 중첩되어 발생된 디스플레이 모니터 화면의 모서리 부분에서 상·하 왜곡된 화상(f, f') 및 (g, g')을 도시하고 있다. 이와 같은 발생된 상·하 왜곡 현상은 제 1 멀티 바이브레이터(35; 도 4에 도시됨)를 통해서 수직 주기를 자유롭게 조절함으서 원하는 화면으로 조절 가능하게 된다.As shown, FIG. 12A shows images (f, f ') and (g, g') that are distorted up and down at the corners of a display monitor screen generated by shifting horizontal periods and overlapping vertical output signals. have. The generated up and down distortion phenomenon can be adjusted to a desired screen by freely adjusting the vertical period through the first multi-vibrator 35 (shown in FIG. 4).

즉, 왜곡된 화상(f, f')에서 다시 왜곡된 화상(g, g')로 변환는 물론 정상적인 화상(e, e')으로 변환 가능하게 된다. 또한, 도 12B는 증폭부(50; 도 4에 도시됨)의 증폭율의 변화에 따른 변화에 따라 발생된 상·하 왜곡 현상에 따라 표시되는 왜곡 화상(h, h')을 도시하고 있다. 이와 같이 발생된 상·하 왜곡 화상(h, h')은 증폭부(50)를 통해서 모드별로 증폭율을 가변시킴으로써 정상적인 화상(e, e')으로 변환된다.In other words, it is possible to convert the distorted images f and f 'back to the distorted images g and g' as well as the normal images e and e '. 12B shows a distorted image (h, h ') displayed according to the up-and-down distortion caused by the change in the amplification factor of the amplifier 50 (shown in FIG. 4). The upper and lower distortion images h and h 'generated in this way are converted into normal images e and e' by varying the amplification ratio for each mode through the amplifying unit 50.

이상에서 설명한 바와 같이 본 발명은 디스플레이 모니터 화면에서 발생되는 상·하 왜곡을 멀티 서플라이를 이용하여 파라볼라 파와 수평 펄스를 합성하여 보정 전류를 만들어 비디오 모드별로 발생되는 디스플레이 모니터 화면의 상·하 왜곡 현상을 보정할 수 있는 효과가 있다.As described above, the present invention synthesizes a parabolic wave and a horizontal pulse using up and down distortion generated in the display monitor screen to generate a correction current to correct the up and down distortion of the display monitor screen generated in each video mode. There is an effect that can be corrected.

Claims (5)

수직 펄스를 인가 받고 인가된 수직 펄스에 따라 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터와,마이콤으로부터 출력되는 비디오 모드에 따른 화상 제어 및 조정 신호를 인가 받고 인가된 화면 제어 및 조정 신호인 디지탈 신호를 아날로그 신호로 변환하는 DAC와,상기 DAC로부터 출력되는 수평 동기 신호(H-SYNC)에 따른 수평 펄스를 인가 받고 상기 DAC로부터 출력되는 수평 밸런스(Balance) 신호(H-BALANCE)에 따라 트리거링(Triggering)시켜 수평 펄스의 듀티 폭을 조정하여 수평 펄스를 출력하는 멀티 바이브레이터와,상기 멀티 바이브레이터로부터 듀티 폭이 조정되어 출력되는 수평 펄스와 상기 파라볼라 제너레이터로부터 출력되는 파라볼라 파(Parabolic Wave)를 인가 받아 합성하여 보정 전류를 출력하는 멀티 서플라이부와,상기 멀티 서플라이부로부터 출력되는 보정 전류를 안정되게 출력하여 이득을 안정화시키는 버퍼부와,상기 버퍼부로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류의 이득을 증폭하는 증폭부와,상기 증폭부로부터 출력되는 보정 전류와 수직 펄스를 인가 받고 인가된 보정 전류와 수직 펄스를 중첩하여 발생되는 합성 보정파를 출력하는 모듈레이션부와,상기 모듈레이션부 로부터 출력되는 합성 보정파를 인가 받고 전자빔의 수직 편향 각을 보정하여 상·하 왜곡을 보정하는 수직 편향 요크(Deflection Yoke)를 포함하는 모드별 상·하 왜곡 보정 회로.A parabolic generator that receives a vertical pulse and generates a parabolic wave according to the applied vertical pulse, and a digital signal that is an applied screen control and adjustment signal by receiving an image control and adjustment signal according to a video mode output from the microcomputer. Is converted to an analog signal and triggered according to a horizontal balance signal (H-BALANCE) output from the DAC by receiving a horizontal pulse according to a horizontal sync signal (H-SYNC) output from the DAC. Multi-vibrator to output the horizontal pulse by adjusting the duty width of the horizontal pulse, and a horizontal pulse output by adjusting the duty width from the multi-vibrator and the parabolic wave output from the parabolic generator A multi supply unit for outputting a correction current, The multi supply unit A buffer unit for stabilizing a gain by stably outputting a correction current output from the buffer, an amplification unit for receiving a correction current output from the buffer unit and amplifying a gain of the applied correction current, and a correction current output from the amplifying unit And a modulator for outputting a composite correction wave generated by applying a vertical pulse and superimposing the applied correction current and a vertical pulse, and receiving a composite correction wave output from the modulation unit and correcting a vertical deflection angle of the electron beam. A vertical distortion correction circuit for each mode including a vertical deflection yoke for correcting distortion. 제 1 항에 있어서,The method of claim 1, 상기 파라볼라 제너레이터는 수평 펄스 신호를 인가 받고 인가된 수평 펄스 신호에 따라 스위칭 동작을 하는 트랜지스터(Q1)와,상기 트랜지스터(Q1)의 스위칭 동작에 따른 출력 신호를 인가 받고 인가된 출력 신호를 비교하여 출력하는 연산 증폭기(OP1)로 되어 있는 것을 특징으로 하는 모드별 상·하 왜곡 보정 회로.The parabolic generator outputs a transistor Q1 that receives a horizontal pulse signal and performs a switching operation according to the applied horizontal pulse signal, and compares an output signal that is applied with an output signal according to the switching operation of the transistor Q1. An up-down distortion correction circuit for each mode, characterized in that it is an operational amplifier (OP1). 제 1 항에 있어서,The method of claim 1, 멀티 바이브레이터는 수평 펄스를 인가 받고 수평 밸런스(Balance) 신호(H-BALANCE)에 따른 트리거링(Triggering) 신호를 인가 받아 위상 시프트(Shift)된 펄스를 발생하여 출력하는 멀티 바이브레이터 IC로 되어 있는 것을 특징으로 하는 모드별 상·하 왜곡 보정 회로.The multivibrator is a multivibrator IC that generates a phase shifted pulse by receiving a horizontal pulse and a triggering signal according to a horizontal balance signal (H-BALANCE). Up and down distortion correction circuit for each mode. 제 1 항에 있어서,The method of claim 1, 상기 멀티 서플라이부는 상기 멀티 바이브레이터로부터 인가되는 위상 시프트(Shift)된 수평 펄스와 상기 파라볼라 제너레이터로부터 인가되는 파라볼라파(Parabolic Wave)를 인가 받고 인가된 조정 펄스와 파라볼라 파(Parabolic Wave)를 중첩하는 멀티 서플라이 IC로 되어 있는 것을 특징으로 하는 모드별 상·하 왜곡 보정 회로.The multi-supply unit receives a phase shifted horizontal pulse applied from the multi-vibrator and a parabolic wave applied from the parabolic generator, and overlaps the applied control pulse and the parabolic wave. An up-down distortion correction circuit for each mode, characterized by an IC. 제 1 항에 있어서,The method of claim 1, 상기 모듈레이션부는 상기 증폭부로부터 출력되는 보정 전류와 수직 캄먼(Common)먼 신호(V-COMMON)를 인가 받아 합성하여 합성 보정파를 출력하는 제 1 트랜스포머와,상기 증폭부로부터 출력되는 보정 전류와 수직 출력 신호를 인가 받아 합성하여 합성 보정파를 출력하는 제 2 트랜스포머로 되어 있는 것을 특징으로 하는 모드별 상·하 왜곡 보정 회로.The modulation unit receives a correction current output from the amplifier and a vertical common signal (V-COMMON) and combines the first transformer to output a synthesized correction wave, and the correction current output from the amplifier is perpendicular to the output. And a second transformer configured to receive and synthesize an output signal and to output a synthesized correction wave.
KR1019960061621A 1996-12-04 1996-12-04 Circuit for correcting top and bottom distortion KR100217993B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960061621A KR100217993B1 (en) 1996-12-04 1996-12-04 Circuit for correcting top and bottom distortion
US08/985,180 US6011364A (en) 1996-12-04 1997-12-04 Upper and lower distortion correcting circuit by modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061621A KR100217993B1 (en) 1996-12-04 1996-12-04 Circuit for correcting top and bottom distortion

Publications (2)

Publication Number Publication Date
KR19980043668A KR19980043668A (en) 1998-09-05
KR100217993B1 true KR100217993B1 (en) 1999-09-01

Family

ID=19485678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061621A KR100217993B1 (en) 1996-12-04 1996-12-04 Circuit for correcting top and bottom distortion

Country Status (1)

Country Link
KR (1) KR100217993B1 (en)

Also Published As

Publication number Publication date
KR19980043668A (en) 1998-09-05

Similar Documents

Publication Publication Date Title
US6002380A (en) Circuit for compensating for vertical distortion of image by modes in display
KR100288580B1 (en) Display mode representing method using osd
US5929574A (en) Moire clear circuit
KR19980066384U (en) Low power circuit using electronic switch of display monitor
KR100217993B1 (en) Circuit for correcting top and bottom distortion
KR100217994B1 (en) Circuit for correcting top and bottom distortion
KR100242839B1 (en) Circuit for controlling screen of monitor
KR100217992B1 (en) Circuit for correcting top and bottom distortion
KR100217991B1 (en) Circuit for correcting top and bottom distortion
KR100242841B1 (en) Circuit for correcting north-south distortion of display apparatus
US6011593A (en) Cathode ray tube with apparatus for reducing variation of deflection size due to brightness changes
KR100247391B1 (en) Display apparatus equipped with an image signal pass throuth function
US7166972B2 (en) Vertical deflection apparatus
US6307596B1 (en) Circuit and method for indicating image adjustment pattern using OSD
KR100218007B1 (en) Method for controlling raster size automatically in multi-mode monitor
KR100209505B1 (en) Circuit for change of duty circle
KR100206068B1 (en) Circuit for correcting north-south distortion image
KR19980085008A (en) Horizontal Deflection Drive Circuit Using Multiple FETs
KR100242837B1 (en) Vertical deflection control circuit
KR100260826B1 (en) Horizontal position control circuit of display device
KR200155998Y1 (en) Circuit for limitting over-range by discriminating synchronous signals
KR19980014559A (en) A display device having a vertical distortion correction circuit
KR100238578B1 (en) Moire clear circuit
JPH07283959A (en) Horizontal amplitude correction circuit
US6011364A (en) Upper and lower distortion correcting circuit by modes

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee