KR19980014559A - A display device having a vertical distortion correction circuit - Google Patents

A display device having a vertical distortion correction circuit Download PDF

Info

Publication number
KR19980014559A
KR19980014559A KR1019960033586A KR19960033586A KR19980014559A KR 19980014559 A KR19980014559 A KR 19980014559A KR 1019960033586 A KR1019960033586 A KR 1019960033586A KR 19960033586 A KR19960033586 A KR 19960033586A KR 19980014559 A KR19980014559 A KR 19980014559A
Authority
KR
South Korea
Prior art keywords
output
horizontal
signal
correction
vertical
Prior art date
Application number
KR1019960033586A
Other languages
Korean (ko)
Inventor
이승택
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960033586A priority Critical patent/KR19980014559A/en
Priority to US08/910,323 priority patent/US6002380A/en
Publication of KR19980014559A publication Critical patent/KR19980014559A/en

Links

Abstract

본 발명은 디스플레이되는 화상이 상·하 왜곡되어 나타나는 것을 보정하기 위한 상·하 왜곡 화상 보정회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image distortion correction circuit for correcting an image to be displayed to be distorted upward or downward.

수평 출력 회로의 출력 듀티 펄스의 폭을 조절하므로써, 수평 신호의 출력 위치를 조절하기 위한 보정 위치 조절부와, 상기 보정 위치 조절부에 의해 출력위치가 조절된 수평 신호의 전압을 가변 증폭시키므로써, 수평 신호의 출력 크기를 조절하기 위한 보정 크기 조절부와 , 상기 보정 위치 조절부 및 보정 크기 조절부에 의해 출력위치 및 출력 크기가 조절된 수평 출력 신호를 1 차측 코일에 인가받고 , 2 차측 코일의 일단에 수직 출력신호를 인가받아, 상기 수평 출력 신호 및 수직 출력 신호를 중첩하여 , 2 차측 코일에 연결된 수직 편향 코일에 전달하는 모듈레이션 회로부를 포함하여 구성되며, 수평 출력 신호의 적분량을 가변시켜 보정 위치를 조절하고, 위치 보정된 신호의 전압을 가변 증폭시켜 보정 크기를 조절한 다음, 그 보정된 수평 출력 신호를 E-I 트랜스를 이용하여 수직 출력신호와 중첩하여 수직 편향 코일에 인가하므로써 상·하 왜곡된 화상을 보정할 수 있는 효과를 가진다.A correction position adjuster for adjusting an output position of a horizontal signal by adjusting a width of an output duty pulse of the horizontal output circuit; and a variable gain amplifier for variably amplifying a voltage of a horizontal signal whose output position is adjusted by the correction position adjuster, A correction size adjuster for adjusting an output size of the horizontal signal, a horizontal output signal whose output position and output size are adjusted by the correction position adjuster and the correction magnitude adjuster, to a primary coil, And a modulation circuit for receiving a vertical output signal at one end and superimposing the horizontal output signal and the vertical output signal and transmitting the superposed horizontal output signal and the vertical output signal to a vertical deflection coil connected to a secondary coil. The voltage of the position-corrected signal is variably amplified to adjust the correction size, and then the corrected horizontal output signal A has the effect that can be superimposed to the vertical output signal to correct the applied By the upper and the lower image distortion in the vertical deflection coil by using the E-I transformer.

Description

상·하 왜곡 화상 보정회로를 구비하는 디스플레이 장치A display device having an image distortion correction circuit

본 발명은 상·하 왜곡된 화상의 보정회로에 관한 것으로서, 특히 수평 출력 신호의 듀티 펄스의 폭을 가변시켜 보정 위치를 조절하고, 위치 보정된 신호의 전압을 가변 증폭시켜 보정 크기를 조절한 다음, 그 보정된 수평 출력 신호를 E-I 트랜스를 이용하여 수직 출력신호와 중첩하여 수직 편향 코일에 인가하므로써 상·하 왜곡된 화상을 보정하기 위한 보정회로에 관한 것이다.In particular, the present invention relates to a correction circuit for an image that is distorted upward and downward. In particular, the correction position is adjusted by varying the width of the duty pulse of the horizontal output signal, the voltage of the position- And a correction circuit for correcting the distorted image by applying the corrected horizontal output signal to the vertical deflection coil by superimposing the vertical output signal on the vertical output signal using an EI transformer.

도 1 은 일반적인 디스플레이 장치의 내부 회로를 도시한 블럭도이다. 도시된 바와 같이, 컴퓨터(10)는 사용자가 사용한 키보드 신호를 인가 받아 처리하고, 처리된 결과에 따라 데이터를 발생하는 CPU(11)와, 상기 컴퓨터(11)로부터 출력되는 데이터를 인가받아 영상 신호(R,G,B)로 처리하고, 처리된 영상 신호(R,G,B)와 상기 영상 신호(R,G,B)를 동기화시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 비디오 카드(12)를 포함하여 구성된다.1 is a block diagram showing an internal circuit of a general display device. As shown in the figure, the computer 10 includes a CPU 11 for receiving and processing a keyboard signal used by a user and generating data according to a processed result, and a CPU 11 for receiving data output from the computer 11, (H-SYNC) for synchronizing the processed video signals R, G, and B with the video signals R, G, and B, and a vertical synchronizing signal And a video card 12 for outputting a V-SYNC signal.

모니터(20)는 상기 비디오 카드(12)로부터 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받는 마이콤(21)과, 모니터 화면을 제어하기 위한 화면 제어 신호를 발생시키는 제어 버튼(Button)부(22)와, 상기 마이콤(21)으로부터 출력되는 모니터 화면 제어 신호와 기준 발진 신호를 인가 받아 라스터(Raster)를 동기화 시키는 수평 및 수직 출력 회로부(23)와, 상기 비디오 카드(11)로부터 출력되는 영상 신호를 인가 받아 표시하는 비디오 회로부(24)와, 상기 마이콤(21)과 상기 수평 및 수직 출력 회로부(23)와 상기 영상 신호 처리부(24)로 구동전압을 공급하는 전원 회로부(25)로 되어 있다.The monitor 20 includes a microcomputer 21 for receiving a horizontal synchronizing signal H-SYNC and a vertical synchronizing signal V-SYNC from the video card 12 and a microcomputer 21 for generating a screen control signal for controlling the monitor screen A horizontal and vertical output circuit 23 for synchronizing a monitor screen control signal outputted from the microcomputer 21 and a raster by receiving a reference oscillation signal, A video circuit section 24 for receiving and displaying a video signal outputted from the card 11 and a video signal processing section 24 for supplying a driving voltage to the microcomputer 21 and the horizontal and vertical output circuit section 23 and the video signal processing section 24 And serves as a power supply circuit unit 25.

이와 같은 구성을 가진 모니터(20) 내부의 각 블럭을 더욱 상세히 살펴보면 다음과 같다.Each block in the monitor 20 having such a configuration will be described in more detail as follows.

비디오 카드(12)로부터 출력되는 수평동기신호(H-SYNC)와 수직동기신호(V-SYNC)를 마이콤(21)에서 인가 받는다. 수평동기신호(H-SYNC) 및 수직동기신호(V-SYNC)를 인가 받은 마이콤(21)은 각종 모니터 화면 제어 데이터를 내장하고 있다. 이와 같은 마이콤(21)으로 제어 버튼(Button)부(22)에서 모니터 화면 제어 신호를 인가하면 그 화면 제어 신호에 따라 마이콤(21)에서는 모니터 화면에 표시되는 상을 조정하는 상 조정 신호를 출력하게 된다.The microcomputer 21 receives the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC output from the video card 12. [ The microcomputer 21 receiving the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC incorporates various monitor screen control data. When a monitor screen control signal is applied to the microcomputer 21 by the control button section 22, the microcomputer 21 outputs a phase adjustment signal for adjusting an image displayed on the monitor screen in accordance with the screen control signal do.

마이콤(21)은 이러한 모니터 화면 제어 신호에 따른 상 조정 신호와 기준 발진 신호를 출력하게 된다. 마이콤(21)으로부터 출력되는 기준 발진 신호는 수평 및 수직 발진신호 처리기(23-1)에 인가된다.The microcomputer 21 outputs a phase adjustment signal and a reference oscillation signal in accordance with the monitor screen control signal. The reference oscillation signal output from the microcomputer 21 is applied to the horizontal and vertical oscillation signal processor 23-1.

수평 및 수직 발진신호 처리기(23-1)는 비디오 카드(11)로부터 전달된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따라 톱니파 발생 회로의 온/오프 동작의 스위칭 속도를 제어하게 된다. 이와 같은 수평 및 수직 발진 신호 처리기(23-1)로부터 출력되는 수직 펄스는 수직 드라이브 회로(23-2)에서 인가 받는다. 수직 발진 신호를 인가 받은 수직 드라이브 회로(23-2)는 일반적으로 1 단의 수직 증폭형이 많이 사용되며 트랜지스터의 베이스 단자에 입력을 가하고 에미터 단자에서 출력 전압을 꺼내는 에미터 팔로우(Emitter Follower)형을 많이 사용된다. 따라서, 이득보다는 직선성 개선의 동작을 한다. 이러한 수직 드라이브 회로(23-2)로부터 출력되는 전류 신호를 인가 받은 수직 출력 회로(23-3)는 수직 편향 코일(Vertical Deflection Yoke)(23-6)을 통해 흐르는 수직 동기 펄스에 부합된 톱니파 전류를 만들게 되고, 그에 따라 수직 주사 주기가 결정된다.The horizontal and vertical oscillation signal processor 23-1 outputs the switching speed of the on / off operation of the sawtooth wave generating circuit in accordance with the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC transmitted from the video card 11, . The vertical pulse output from the horizontal and vertical oscillation signal processor 23-1 is applied to the vertical drive circuit 23-2. The vertical drive circuit 23-2, to which the vertical oscillation signal is applied, generally uses one stage of the vertical amplification type. The emitter follower 23-2 applies an input to the base terminal of the transistor and extracts an output voltage from the emitter terminal. The mold is used a lot. Therefore, the linearity improving operation is performed rather than the gain. The vertical output circuit 23-3 receiving the current signal output from the vertical drive circuit 23-2 outputs a sawtooth current corresponding to the vertical sync pulse flowing through the vertical deflection coil 23-6 And the vertical scanning period is determined accordingly.

또한, 수평 및 수직 발진 신호 처리기(23-1)로부터 출력되는 수평 발진 신호를 인가받는 수평 드라이브 회로(23-5)는 수평 출력 회로(23-4)를 온/오프 시키기 위한 충분한 전류를 공급하게 된다. 수평 출력 회로(23-4)는 수평 편향코일(Horizontal Deflection Yoke)(23-7)에 톱니파 전류를 발생하게 된다. 이러한 톱니파 전류에 의해 수평 주사 주기가 결정된다.The horizontal drive circuit 23-5 receiving the horizontal oscillation signal output from the horizontal and vertical oscillation signal processor 23-1 supplies a sufficient current for turning on / off the horizontal output circuit 23-4 do. The horizontal output circuit 23-4 generates a sawtooth current in the horizontal deflection coil 23-7. The horizontal scanning period is determined by the sawtooth current.

그리고, 안정된 직류(DC) 전압을 CRT(24-4)의 애노드(Anode)단자에 공급하기 위해 플라이백 트랜스포머(FlyBack Transfomer; 이하 FBT라 칭함)(23-9)를 통해 귀선 콜렉터를 이용하고 누설 인덕턴스와 고압 회로(23-8)의 분포 용량에 의한 고조파를 이용하여, 콜렉터 펄스가 작아도 큰 고압이 발생하여 CRT의 애노드(Anode)단자에 고압을 인가하게 되다.Then, a retrace collector is used through a flyback transformer (FBT) 23-9 to supply a stable direct current (DC) voltage to the anode terminal of the CRT 24-4, Using the inductance and the harmonics due to the distribution capacity of the high-voltage circuit 23-8, a large high voltage is generated even when the collector pulse is small, and the high voltage is applied to the anode terminal of the CRT.

마이콤(21)을 통해서 화면 제어에 따라 OSD부(24-1)는 OSD 이득 신호를 발생하여 출력하게 된다. 이러한 OSD부(24-1)로부터 출력되는 OSD 이득 신호와 비디오 카드(12)로부터 인가되는 영상 신호(R,G,B)를 인가 받은 비디오 프리 앰프(24-2)는 저전압 증폭기로 낮은 영상 신호(R,G,B)를 증폭시켜 일정한 전압 수준을 유지하게 된다. 상기 비디오 프리앰프(24-2)를 통해 증폭 된 것을 비디오 출력 앰프(24-3)는 40 ∼ 60VPP 의 신호로 증폭하여 각 화소에 에너지를 공급하게 된다. 비디오 출력 앰프(24-3)에서 증폭된 영상 신호는 CRT의 캐소드(Cathode)에 인가되어 모니터 화면을 통해 영상 신호(R,G,B)가 표시된다.The OSD unit 24-1 generates and outputs the OSD gain signal according to the screen control through the microcomputer 21. [ The video preamplifier 24-2, which receives the OSD gain signal output from the OSD unit 24-1 and the video signals R, G, and B applied from the video card 12, (R, G, B) are amplified to maintain a constant voltage level. The video output amplifier 24-3 amplifies the signal amplified by the video pre-amplifier 24-2 with a signal of 40 to 60 VPP, and supplies energy to each pixel. The video signal amplified by the video output amplifier 24-3 is applied to the cathode of the CRT and the video signals R, G, and B are displayed on the monitor screen.

한편 모니터 화면을 통해 영상 신호(R,G,B)가 표시되기 위한 구동 전압을 공급하는 전원 회로부(25)의 AC 입력단(25-1)을 통해 교류(Alternative Current; 이하 AC라 칭함)를 입력받은 디가우징 코일(25-2)은 모니터 화면의 색 순도가 지자계 또는 외부 조건에 의해 발생되는 색상의 번짐 상태를 원래의 색상으로 회복시키는 동작을 한다. 이러한 동작을 하기 위해 디가우징 코일(25-2)에 순간적으로 2 ∼ 8초 동안 교류를 가하면, 모니터 내의 새도우 마스크(Shadow Mask)에 형성된 자계를 흩트려 색상의 번짐 상태를 회복시키게 된다.On the other hand, an alternating current (hereinafter referred to as AC) is inputted through the AC input terminal 25-1 of the power supply circuit part 25 for supplying a driving voltage for displaying the video signals R, G and B through a monitor screen The received degaussing coil 25-2 operates to restore the blurring state of the color generated due to the magnetic field purity or the external condition of the monitor screen to the original color. When an alternating current is applied to the degaussing coil 25-2 instantaneously for 2 to 8 seconds in order to perform such operation, the magnetic field formed in the shadow mask in the monitor is disturbed to recover the color blurring state.

또한, AC 정류기(25-3)를 통해 출력되는 교류는 스위칭 트랜스(25-4)로 인가되고 상기 스위칭 트랜스(25-4)는 스위칭 동작을 하여 전압 출력단(25-5)을 통해 모니터(20) 내에 필요로 하는 각종 구동 전압을 공급하게 된다. 이때, 만일 비디오 카드(12)로부터 수평 동기 신호(H-SYNC)가 인가되지 않으면 마이콤(21)은 서스펜드(Suspend) 모드 신호를 전압 레귤레이터(25-6)로 인가하여 편향 전압을 차단하게 된다.The alternating current outputted through the AC rectifier 25-3 is applied to the switching transformer 25-4 and the switching transformer 25-4 performs the switching operation to output the AC output through the voltage output terminal 25-5 to the monitor 20 And supplies various driving voltages required in the driving circuit. At this time, if the horizontal sync signal H-SYNC is not applied from the video card 12, the microcomputer 21 applies a suspend mode signal to the voltage regulator 25-6 to cut off the deflection voltage.

이때, 펄스 폭 변조(Pulse Width Modulation; 이하 PWM)부(25-7)에서 출력된 구형파 펄스는 스위칭 장치의 온/오프 드라이브 동작을 시키며, 펄스 폭의 변화는 도전 시간(Conduction Time)을 증가 또는 감소시켜 출력 전압의 안정화를 시키게 된다. 이와 같은 PWM부(25-7)는 마이콤(21)에서 파워오프(Power Off) 모드 신호를 인가받아 모니터(20) 내로 공급되는 전압을 차단하게 된다. 따라서, 모니터(20) 내에서 소비되는 전력을 절약하게 된다.At this time, the square wave pulse output from the pulse width modulation (PWM) unit 25-7 causes the switching device to perform the ON / OFF drive operation, and the change of the pulse width may increase or decrease the conduction time Thereby stabilizing the output voltage. The PWM unit 25-7 receives a power off mode signal from the microcomputer 21 and blocks the voltage supplied to the monitor 20. Thus, the power consumed in the monitor 20 is saved.

이러한 디스플레이 장치는 스크린에 주사되는 전자빔을 발산하는 전자총을 구비하고 있으며, 발산되는 전자빔은 스크린에 횡으로 편향주사되고, 주사되는 전자빔의 농도에 따라 화상이 형성된다. 전자빔은 편향코일(Deflection Yoke)에 의하여 형성되는 전자장에 의하여 편향되기 때문에 외란으로 인하여 전자장이 영향을 받을 경우 전자빔의 편향각은 변형될 수 있다.Such a display device has an electron gun that emits an electron beam to be scanned on a screen, and the emitted electron beam is scanned laterally in the screen, and an image is formed according to the concentration of the electron beam to be scanned. Since the electron beam is deflected by the electromagnetic field formed by the deflection yoke, the deflection angle of the electron beam can be deformed when the electromagnetic field is affected by the disturbance.

또한, 디스플레이되는 화상은 내부적 혹은 외부적 요인에 의해 도 2a내지 도2b에 나타난 바와 같이 변형된 화상을 나타내기도 한다. 외부 자기장에 의한 화상 회전 현상이외에 수상관 자체의 저항값에 의하여 전자빔의 주사가 비정상적으로 수행되어 화상이 수평 또는 수직방향으로 비대칭되도록 형성되거나, 편향코일(Deflection Yoke)에 인가되는 전류가 과도하게 공급되는 경우에 화상이 장방형으로 디스플레이되지 않고 상·하 , 좌·우 비평형성을 가짐으로써 비장방형으로 디스플레이되는 문제점이 발생한다.Also, the displayed image may represent a modified image as shown in Figs. 2A to 2B due to an internal or external factor. In addition to the phenomenon of image rotation due to an external magnetic field, the scanning of the electron beam is abnormally performed by the resistance value of the aberration itself, so that the image is formed asymmetrically in the horizontal or vertical direction, or the current applied to the deflection yoke is excessively supplied The image is not displayed in a rectangular shape but has a top-bottom and left-right unevenness formation, resulting in a problem that the image is displayed in a non-rectangular form.

먼저 도 2a와 같은 현상을 싸이드 핀 쿠션(Side Pin Cushion)이라하며, 이러한 현상은 핀 쿠션 보정회로(도시되지 않음)를 이용하여 수평 편향 출력 전압을 가변저항으로 가변하여 수평 폭(H-width)을 제어하므로써 이를 해결할 수 있다. 즉, 수직회로에서 공급된 톱니파 전압을 적분회로를 통해 파라볼릭 전압으로 핀 쿠션 보정회로에 제공되어, 수평 출력회로에 중첩시키므로써 보정될 양 및 보정될 지점을 조정할 수 있다.First, the phenomenon as shown in FIG. 2A is referred to as a side pin cushion. This phenomenon occurs when a horizontal deflection output voltage is changed to a variable resistance by using a pin cushion correction circuit (not shown) It is possible to solve this problem. That is, the sawtooth voltage supplied from the vertical circuit is supplied to the pin cushion correction circuit by the parabolic voltage through the integrating circuit, and superimposed on the horizontal output circuit, so that the amount to be corrected and the point to be corrected can be adjusted.

한편, 톱니파 발진 출력으로 RC 충방전 시정수에 의한 파라볼릭(Parabolic)파형을 꺼내는데에서 오는 찌그러짐이나, 트랜지스터의 비직진성 특성에 의한 찌그러짐 또는 출력트랜스에 의한 찌그러짐 등에 의해 도 2b와 같이 상·하가 왜곡되게 나타나는 현상에 대한 보정은 화상의 상하가 비선형성을 가짐으로써 이를 보정하기 위해서는 비선형 즉, 2 차 함수적인 전류를 제공해야 하며, 일반적인 회로의 구성으로서 이러한 2 차함수적인 전류를 제공하기 어렵다.On the other hand, as shown in Fig. 2B, due to the distortion caused by the pulling out of the parabolic waveform due to the RC charging / discharging time constant by the sawtooth wave oscillation output, the distortion due to the nonlinearity characteristic of the transistor or the distortion due to the output transformer, The correction of the phenomenon in which the image appears distorted has a non-linearity in the top and bottom of the image, so that it is necessary to provide a non-linear or quadratic function current in order to correct it, and it is difficult to provide such a quadratic function current .

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 수평 출력 신호의 적분량을 가변시켜 보정 위치를 조절하고, 위치 보정된 신호의 전압을 가변 증폭시 켜 보정 크기를 조절한 다음, 그 보정된 수평 출력 신호를 E-I 트랜스를 이용하여 수직 출력신호와 중첩하여 수직 편향 코일에 인가하므로써 상·하 왜곡된 화상을 보정하기 위한 보정회로를 제공함을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a method and apparatus for adjusting a correction position by varying an integration amount of a horizontal output signal, variably amplifying a voltage of a position- And a correction circuit for correcting the distorted image by applying the vertical output signal to the vertical deflection coil by superimposing the vertical output signal on the vertical output signal using an EI transformer.

위와 같은 목적을 달성하기 위한 본 발명은, 수평 출력 회로의 출력 듀티 펄스의 폭을 조절하므로써, 수평 신호의 출력 위치를 조절하기 위한 보정 위치 조절부와, 상기 보정 위치 조절부에 의해 출력위치가 조절된 수평 신호의 전압을 가변 증폭시키므로써, 수평 신호의 출력 크기를 조절하기 위한 보정 크기 조절부와 , 상기 보정 위치 조절부 및 보정 크기 조절부에 의해 출력위치 및 출력 크기가 조절된 수평 출력 신호를 1 차측 코일에 인가받고 , 2 차측 코일의 일단에 수직 출력신호를 인가받아, 상기 수평 출력 신호 및 수직 출력 신호를 중첩하여 , 2 차측 코일과 연결된 수직 편향 코일에 전달하는 모듈레이션(Modulation)회로부를 포함하여 구성됨을 특징으로 한다.According to an aspect of the present invention, there is provided an image processing apparatus including a correction position adjuster for adjusting an output position of a horizontal signal by adjusting a width of an output duty pulse of a horizontal output circuit, And a horizontal magnitude adjusting unit for adjusting the output magnitude and the magnitude of the horizontal magnitude of the output signal by the correction magnitude adjusting unit and the correction magnitude adjusting unit, And a modulation circuit unit which receives the vertical output signal from one end of the secondary coil and superposes the horizontal output signal and the vertical output signal and transmits the superposed vertical output signal to the vertical deflection coil connected to the secondary coil .

도 1은 일반적인 디스플레이 장치의 블럭구성도,1 is a block diagram of a general display device,

도 2a 내지 도 2b는 비정상적인 디스플레이 화상의 예시도,Figs. 2A and 2B are exemplary views of abnormal display images,

도 3은 본 발명을 적용하는 디스플레이 장치의 부분 블록 구성도,3 is a partial block diagram of a display device to which the present invention is applied,

도 4는 본 발명에 따른 상·하 왜곡된 화상의 보정회로의 블록 구성도,4 is a block diagram of a correction circuit for an image that is distorted in the vertical direction according to the present invention;

도 5는 도 4의 보정위치 조절부의 상세회로도,FIG. 5 is a detailed circuit diagram of the correction position adjusting unit of FIG. 4,

도 6은 도 4의 보정크기 조절부의 상세회로도,FIG. 6 is a detailed circuit diagram of the correction size adjuster of FIG. 4,

도 7은 도 4의 모듈레이션 회로부의 상세회로도,FIG. 7 is a detailed circuit diagram of the modulation circuit section of FIG. 4,

도 8은 도 5의 보정위치 조절부의 가변된 출력신호의 파형도,8 is a waveform diagram of a variable output signal of the correction position adjusting unit of FIG. 5,

도 9는 도 5의 보정위치 조절부의 가변 출력신호에 따라 디스플레이되는FIG. 9 is a diagram illustrating the operation of the correction position adjusting unit shown in FIG.

화상의 변화 예시도,Also,

도 10은 도 6의 보정크기 조절부의 가변된 출력신호의 파형도,10 is a waveform diagram of a variable output signal of the correction size adjuster of FIG. 6,

도 11은 도 6의 보정크기 조절부의 가변 출력신호에 따라 디스플레이되는11 is displayed according to the variable output signal of the correction size adjuster in Fig. 6

화상의 변화 예시도이다.Fig.

도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

1 : 수평 출력 회로 2 : 상·하 왜곡보정회로1: Horizontal output circuit 2: Up-and-down distortion correction circuit

3 , 400 : 수직 출력 회로 4 , 500 : 수직 편향 코일3, 400: Vertical output circuit 4, 500: Vertical deflection coil

10 : 컴퓨터11 : CPU10: computer 11: CPU

12 : 비디오 카드 20 : 모니터12: Video card 20: Monitor

21 : 마이콤22 : 제어버튼부21: microcomputer 22: control button section

23 : 수직/수평 출력회로부24 ; 비디오회로부23: vertical / horizontal output circuit section 24; Video circuitry

25 : 전원회로부100 :보정위치조절부25: Power supply circuit unit 100:

200 : 보정크기조절부 300 : 모듈레이션 회로부200: correction size adjuster 300: modulation circuit

본 발명은 수평 편향단으로부터 제공되는 동기신호(Sync)를 증폭하여 수직 회로에 중첩(Modulation)시키기 위한 것이다.The present invention is for amplifying a synchronization signal Sync provided from a horizontal deflection end and modulating the same to a vertical circuit.

도 3 은 본 발명의 적용에 따른 디스플레이 장치의 편향회로의 블록 구성도이다. 기타 부분의 구성에 대하여는 도 1에 나타나 있으므로, 본 발명이 작용하는 편향단에 대해서 살펴보기로 한다.3 is a block diagram of a deflection circuit of a display device according to an embodiment of the present invention. The configuration of the other portions is shown in Fig. 1, and therefore, a description will be given of a deflection stage in which the present invention operates.

도시된 바와 같이 수평 출력회로(1)의 출력신호를 이용하여 수직 화상의 보정 위치와 보정 크기를 조정하는 상·하 왜곡 보정회로(2)가 상기 보정신호를 수직출력회로(3)의 출력신호에 중첩시켜 수직편향코일(4)에 전달하도록 구성됨을 나타내고 있다.As shown in the figure, an upper / lower distortion correction circuit 2 for adjusting a correction position and a correction size of a vertical image using an output signal of the horizontal output circuit 1 converts the correction signal into an output signal of the vertical output circuit 3 To the vertical deflection coil (4).

도 4는 도 3의 상·하 왜곡 보정회로를 중심으로 본 블록 구성도이다.FIG. 4 is a block diagram showing the upper and lower distortion correction circuits shown in FIG. 3.

도시된 바와 같이 수평 출력회로의 수평신호를 적분하여 펄스폭을 가변시키는 보정위치 조절부(100)와, 보정위치가 조절된 수평신호의 전압의 크기를 조절하는 보정크기조절부(200)와, 상기 보정위치조절부(100) 및 보정크기조절부(200)에 의해 조절된 수평신호를 수직출력회로(400)의 수직출력신호와 중첩시켜 수직 편향 코일(500)에 출력하는 모듈레이션(Modulation)회로부(300)로 구성된다.A correction position adjuster 100 for varying the pulse width by integrating a horizontal signal of the horizontal output circuit as shown in the figure, a correction size adjuster 200 for adjusting the voltage level of the horizontal signal whose correction position is adjusted, A modulation circuit unit for superimposing the horizontal signal adjusted by the correction position adjustment unit 100 and the correction size adjustment unit 200 on the vertical output signal of the vertical output circuit 400 and outputting the vertical signal to the vertical deflection coil 500; (300).

도 5는 도 4에 도시된 보정위치 조절부의 상세회로도이다. 도시된 바와 같이 상기 보정위치 조절부(100)는 수평 펄스의 출력 듀티펄스를 가변저항(VR)과 캐패시터(C0)으로 구성된 R,C 시정수로 결정하여 원하는 출력 듀티 펄스를 출력하는 멀티 바이브레이터(Multi- Vibrator) 로 구성된다.5 is a detailed circuit diagram of the correction position adjusting unit shown in FIG. As shown in the figure, the correction position adjuster 100 determines the output duty pulse of the horizontal pulse as the R / C time constant composed of the variable resistor VR and the capacitor C0 and outputs a desired output duty pulse Multi- Vibrator).

한편 도 6은 도 4에서의 상기 보정크기 조절부(200)를 나타내는 것으로서, 상기 보정위치 조절부(100)의 멀티 바이브레이터(M-V)의 출력신호의 이득을 조절하기위한 버퍼부(210)와, 이득 조절된 입력신호를 증폭시키기 위한 증폭부(220)로 구성된다.FIG. 6 illustrates the correction magnitude adjusting unit 200 shown in FIG. 4, and includes a buffer unit 210 for adjusting a gain of an output signal of a multivibrator MV of the correction position adjusting unit 100, And an amplifying unit 220 for amplifying the gain-adjusted input signal.

상기 버퍼부(210)는 다수의 저항(R1∼R4)과 가변저항(VR2) 및 트랜지스터(Q1∼Q2)로 구성된다.The buffer unit 210 includes a plurality of resistors R1 to R4, a variable resistor VR2, and transistors Q1 to Q2.

저항(R1)은 상기 보정크기조절부(200)의 출력신호를 검출하며 저항(R2,R3)은 분압용 저항으로 사용된다.The resistor R1 detects the output signal of the correction magnitude controller 200 and the resistors R2 and R3 are used as resistors for voltage dividing.

트랜지스터(Q1)의 베이스단에는 상기 검출용 저항(R2)이, 콜렉터단에는 저항(R3)가 연결된다. 상기 트랜지스터(Q1)의 에미터단에는 트랜지스터(Q2)의 에미터단이 연결되며 그 연결점에는 부하저항(R4)이 구성된다. 이 때 상기 트랜지스터(Q2)의 베이스단에는, 콜렉터단으로 흐르는 전류의 값을 조절하기 위한 가변저항(VR2)이 연결된다.The detection resistor R2 is connected to the base end of the transistor Q1 and the resistor R3 is connected to the collector end. The emitter terminal of the transistor Q1 is connected to the emitter terminal of the transistor Q1 and the load resistor R4 is connected to the emitter terminal of the transistor Q2. At this time, a variable resistor (VR2) is connected to the base end of the transistor (Q2) for adjusting the value of the current flowing to the collector terminal.

이득 조절된 입력신호를 증폭시키기 위한 증폭부(220)는 다수의 저항(R5∼R13)과, 증폭용 트랜지스터(Q3∼Q5)와, 캐패시터(C3-C6) 및 다이오드(D1∼D4)를 포함하여 구성된다.The amplifying unit 220 for amplifying the gain-controlled input signal includes a plurality of resistors R5 to R13, amplifying transistors Q3 to Q5, capacitors C3 to C6 and diodes D1 to D4 .

트랜지스터(Q3)의 베이스단에는 저항(R5)이, 에미터단에는 저항(R6)이, 콜렉터단에는 다이오드(D1)와 저항(R9)과 다이오드(D2)가 직렬로 연결된다. 트랜지스터(Q4)의 베이스단은 상기 트랜지스터(Q3)의 콜렉터단이 연결된다. 상기 트랜지스터(Q4)의 콜렉터단에는 저항(R7)과 다이오드(D4)가 연결되며, 에미터단에는 캐패시터(C3) 및 저항(R8)이 연결된다.A resistor R5 is connected to the base end of the transistor Q3, a resistor R6 is connected to the emitter end, and a diode D1 and a resistor R9 and a diode D2 are connected in series to the collector end. The base end of the transistor Q4 is connected to the collector end of the transistor Q3. A resistor R7 and a diode D4 are connected to the collector terminal of the transistor Q4 and a capacitor C3 and a resistor R8 are connected to the emitter terminal.

트랜지스터(Q5)의 베이스단에는 상기 트랜지스터(Q3)의 콜렉터단에 연결된 다이오드(D2)와 코일(L1)이 접속된다.A diode D2 connected to the collector terminal of the transistor Q3 and a coil L1 are connected to the base end of the transistor Q5.

상기 트랜지스터(Q5)의 에미터단에는 상기 캐패시터(C3)와 저항(R11)이 연결되며 콜렉터단에는 다이오드(D3) 및 저항(R11,R14)이 연결된다.The capacitor C3 and the resistor R11 are connected to the emitter terminal of the transistor Q5 and the diode D3 and the resistors R11 and R14 are connected to the collector terminal.

상기 트랜지스터(Q4)의 콜렉터단에 연결된 다이오드(D4)에는 저항(R12)와 캐패시터(C5∼C6) 및 저항(R13)이 연결된다.A resistor R12, capacitors C5 to C6, and a resistor R13 are connected to a diode D4 connected to a collector terminal of the transistor Q4.

도 7은 도 4의 모듈레이션 회로부(300)의 상세 회로도로서, 모듈레이션회로부(300)는 E-I 트랜스(T1) 및 캐패시터(C7)와 저항(R15)으로 구성된다.FIG. 7 is a detailed circuit diagram of the modulation circuit unit 300 of FIG. 4. The modulation circuit unit 300 includes an E-I transformer T1 and a capacitor C7 and a resistor R15.

상기 E-I 트랜스(T1)의 c' 단에는 상기 보정크기조절부(200)의 증폭부(220)가 연결되고, d' 단은 접지된다. a' 단에는 수직 출력회로가, b' 단에는 수직 편향 요크(V_DY)가 연결된다.The amplification unit 220 of the correction magnitude control unit 200 is connected to the c'-end of the E-I transformer T1, and the d'-end thereof is grounded. a vertical output circuit is connected to the a 'terminal, and a vertical deflection yoke (V_DY) is connected to the terminal b'.

위와 같은 구성을 가진 본 발명은 다음과 같이 동작된다.The present invention having the above configuration operates as follows.

보정 위치 조절부(100)의 멀티바이브레이터(M-V)에 인가되는 수평 출력펄스는 가변저항(VR)과 캐패시터(C0)의 시정수에 따라 그 적분량이 조절된다.The horizontal output pulse applied to the multivibrator M-V of the correction position adjustment unit 100 is adjusted in accordance with the time constant of the variable resistor VR and the time constant of the capacitor C0.

상기 멀티-바이브레이터(M-V)의 출력신호는 저항(R1,R2)에 의해 분압되고, 저항(R2)을 거쳐 에미터 팔로우(Follow) 트랜지스터(Q1)의 베이스단에 인가된다.The output signal of the multi-vibrator M-V is divided by the resistors R1 and R2 and applied to the base end of the emitter follow transistor Q1 through the resistor R2.

트랜지스터(Q1)의 에미터단에 연결된 저항(R4)는 트랜지스터(Q2)의 콜렉터단에 출력되는 전류의 최대치를 제어하기 위한 부하저항으로 사용된다.The resistor R4 connected to the emitter terminal of the transistor Q1 is used as a load resistor for controlling the maximum value of the current output to the collector terminal of the transistor Q2.

이 때 상기 트랜지스터(Q2)의 베이스단에 연결된 가변저항(VR2)에 조절치에 따라 콜렉터단에 출력되는 전류값이 조절된다.At this time, the value of the current output to the collector of the variable resistor (VR2) connected to the base end of the transistor (Q2) is adjusted according to the adjustment value.

트랜지스터(Q2)의 콜렉터단의 출력신호는 트랜지스터(Q3)의 베이스단에 인가되고, 트랜지스터(Q4)의 콜렉터단의 출력신호는 피드백되어 상기 트랜지스터(Q3)의 에미터단에 전달된다.An output signal of the collector terminal of the transistor Q2 is applied to the base end of the transistor Q3 and an output signal of the collector terminal of the transistor Q4 is fed back to the emitter terminal of the transistor Q3.

이 때 상기 트랜지스터(Q4)의 에미터단에 연결된 트랜지스터(Q5)는 상기 트랜지스터(Q4)의 에미터전압을 안정화 시키기 위한 것이다.The transistor Q5 connected to the emitter terminal of the transistor Q4 stabilizes the emitter voltage of the transistor Q4.

상기 트랜지스터(Q5)의 콜렉터단의 출력신호는 피크코일(L1)에 의해 노이즈가 제거되어 다이오드(D2,D1) 및 저항(R9)를 거쳐 상기 트랜지스터(Q3)의 콜렉터단의 출력전압을 안정화시키는 동작을 한다.The output signal of the collector terminal of the transistor Q5 is noise canceled by the peak coil L1 to stabilize the output voltage of the collector terminal of the transistor Q3 via the diodes D2 and D1 and the resistor R9 It works.

상기 트랜지스터(Q4)의 출력은 다이오드(D4)를 거쳐 커플링 캐패시터(C5)를 지나 캐패시터(C6)와 연계하여 역 파라볼라 파형을 형성하게 되고, 이 신호는 모듈레이션 트랜스에 전달되게 된다.The output of the transistor Q4 passes through a coupling capacitor C5 via a diode D4 to form an inverse parabolic waveform in conjunction with the capacitor C6 and this signal is transmitted to the modulation transformer.

보정크기 조절된 신호는 수직출력회로(400)로부터 인가되는 수직 출력 신호와 E-I 트랜스(T1)에서 중첩되어 수직 편향 요크(V_DY)로 출력된다.The correction-scaled signal is superimposed on the vertical output signal applied from the vertical output circuit 400 and outputted to the vertical deflection yoke V_DY in the E-I transformer T1.

이상과 같은 신호의 흐름에 따라 각 회로부에서의 동작중 보정 위치 조절부(100)의 동작에 따른 파형의 변화는 도 8에서와 같이 나타난다.The waveform changes according to the operation of the correction position adjusting unit 100 during the operation of each circuit according to the flow of the signal as described above is shown in FIG.

(a)는 수평 주기 펄스 신호를 나타내고, (b)는 상기 가변저항(VR)과 캐패시터(C0)의 시정수의 크기에 따라 적분되는 바람직한 형태의 신호이다. (c)에 나타난 신호는 RC 시정수의 변화에 따라 적분량이 변화된 제 1 변화파형이며, (d)는 RC 시정수의 변화에 따라 적분량이 변화된 제 2 변화파형이다.(a) shows a horizontal period pulse signal, and (b) is a signal of a preferable type integrated according to the magnitude of the time constant of the variable resistor VR and the capacitor C0. (c) is a first change waveform in which the integration amount is changed according to the change of the RC time constant, and (d) is a second change waveform in which the integration amount is changed in accordance with the change of the RC time constant.

이러한 파형의 변화는 수평의 주기를 이동시켜 수직출력신호와 중첩되면 도 9의 (b ), (c ) 및 (d )에서와 같이 화면에 디스플레이되는 화상의 위치가 이동되는 현상으로 나타난다.Such a change in the waveform becomes a phenomenon in which the position of the image displayed on the screen is shifted as shown in FIGS. 9 (b), (c) and (d) when the horizontal period is shifted and overlapped with the vertical output signal.

다시말해서, 수평 주기 펄스를 이동시킬 때, (b)를 기본적인 적분파형으로 볼 때, (c)와 같이 펄스의 하이 상태(High State)가 한 주기의 전반부에 위치하면 디스플레이되는 화상의 좌측 상·하부가 중심쪽으로 왜곡되며, (d)에 나타난 바와 같이 주기의 후반부에 하이상태(High State)가 위치하면 화상의 우측 상·하부가 왜곡되어 나타나게 된다.In other words, when moving the horizontal period pulse, when (b) is regarded as a basic integral waveform, when the high state of the pulse is positioned in the first half of one period as shown in (c) The lower portion is distorted toward the center, and when the high state is positioned in the latter half of the period as shown in (d), the upper right and lower portions of the image are distorted.

한편, 상기 트랜지스터(Q3,Q4,Q5)의 증폭률에 따라 수평 출력 신호의 파형은 도 10에 나타난 바와 같이 변화된다. (e)는 수평 주기 펄스의 파형, (f)는 상기 보정위치 조절부(100)의 바람직한 출력 파형이다. (g)는 상기 증폭부(220)의 증폭률의 변화에 따른 제 1 변화파형이고, (h)는 상기 증폭부(220)의 증폭률의 변화에 따른 제 2 변화파형이다. 이러한 파형의 변화는 수직출력신호와 중첩되어 도 11에 도시된 바와 같이 디스플레이되는 상태가 (f), (g) 및 (h)에서와 같이 나타난다.On the other hand, the waveform of the horizontal output signal changes according to the amplification ratios of the transistors Q3, Q4, and Q5, as shown in FIG. (e) is a waveform of a horizontal period pulse, and (f) is a preferable output waveform of the correction position adjuster 100. [ (g) is a first variation waveform according to a change in amplification factor of the amplification unit 220, and (h) is a second variation waveform according to a variation in an amplification factor of the amplification unit 220. These waveform changes appear as shown in (f), (g), and (h) in the state in which they are superimposed on the vertical output signal and are displayed as shown in FIG.

다시말하면, 피크 투 피크 전압(Peak To Peak)이 증폭률에 따라 다르게 나타나는데, Vgp-p' Vfp-p' Vhp-p' 와 같을 때, 디스플레이되는 화상은 도 11에서와 같이 g f h 의 순으로 화면의 중앙에 가깝게 나타나게 된다.In other words, when the peak-to-peak voltage is different from Vgp-p 'Vfp-p' Vhp-p ', the displayed image is displayed in the order of gfh It will appear close to the center.

이상에서 설명한 바와 같이 본 발명은 수평 출력 신호의 적분량을 멀티 바이브레이터를 이용하여 가변시켜 보정 위치를 조절하고, 위치 보정된 신호의 전압을 가변 증폭시켜 보정 크기를 조절한 다음, 그 보정된 수평 출력 신호를 E-I 트랜스를 이용하여 수직 출력신호와 중첩하여 수직 편향 코일에 인가하므로써 상·하 왜곡된 화상을 보정할 수 있는 효과를 가진다.As described above, according to the present invention, the correction amount is adjusted by varying the integration amount of the horizontal output signal using a multivibrator, the voltage of the position-corrected signal is variably amplified to adjust the correction size, The signal is superimposed on the vertical output signal using the EI transformer and applied to the vertical deflection coil, so that the distorted image can be corrected.

Claims (4)

수평 출력 회로의 출력 듀티 펄스의 폭을 조절하므로써, 수평 신호의 출력 위치를 조절하기 위한 보정 위치 조절부와,A correction position adjuster for adjusting an output position of the horizontal signal by adjusting a width of an output duty pulse of the horizontal output circuit, 상기 보정 위치 조절부에 의해 출력위치가 조절된 수평 신호의 전압을 가변 증폭시키므로써, 수평 신호의 출력 크기를 조절하기 위한 보정 크기 조절부와,A correction size adjuster for adjusting the output amplitude of the horizontal signal by variably amplifying the voltage of the horizontal signal whose output position is adjusted by the correction position adjuster, 상기 보정 위치 조절부 및 보정 크기 조절부에 의해 출력 위치 및 출력 크기가 조절된 수평 출력 신호를 1 차측 코일에 인가받고 , 2 차측 코일의 일단에 수직 출력신호를 인가받아, 상기 수평 출력 신호 및 수직 출력 신호를 중첩하여 , 2 차측 코일에 연결된 수직 편향 코일에 전달하는 모듈레이션(Modulation) 회로부를 포함하는 상·하 왜곡 화상 보정 회로.A horizontal output signal having an output position and an output size adjusted by the correction position adjusting unit and the correction size adjusting unit is applied to the primary coil and a vertical output signal is applied to one end of the secondary coil, And a modulation circuit section for superimposing the output signals and transmitting them to vertical deflection coils connected to the secondary coil. 제 1 항에 있어서,The method according to claim 1, 상기 보정 위치 조절부는 수평 주기 펄스의 적분량을 가변시키기 위해 가변저항(VR)과 캐패시터(C0)의 시정수를 이용하는 멀티바이브레이터로 구성됨을 특징으로 하는 상·하 왜곡 화상 보상회로.Wherein the correction position adjustment unit comprises a multivibrator using a time constant of the variable resistor (VR) and the capacitor (C0) to vary the integration amount of the horizontal period pulse. 제 1 항에 있어서,The method according to claim 1, 상기 보정 크기 조절부는 상기 보정 위치 조절부의 출력 이득을 조절하기 위한 버퍼수단과,Wherein the correction size adjuster includes buffer means for adjusting an output gain of the correction position adjuster, 이득 조절된 입력신호를 증폭시키기 위한 증폭수단을 포함하여 구성됨을 특징으로 하는 상·하 왜곡 화상 보정회로.And an amplifying means for amplifying the gain-adjusted input signal. 제 1 항에 있어서,The method according to claim 1, 상기 모듈레이션(Modulation)회로부는 수평 출력 신호를 1 차측 코일에 인가받고 , 2 차측 코일의 일단에 수직 출력신호를 인가받아, 상기 수평 출력 신호 및 수직 출력 신호를 중첩하여 , 2 차측 코일의 타단에 연결된 수직 편향 코일에 전달하는 E-I 트랜스로 구성됨을 특징으로 하는 상·하 왜곡 화상 보정회로.The modulation circuit unit receives the horizontal output signal from the primary coil, receives the vertical output signal from one end of the secondary coil, superimposes the horizontal output signal and the vertical output signal, and is connected to the other end of the secondary coil And an EI transformer for transmitting the vertical distortion to the vertical deflection coil.
KR1019960033586A 1996-08-13 1996-08-13 A display device having a vertical distortion correction circuit KR19980014559A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960033586A KR19980014559A (en) 1996-08-13 1996-08-13 A display device having a vertical distortion correction circuit
US08/910,323 US6002380A (en) 1996-08-13 1997-08-13 Circuit for compensating for vertical distortion of image by modes in display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960033586A KR19980014559A (en) 1996-08-13 1996-08-13 A display device having a vertical distortion correction circuit

Publications (1)

Publication Number Publication Date
KR19980014559A true KR19980014559A (en) 1998-05-25

Family

ID=66250954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033586A KR19980014559A (en) 1996-08-13 1996-08-13 A display device having a vertical distortion correction circuit

Country Status (1)

Country Link
KR (1) KR19980014559A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671203B1 (en) * 2005-03-08 2007-01-19 삼성전자주식회사 Cathode-Ray Tube Display Apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671203B1 (en) * 2005-03-08 2007-01-19 삼성전자주식회사 Cathode-Ray Tube Display Apparatus

Similar Documents

Publication Publication Date Title
US6002380A (en) Circuit for compensating for vertical distortion of image by modes in display
KR100288580B1 (en) Display mode representing method using osd
KR19980014559A (en) A display device having a vertical distortion correction circuit
KR100242841B1 (en) Circuit for correcting north-south distortion of display apparatus
JP3128651B2 (en) Deflection control circuit
KR100206068B1 (en) Circuit for correcting north-south distortion image
KR100242839B1 (en) Circuit for controlling screen of monitor
KR200153217Y1 (en) Broadband horizontal size control circuit of display apparatus
GB2278985A (en) Deflection apparatus for raster scanned CRT displays
JP2986438B2 (en) Duty change circuit
JP3858435B2 (en) Horizontal deflection circuit
KR100218011B1 (en) Generating circuit of horizontal retrace time adjusting pulse in a display device
JP3832090B2 (en) Horizontal deflection circuit
KR100217994B1 (en) Circuit for correcting top and bottom distortion
KR100190534B1 (en) Horizontal deflection output circuit
JP3672771B2 (en) Deflection device
KR100217991B1 (en) Circuit for correcting top and bottom distortion
KR100260826B1 (en) Horizontal position control circuit of display device
KR100217992B1 (en) Circuit for correcting top and bottom distortion
KR19980085008A (en) Horizontal Deflection Drive Circuit Using Multiple FETs
KR200330773Y1 (en) CRT display apparatus
GB2325601A (en) Horizontal width regulation circuit for a CRT display
KR200183045Y1 (en) High voltage control circuit using micom
KR100437811B1 (en) Apparatus for supplying power of monitor
KR19980085005A (en) How to automatically adjust the phase size of a multi-synchronous monitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Submission of document of abandonment before or after decision of registration