KR100215439B1 - 고속의 데이타 구문분석 제어회로 - Google Patents

고속의 데이타 구문분석 제어회로 Download PDF

Info

Publication number
KR100215439B1
KR100215439B1 KR1019960003017A KR19960003017A KR100215439B1 KR 100215439 B1 KR100215439 B1 KR 100215439B1 KR 1019960003017 A KR1019960003017 A KR 1019960003017A KR 19960003017 A KR19960003017 A KR 19960003017A KR 100215439 B1 KR100215439 B1 KR 100215439B1
Authority
KR
South Korea
Prior art keywords
bit
control command
unit
data
address
Prior art date
Application number
KR1019960003017A
Other languages
English (en)
Other versions
KR970064266A (ko
Inventor
정홍규
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960003017A priority Critical patent/KR100215439B1/ko
Priority to JP2412897A priority patent/JP3113830B2/ja
Priority to DE69739213T priority patent/DE69739213D1/de
Priority to ES97300776T priority patent/ES2321244T3/es
Priority to EP19970300776 priority patent/EP0789495B1/en
Priority to CN97101289A priority patent/CN1129324C/zh
Priority to US08/795,244 priority patent/US5812074A/en
Publication of KR970064266A publication Critical patent/KR970064266A/ko
Application granted granted Critical
Publication of KR100215439B1 publication Critical patent/KR100215439B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Abstract

본 발명은 MPEG-2에서 제시한 HDTV의 표준규격인 MP@HL 사양에 맞추어 고속으로 입력되는 비트스트림 데이타를 구문분석할 수 있는 고속의 데이타 구문분석 제어회로에 관한 것이다. 본 발명의 제어회로는 입력되는 비트스트림 데이타에 대한 비디오디코더의 표준규격상에 명시된 비트열의 구문분석에 대한 제어명령들을 테이블로 정의하고, 현재 구문에 부합하는 제어명령을 발생하는 제어명령발생부와, 입력되는 N-비트데이타와 제어명령 내에 포함되어 있는 해당 내용을 서로 비교하여 구문분석에 필요한 조건신호를 출력하는 비교부와, 입력되는 N-비트데이타에 대한 가변장부호의 값과 길이 및 N-비트데이타를 선택적으로 출력하는 가변장부호테이블부와, 현재구문분석결과를 다음 구문분석에 이용할 수 있도록 저장하는 이전분석데이타저장부와, 구문상에 루프가 있을 때를 위하여 일정비트씩 카운트하는 카운터부, 및 유효한 비트길이를 결정하여 출력하는 유효비트길이출력부로 구성된다.

Description

고속의 데이타 구문분석 제어회로
제 1 도는 일반적인 데이타 구문분석회로를 나타낸 구성도,
제 2 도는 본 발명의 바람직한 실시예에 따른 고속의 데이타 구문분석 제어회로를 나타내는 구성도.
도면의 주요부분에 대한 부호의 설명
20 : 제어명령발생부 30 : 비교부
40 : 가변장부호테이블부 50 : 이전분석데이타저장부
60 : 카운터부 70 : 유효비트길이출력부
본 발명은 MPEG-2에서 제시한 HDTV 규격(standard)에 부합하는 비디오디코더에 관한 것으로서, 특히 입력되는 부호화된 비트스트림의 구문(syntax)을 분석(parsing)하여 복호화를 위한 유효비트길이를 결정할 수 있는 고속의 데이타 구문분석 제어회로에 관한 것이다.
동영상 압축기법의 표준안인 MPEG(moving picture experts group)-2에서는 고화질, 고해상도 TV인 EDTV, HDTV등도 수용하고 있다. 특히, 현재 HDTV의 표준규격으로 MPEG-2에서는 MP@HL을 제시하고 있으며, MP@HL의 사양에 맞는 비디오 디코더가 개발중이다. 여기서, MP@HL은 메인프로필(main profile)과 하이 레 벨(high level)로, MPEG-2에서 기능과 해상도에 따라 다섯개의 프로필(Profile)과 네개의 레벨(Level)로 정의된 총 20개 규격들중의 하나이다. 한편, 비디오 디코더내에는 해당 규격에 명시된 비트열의 구문에 부합하여 디코딩이 이루어질 수 있도록 데이타 구문분석(syntax parsing)회로가 필수적으로 포함된다. 이 데이타 구문분석회로는 비트열 데이타를 입력받아 MPEG-2의 MP@HL규격에서 명시한 비트열의 구문에 맞게 비트열의 유효한 길이를 결정한다.
일반적으로, 데이타 구문분석회로는 많은 집적회로를 연결한 논리설계 (hard-wired logic)를 통해 그 기능을 실행하는 FSM(Finite State machine)방식과, 제어코드를 갖는 롬과 이를 제어하는 마이크로컨트롤러를 이용하여 제어회로를 구성하는 형태로 크게 구분할 수 있다. 이때, FSM방식은 최적(optimum)의 설계를 통해 구문분석 속력을 높일 수 있지만 추가 내지 변경등의 디버깅(debugging)에 어려움이 있다. 반면에, 마이크로컨트롤 방식은 소프트웨어적 개념이 첨가된 것으로 구문 분석에 필요한 최소한의 기능만을 내장한 마이크로컨트롤러를 통하여 마이크로 코드(macro code)로 구성된 일련의 구문 분석 시 컨스(syntax parsing sequence [instruction, program])를 1클럭에 하나씩 순차적으로 마이크로 롬에서 읽어서 수행한다. 이는 FSM방식보다 구현이 용이하며, 디버깅이 쉽고, 부가기능의 추가가 비교적 용이하다.
제 1 도는 일반적인 데이타 구문분석회로를 나타낸 구성도로서, 구문분석기(11)와, 레지스터(12), 및 비교기(13)로 크게 구성된다. 여기서, 구문분석기(11)는 FSM방식 내지 마이크로컨트롤방식중 하나를 채택하여 구현한다.
제 1 도에서, 구문분석기(11)는 클럭당 N-비트만큼의 비트스트림 데이탸를 입력받는다. 아울러, 외부로부터 홀드신호(hold)를 입력받으며, 구문분석기(11)는 홀드신호(hold)에 의해 구문 분석 동작을 홀딩시킨다. 여기서, 비트스트림 데이타의 규격은 MPEG-2에서 제시한 HDTV의 표준규격에 따른다. 구문분석기(11)는 입력된 N-비트단위의 비트스트림 데이타를 해당 구문분석방식에 따라 분석하여 현재 구문에 부합하는 유효한 비트 길이를 결정한다. 즉, N-비트의 비트스트림 데이타의 최상위 M-비트만큼의 데이타가 현재의 구문에 부합하다고 분석되면, 구문분석기(11)는 N-비트데이타중 최상위 M-비트가 유효한 비트임을 나타내는 신호를 출력한다. 그리고, 현재의 분석결과가 다음 구문에 영향을 미치는 파라메타를 레지스터(12)에 저장하고, 필요에 따라 레지스터(12)에 저장된 파라메타를 읽어와 구문 분석에 이용한다. 비교기(13)는 구문분석시 비교기능이 필요한 경우에 사용되며, 구문분석기(11)와 레지스터(12)로부터 인가되는 파라메타와 해당 표준규격상 정의한 구문에 근거하여 기설정한 비교값들과 비교하고 그 비교결과를 구문분석기(11)와 레지스터(12)로 입력하여 필요에 따라 구문분석에 이용한다.
하지만, 위와 같은 종래의 구문분석제어회로가 MPEG-2에서 제시한 HDTV의 규격인 MP@HL에 맞도록 동작하려면, 빠른 동작주파수가 요구된디.
따라서, 본 발명의 목적은 MPEG-2에서 제시한 HDTV의 표준규격인 MP@HL 사양에 맞추어 고속으로 부호화된 비트스트림에 대하여 구문분석을 할 수 있는 고속의 데이타 구문분석 제어회로를 제공함에 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 고속의 데이타 구문분석 제어회로는 비디오 디코더에서, 입력되는 비트스트림 데이타의 구문(syntax)을 분석하여 유효한 비트길이를 결정하기 위한 데이타 구문분석 제어회로에 있어서, 해당 규격에 명시된 비트스트림 데이타의 구문분석을 위한 제어명령들을 테이블로 정의하고, 입력되는 비트스트림 데이타의 현재 구문에 부합하는 제어명령을 발생하는 제어명령발생부와, 입력되는 비트스트림 데이타와 상기 제어명령발생부에서 발생된 제어명령에 포함된 내용을 서로 비교하고, 그 비교신호와 이전분석데이타저장부와 카운터부에서 출력되는 이전분석데이타와 카운트값을 조합하여 구문분석에 필요한 조건신호를 출력하는 비교부와, 다수의 가변장부호테이블에 대한 가변장부호의 값과 길이를 테이블로 정의하고, 유효비트길이출력부에 의해 선택된 가변장부호테이블에 대한 가변장부호의 값과 길이테이블에서 입력되는 비트스트림 데이타에 대한 가변장부호의 값과 길이를 선택하며, 선택된 값과 입력되는 비트 스트림 데이타를 상기 제어명령에 따라 선택적으로 이전분석데이타저장부로 출력하고, 선택된 길이는 유효비트길이출력부로 출력하는 가변장부호테이블부와, 상기 가변장부호테이블부로부터 인가되는 가변장부호의 값 내지 비트 스트림 데이타를 저장하고, 필요에 따라 다음 동작클럭에서의 구분분석에 이용되도록 상기 비교부에 이전분석데이타로 출력하는 이전분석데이타저장부와, 구문상의 루프(loop)수행을 위하여 일정비트씩 카운트하여 상기 비교부로 출력하는 카운터부, 및 상기 가변장부호테이블부로 가변장부호테이블 선택을 위한 테이블아이디를 출력하고, 상기 가변장부호테이블부로부터 인가되는 가변장부호의 길이와 상기 제어명령에 포함된 시프트할 값 및 상기 이전분석데이타저장부에 저장된 이전분석데이타로부터 유효한 비트길이를 결정하여 출력하는 유효비트길이결정부를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
제 2 도는 본 발명에 따른 고속의 데이타 구문분석 제어회로를 나타내는 구성도이다. 도시된 바와 같이, 본 발명의 회로는 표준규격상에 명시된 비트열의 구문분석에 대한 제어명령들을 테이블로 정의하고, 현재 수신되는 비트열의 구문에 부합하는 제어명령을 발생하는 제어명령발생부(20)를 구비하고 있다. 제어명령발생부(20)는 제어명령들을 저장하고 있는 롬테이블(21)과, 롬테이블(21)상의 현재 어드레스를 '1' 증가시키는 가산기(22)와, 가산기(22)에 의해 '1' 증가된 롬테이블(21)의 증가어드레스와 현재 제어명령내에 포함되어 있는 점프(jump)어드레스 및 서브루틴 수행에 필요한 어드레스를 선택적으로 출력하는 디코더(23)와, 디코더(23)에서 선택된 어드레스를 다음 동작클럭에 대한 제어명령의 어드레스가 되도록 래칭하는 래치(PC)(24), 및 서브루틴호출(subroutine call)을 위한 서브루틴처리기(25)로 이루어진다. 제어명령발생부(20)에는 도면에 도시하지 않은 비디오디코더내의 배럴시프터기로부터 입력되는 N-비트데이타와 제어명령발생부(20)에서 발생되는 제어명령내에 포함된 내용들을 서로 비교하여 제어명령발생부(20)의 어드레스선택을 위한 조건신호를 출력하는 비교부(30)가 연결된다. 비교부(30)는 다수의 비교기(31∼37)와, 비교기들(31∼37)의 비교결과를 조합하여 조건신호를 출력하는 조건체크로직기(38)로 이루어진다. 본 발명의 회로는또한, 입력되는 N-비트데이타에 대한 가변장 부호의 값과 길이 및 N-비트데이타를 선택적으로 출력하는 가변장부호테이블부(40)를 구비하고 있다.
가변장부호테이블부(40)에는 현재의 분석결과중 다음 구문분석에 필요한 파라메타를 저장하여 다음 구문분석에 이용할 수 있도록 하는 이전분석데이타저장부(50)가 연결된다. 이전분석데이타저장부(50)는 가변장부호테이블부(40)로부터 인가되는 이전 동작클럭에서 구문분석된 파라메타들중 필요한 파라메타를 저장하는 저장부(51)와, 이전 파라메타에 의한 조합에 의하여 조건판단신호를 생성하는 제 1조건판단신호생성부(52), 및 저장된 이전 구문분석데이타에 의한 조함에 의하여 조건체크로직기(38)의 조건판단에 필요한신호를 생성하여 출력하는 제 2조건판단신호생성부(53)로 이루어진다. 이전분석데이타저장부(50)에는 구문상에 루프(loop)가 있을 때를 위하여 일정비트씩을 카운트하는 카운터부(60)가 연결된다. 이전분석데이타저장부(50)와 가변장부호테이블부(40) 사이에는 유효한 비트길이를 결정하여 출력하는 유효비트길이 출력부(70)가 연결된다. 유효비트길이출력부(70)는 테이블아이디결정기(71), 자리 이동결정기(72), 가변장복호결정기(73), 및 바이트정렬기(74)를 포함하도록 구성된다.
이와 같이 구성된 본 발명에 따른 고속의 데이타 구문분석 제어회로에 대한 동작을 구체적으로 설명한다.
제 2 도에서, 제어명령발생부(20)는 HDTV의 표준규격에서 정의하는 비트열의 구문을 분석하기 위한 제어명령들을 롬테이블(21)상에 저장한다. 여기서, 제어명령은 44비트로 구성되며, 제어명령내의 44비트는 A부터 D까지 4개의 그룹으로 구분된다. 즉, 44비트의 제어명령중 최상위 2비트의 A그룹은 롬테이블(21)의 어드레스를 '1' 증가시킬 것인지 혹은 점프(jump)할 것인지를 지정한다. 44비트의 제어명령중 최상위 2비트의 A그룹에 연이은 8비트의 B그룹은 A그룹에 의해 점프로 지정된 경우 점프할 어드레스를 지정하며, 최대 256(28)개의 프로그램 라인수를 갖는다. 그 다음 10비트의 C그룹은 시프트제어 및 시프트할 값을 지정하며, 나머지 24비트의 D그룹은 비교 및 저장기능에 대해 제어한다. 이에 대한 보다 상세한 내용을 하기 표들을 통해 정리한다.
우선, 제어명령발생부(20)의 디코더(23)는 선택기(231)와 멀티플렉서(MUX1)(232)로 이루어지며, 선택기(231)는 롬테이블(21)로부터 인가되는 2비트의 A그룹 명령 [A(1,0)]과 비교부(30)로부터 인가되는 조건신호(CONDITION)에 따라 [표 1]과 같이 다음 구문분석을 위한 롬테이블(21)의 어드레스를 결정한다.
[표 1]
H

Claims (13)

  1. 비디오 디코더에서, 입력되는 비트스트림 데이타의 구문(syntax)을 분석하여 유효한 비트길이를 결정하기 위한 데이타 구문분석 제어회로에 있어서, 해당 규격에 명시된 비트스트림 데이타의 구문분석을 위한 제어명령들을 테이블로 정의하고, 입력되는 비트스트림 데이타의 현재 구문에 부합하는 제어명령을 발생하는 제어명령발생부; 입력되는 비트스트림 데이타와 상기 제어명령발생부에서 발생된 제어명령에 포함된 내용을 서로 비교하고, 그 비교신호와 이전분석데이타저장부와 카운터부에서 출력되는 이전분석데이타와 카운트값을 조합하여 구문분석에 필요한 조건신호를 출력하는 비교부; 다수의 가변장부호테이블에 대한 가변장부호의 값과 길이를 테이블로 정의하고, 유효비트길이출력부에 의해 선택된 가변장부호테이블에 대한 가면장부호의 값과 길이테이블에서 입력되는 비트스트림 데이타에 대한 가변장부호의 값과 길이를 선택하며, 선택된 값과 입력되는 비트스트림 데이타를 상기 제어명령에 따라 선택적으로 이전분석데이타저장부로 출력하고, 선택된 길이는 유효비트길이출력부로 출력하는 가변장부호테이블부; 상기 가변장부호테이블부로부터 인가되는 가변장부호의 값 내지 비트스트림 데이타를 저장하고, 필요에 따라 다음 동작클럭에서의 구분분석에 이용되도록 상기 비교부에 이전분석데이타로 출력하는 이전분석데이타저장부; 구문상의 루프(loop)수행을 위하여 일정비트씩 카운트하여 상기 비교부로 출력하는 카운터부; 및 상기 가변장부호테이블부로 가변장부호테이블 선택을 위한 테이블아이디를 출력하고, 상기 가변장부호테이블부로부터 인가되는 가변장부호의 길이와 상기 제어명령에 포함된 시프트할 값 및 상기 이전분석데이타저장부에 저장된 이전분석데이타로부터 유효한 비트길이를 결정하여 출력하는 유효비트길이결정부를 포함하는 고속의 데이타 구문분석 제어회로.
  2. 제 1 항에 있어서, 상기 제어명령발생부는 일정비트단위의 제어명령들을 저장하고, 래치로부터 인가되는 어드레스가 지시하는 위치에 저장되어 있는 제어명령을 출력하는 롬테이블; 상기 롬테이블상의 현재 어드레스를 '1' 증가시키는 가산기; 상기 가산기의 증가어드레스와 현재 제어명령에 포함된 점프어드레스 및 서브루틴처리기에서 출력되는 어드레스를 선택적으로 출력하는 디코더; 상기 디코더에서 선택된 어드레스를 래치하고, 인에이블상태에서만 다음동작클럭의 어드레스로 출력하는 래치; 및 상기 롬테이블에 저장된 다음 시작코드 검색을 위한 서브루틴 수행시 그 서브루틴 시작어드레스와 서브루틴 수행후 복귀할 리턴어드레스를 서브루틴 단계에 따라 선택적으로 상기 디코더에 출력하는 서브루틴처리기를 구비함을 특징으로 하는 고속의 데이타 구문분석 제어회로.
  3. 제 2 항에 있어서, 상기 롬테이블에 저장된 일정비트단위의 제어명령은 롬테이블의 어드레스를 '1' 증가시킬 것인지 점프시킬 것인지를 지정하는 A그룹, 점프어드레스를 지정하는 B그룹, 시프트제어 및 시프트할 값을 지정하는 C그룹, 및 비교 및 저장기능제어를 하는 D그룹으로 구성되는 것을 특징으로 하는 고속의 데이타 구문분석 제어회로.
  4. 제 3 항에 있어서, 상기 디코더는 상기 비교부의 조건신호와 상기 A그룹 제어명령에 따라 증가어드레스와 점프어드레스중 하나를 선택하고; 선택된 어드레스와 상기 서브루틴처리기에서 출력되는 어드레스중 하나를 서브루틴 수행단계에 따라 선택하여 출력하는 것을 특징으로 하는 고속의 데이타 구문분석 제어회로.
  5. 제 3 항에 있어서, 상기 비교부는 현재 입력하는 비트스트림데이타내에 EOB코드가 포함되어 있는 지를 판단하기 위하여 설정된 EOB코드의 값을 비트스트림데이타와 비교하는 제 1비교기; 상기 비트스트림데이타내에 임의 구간의 시작을 나타내는 시작코드가 들어있는 지를 판단하기 위하여, 설정된 시작코드의 값을 비트스트림데이타와 비교하는 제 2비교기; 해당 규격의 비트스트림 구문에서 정의된 값들을 갖는 지를 판단하기위하여, 상기 롬테이블로부터 공급되는 D그룹 제어명령들을 비트스트림데이타와 비교하는 제 3비교기; 슬라이스시작코드가 들어있는 지를 점검하기 위하여, 상기 D그룹 제어명령을 비트스트림데이타와 비교하는 제 4비교기; 현재 입력되는 비트스트림의 규격을 판단하기 위하여, 설정된 값을 비트스트림데이타와 비교하는 제 5비교기; ESC코드가 들어있는 지를 점검하기 위하여, 설정된 ESC코드의 값을 비트스트림데이타와 비교하는 제 6비교기; 및 상기 비교기들의 비교신호와 상기 이전분석데이타저장부의 출력 및 카운터부의 출력을 조합하고, 이를 상기 D그룹 제어명령에 따라 조건신호로 상기 디코더 및 유효비트길이출력부로 출력하는 조건체크로직기를 구비함을 특징으로 하는 고속의 구문분석 제어회로.
  6. 제 5 항에 있어서, 상기 제 1비교기는 현재 입력하는 비트스트림데이타에 대응하는 DCT테이블을 표시하는 선택신호를 공급받아 내장된 EOB코드의 값들중의 하나를 선택하고, 선택한 EOB코드의 값을 현재 입력하는 비트스트림데이타의 최상위 일정비트들과 비교하는 것을 특징으로 하는 고속의 구문분석 제어회로.
  7. 제 6 항에 있어서, 상기 이전분석데이타저장부는 다수의 레지스터를 구비하여 상기 가변장부호테이블부로부터 인가되는 비트스트림 데이타 내지 가변장부호의 값을 인에이블상태의 레지스터에 저장하는 저장부; 상기 레지스터의 저장내용을 논리적 연산을 통해 로컬하드웨어값을 구하여, 이를 하나의 로컬하드웨어신호로 하여 상기 비교부로 출력하고, DCT데이블에 따른 EOB코드를 판단하여 상기 비교부로 DCT테이블선택신호를 출력하며, 프레임 오프셋값을 판단하여 상기 카운터부로 출력하는 제 1조건 판단신호생성부; 및 상기 레지스터의 저장내용중 하나를 입력받아 저장내용이 '영(zero)'인지를 체크하여 그에 따른 1-비트 조건판단신호를 상기 비교부로 출력하고, 저장내용이 상기 D그룹 제어명령에 따른 임의번째 비트가 '1'이거나 전부 '영(zero)'인지에 따라 1-비트 조건판단신호를 상기 비교부로 출력하는 제 2 조건판단신호생성부를 구비함을 특징으로 하는 고속의 구문분석제어회로.
  8. 제 7 항에 있어서, 상기 카운터부는 상기 제 1조건판단신호생성부로부터 인가되는 프레임 오프셋값을 2-비트 카운트하여 상기 비교부로 출력함과 동시에 이 카운트값을 상기 D그룹 제어명령에 따라 '-1'씩 가산하는 제 1 카운터; 블럭처리에 있어 n번의 루프 수행을 위하여 n값을 입력받고, 이를 상기 D그룹 제어명령에 따라 '-1'씩 가산하여 3-비트 카운트값으로 상기 비교부로 출력하는 제 2카운터; m(n)번의 루프수행 내지 부호화된 블럭패턴의 1-비트 시프트를 위해 입력되는 부호화된 블럭패턴을 상기 D그룹 제어명령에 따라 1-비트 시프트하여 6-비트 카운트값으로 상기 비교부로 출력하는 제 3카운터; 및 상기 제 1카운터 내지 제 3카운터의 동작을 상기 D그룹 제어명령에 따라 인에이블제어하는 인에이블로직기를 구비함을 특징으로 하는 고속의구문분석 제어회로.
  9. 제 7 항에 있어서, 상기 유효비트길이출력부는 픽춰코딩타입에 따른 매크로블럭타입과 EOB코드에 대한 테이블아이디신호를 테이블로 저장하고, 저장된 테이블아이디신호와 상기 레지스터의 저장내용중 하나를 상기 D그룹 제어명령에 따라 선택하여 상기 가변장부호테이블부의 테이블아이디로 출력하는 테이블아이디결정기; 상기 레지스터의 저장내용중 하나와 상기 C그룹 제어명령에 포함된 시프트할 값중 하나를 상기 비교부의 조건신호와 상기 C그룹 제어명령에 따라 선택하여 출력하는 자리이동결정기; 상기 자리이동결정기에서 선택된 신호와 상기 가변장부흐테이블부로부터 인가되는 가변장부호의 길이를 상기 비교부의 조건신호와 상기 C그룹 제어명령에 따라 선택적으로 출력하는 가변장복호결정기; 및 인에이블상태에서 상기 가변장복호결정기에서 선택된 신호를 상기 D그룹 제어명령에 따라 바이트단위로 정렬하고, 이를 유효한 비트길이를 나타내는 신호로 출력하는 바이트정렬기를 구비함을 특징으로 하는 고속의 구문분석 제어회로.
  10. 제 9 항에 있어서, 상기 A그룹의 제어명령은 2-비트로 표현되며, 상기 롬테이블의 어드레스를 증가어드레스로 할 것인지 점프어드레스로 할 것인지를 지정하고, 점프어드레스 지정시 상기 비교부의 조건신호에 상관없이 무조건 점프할 것인지 조건 점프할 것인지를 지정하고, 조건 점프시 조건을 만족할 때 점프할 것인지 조건을 만족하지 않을 때 점프할 것인지를 지정하는것을 특징으로 하는 고속의 구문분석 제어회로.
  11. 제 10 항에 있어서, 상기 B그룹 제어명령은 8-비트의 점프어드레스인 것을 툭징으로 하는 고속의 구문분석 제어회로.
  12. 제 11 항에 있어서, 상기 C그룹 제어명령은 10-비트로 표현되며, 이중 최상위 2-비트로 상기 가변장부호의 길이, 자신의 제어명령내에 들어 있는 값, 자신의 제어명령에 의해 선택되는 상기 레지스터의 저장내용중 하나를 시프트할 소스로 지정하고, 다음 2-비트로 무조건/조건 시셉트여부를 지정하고, 그 다음 4-비트로 상기 최상위 2-비트가 시프트소스를 레지스터로 선택하는 경우 다수의 레지스터중 선택할 레지스터를 지정하고, 이 4-비트를 포함하는 나머지 5-비트로 상기 최상위 2-비트가 시프트소스를 자신의 제어명령값으로 선택하는 경우 시프트할 값을 지정하는 것을 특징으로 하는 고속의 구문분석 제어회로.
  13. 제 12 항에 있어서, 상기 D그룹 제어명령은 24-비트로 표현되며, 조건, 레지스터 저장, 가변장부호테이블선택, 로컬하드웨어정의, 및 서브루틴에 관련된 내용을 지정하는 것을 특징으로 하는 고속의 구문분석 제어회로.
KR1019960003017A 1996-02-08 1996-02-08 고속의 데이타 구문분석 제어회로 KR100215439B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960003017A KR100215439B1 (ko) 1996-02-08 1996-02-08 고속의 데이타 구문분석 제어회로
JP2412897A JP3113830B2 (ja) 1996-02-08 1997-02-06 高速のデータ構文分析装置
DE69739213T DE69739213D1 (de) 1996-02-08 1997-02-07 Syntaxparser für einen Videodekodierer
ES97300776T ES2321244T3 (es) 1996-02-08 1997-02-07 Analizador sintactico para decodificador de video.
EP19970300776 EP0789495B1 (en) 1996-02-08 1997-02-07 Syntax parsing apparatus for video decoder
CN97101289A CN1129324C (zh) 1996-02-08 1997-02-08 高速数据语法分析装置
US08/795,244 US5812074A (en) 1996-02-08 1997-02-10 High speed data syntax parsing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003017A KR100215439B1 (ko) 1996-02-08 1996-02-08 고속의 데이타 구문분석 제어회로

Publications (2)

Publication Number Publication Date
KR970064266A KR970064266A (ko) 1997-09-12
KR100215439B1 true KR100215439B1 (ko) 1999-08-16

Family

ID=19450922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003017A KR100215439B1 (ko) 1996-02-08 1996-02-08 고속의 데이타 구문분석 제어회로

Country Status (7)

Country Link
US (1) US5812074A (ko)
EP (1) EP0789495B1 (ko)
JP (1) JP3113830B2 (ko)
KR (1) KR100215439B1 (ko)
CN (1) CN1129324C (ko)
DE (1) DE69739213D1 (ko)
ES (1) ES2321244T3 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6230245B1 (en) 1997-02-11 2001-05-08 Micron Technology, Inc. Method and apparatus for generating a variable sequence of memory device command signals
US6081212A (en) * 1997-02-26 2000-06-27 Nec Corporation Decoder using a finite state machine in decoding an abstract syntax notation-message and an encoder for carrying out encoding operation at a high speed
US6175894B1 (en) 1997-03-05 2001-01-16 Micron Technology, Inc. Memory device command buffer apparatus and method and memory devices and computer systems using same
US5963260A (en) * 1997-03-18 1999-10-05 U.S. Philips Electronics North America Corporation Macroblock-level partitioned HDTV video decoder and related method
US5996043A (en) 1997-06-13 1999-11-30 Micron Technology, Inc. Two step memory device command buffer apparatus and method and memory devices and computer systems using same
US6484244B1 (en) 1997-06-17 2002-11-19 Micron Technology, Inc. Method and system for storing and processing multiple memory commands
US6202119B1 (en) * 1997-12-19 2001-03-13 Micron Technology, Inc. Method and system for processing pipelined memory commands
US6175905B1 (en) 1998-07-30 2001-01-16 Micron Technology, Inc. Method and system for bypassing pipelines in a pipelined memory command generator
US6178488B1 (en) 1998-08-27 2001-01-23 Micron Technology, Inc. Method and apparatus for processing pipelined memory commands
US6279044B1 (en) * 1998-09-10 2001-08-21 Advanced Micro Devices, Inc. Network interface for changing byte alignment transferring on a host bus according to master and slave mode memory and I/O mapping requests
US20020114395A1 (en) * 1998-12-08 2002-08-22 Jefferson Eugene Owen System method and apparatus for a motion compensation instruction generator
US6490324B1 (en) 1998-12-08 2002-12-03 Stmicroelectronics, Inc. System, method and apparatus for a variable output video decoder
US6414996B1 (en) 1998-12-08 2002-07-02 Stmicroelectronics, Inc. System, method and apparatus for an instruction driven digital video processor
US7844167B1 (en) 1998-12-08 2010-11-30 Stmicroelectronics, Inc. System and apparatus for digital audio/video decoder splitting signal into component data streams for rendering at least two video signals
US6453424B1 (en) * 1999-03-31 2002-09-17 International Business Machines Corporation System and method for temporally controlling instruction execution
US6611524B2 (en) 1999-06-30 2003-08-26 Cisco Technology, Inc. Programmable data packet parser
JP2003169327A (ja) 2001-11-30 2003-06-13 Matsushita Electric Ind Co Ltd ソフトウェアでのｍｐｅｇ−２ビデオ可変長復号化方法
US8630354B2 (en) * 2006-06-16 2014-01-14 Intel Corporation Hardware accelerated compressed video bitstream escape code handling
KR101305514B1 (ko) * 2007-04-17 2013-09-06 (주)휴맥스 비트스트림 디코딩 장치 및 방법
CN101547368B (zh) * 2009-04-24 2011-03-09 炬力集成电路设计有限公司 一种图像中参考帧的处理装置、方法以及解码器
CN101841715B (zh) * 2010-05-07 2013-04-03 无锡中星微电子有限公司 一种视频解码系统及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173695A (en) * 1990-06-29 1992-12-22 Bell Communications Research, Inc. High-speed flexible variable-length-code decoder
KR950004129B1 (ko) * 1992-05-19 1995-04-25 주식회사금성사 가변장 부호 복호기
US5576765A (en) * 1994-03-17 1996-11-19 International Business Machines, Corporation Video decoder
US5566089A (en) * 1994-10-26 1996-10-15 General Instrument Corporation Of Delaware Syntax parser for a video decompression processor

Also Published As

Publication number Publication date
EP0789495A2 (en) 1997-08-13
CN1172400A (zh) 1998-02-04
ES2321244T3 (es) 2009-06-03
CN1129324C (zh) 2003-11-26
JP3113830B2 (ja) 2000-12-04
EP0789495A3 (en) 1999-10-06
EP0789495B1 (en) 2009-01-14
DE69739213D1 (de) 2009-03-05
KR970064266A (ko) 1997-09-12
JPH09289455A (ja) 1997-11-04
US5812074A (en) 1998-09-22

Similar Documents

Publication Publication Date Title
KR100215439B1 (ko) 고속의 데이타 구문분석 제어회로
US6876317B2 (en) Method of context based adaptive binary arithmetic decoding with two part symbol decoding
US6603413B2 (en) Variable-length decoding apparatus and method
US7079057B2 (en) Context-based adaptive binary arithmetic coding method and apparatus
US5675332A (en) Plural-step chunk-at-a-time decoder for variable-length codes of Huffman type
KR100717055B1 (ko) Ｃａｂａｃ 복호기에서 복수의 이진 값들을 파이프라인방식에 의하여 복호화하는 방법 및 이를 위한 복호화 장치
US7151841B2 (en) Method for adjusting data insertion degree and data insertion circuit
US8306108B2 (en) Adaptive canonical Huffman decoder and method thereof and video decoder
JP2006042336A (ja) 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法
US5587710A (en) Syntax based arithmetic coder and decoder
US20060209965A1 (en) Method and system for fast run-level encoding
US6546053B1 (en) System and method for decoding signal and method of generating lookup table for using in signal decoding process
KR100269869B1 (ko) 데이타율 변환 방법 및 장치
US6597740B2 (en) Variable-length encoding and decoding apparatus
US7345601B2 (en) Variable length coding algorithm for multiple coding modes
US5940016A (en) Syntax parser for a MPEG2 video decoder
JPH0479421A (ja) 可変長符号化装置および可変長復号化装置
KR970049857A (ko) 저전력 고속의 mpeg 비디오 가변 길이 디코더
KR20040001013A (ko) 이진 검색 기법을 이용한 ｊｐｅｇ 허프만 테이블 디코더및 그 방법
JP5201052B2 (ja) 可変長符号の復号高速化装置
KR100203282B1 (ko) 비디오디코더의 비트스트림 구문분석 제어회로
JP2003174365A (ja) 復号化装置及びその方法
JP3482820B2 (ja) データ符号化方法およびデータ符号化装置ならびにデータ復号化方法およびデータ復号化装置
KR19990073711A (ko) 허프만 디코더 및 그 디코딩 방법
JP4466382B2 (ja) 符号語抽出装置とその方法、復号化装置、ならびに画像再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee