KR970049857A - 저전력 고속의 mpeg 비디오 가변 길이 디코더 - Google Patents

저전력 고속의 mpeg 비디오 가변 길이 디코더 Download PDF

Info

Publication number
KR970049857A
KR970049857A KR1019960062003A KR19960062003A KR970049857A KR 970049857 A KR970049857 A KR 970049857A KR 1019960062003 A KR1019960062003 A KR 1019960062003A KR 19960062003 A KR19960062003 A KR 19960062003A KR 970049857 A KR970049857 A KR 970049857A
Authority
KR
South Korea
Prior art keywords
encoded bitstream
decoding
bitstream
parameters
bits
Prior art date
Application number
KR1019960062003A
Other languages
English (en)
Other versions
KR100250023B1 (ko
Inventor
제임스 엔. 매튼스
경 아이. 한
Original Assignee
케이턴 캐쓰린 에이취.
미쯔비시 세미콘덕터 아메리카, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이턴 캐쓰린 에이취., 미쯔비시 세미콘덕터 아메리카, 인크. filed Critical 케이턴 캐쓰린 에이취.
Publication of KR970049857A publication Critical patent/KR970049857A/ko
Application granted granted Critical
Publication of KR100250023B1 publication Critical patent/KR100250023B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/007—Transform coding, e.g. discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Discrete Mathematics (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

가변 길이 디코더(variable length decoder)는 헤더 분석기(header analyzer)에 접속된 비트스트림 공급기(bitstream feeder), 및 비트스트림 공급기에 결합된 블럭 데이타 디코더(block data decoder)를 포함한다.
비트스트림 공급기는 32-비트 비트스트림을 헤더 분석기, 블럭 데이타 디코더 및 제어 회로에 출력하기 위한 배럴 쉬프터(barrel shifter)를 포함한다. 헤더 분석기는 MPEG 헤더 층들의 개시 코드(start code)를 검출하고 인코딩된 비트스트림 내에 포함된 MPEG 층들의 파라미터들을 디코딩한다. 또한, 헤더 분석기는 64개 DCT 계수로 변환되어 있는 8X8 픽셀 데이타의 양자화 계수(quantization factors)를 디코딩한다. 블럭 데이타 디코더는 블럭 디코더에 접속된 매크로블럭 디코더를 포함한다. 매크로블럭 디코더를 포함한다. 매크로 블럭 디코더는 헤더-개시(header_startst)신호를 출력하고 블럭 디코더를 활성화 시킨다. 블럭 디코더는 비트스트림의 선정된 개수의 비트의 이진 패턴에 기초하여 각 6개 블럭 층들 내에 있는 64개 계수를 디코딩하기 위한 코드 테이블을 포함한다. 6개 블럭 층은 384개 클럭 싸이클 내에 디코딩한다. 제어 회로는 비트스트림 공급기, 헤더 분석기 및 블럭 데이타 디코더의 기능을 감시한다.

Description

저전력 고속의 MPEG 비디오 가변 길이 디코더
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 VDL를 도시하는 도면.

Claims (33)

  1. 비디오 화상(video picture)의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치에 있어서, 인코딩된 비트스트림을 공급하기 위한 비트스트림 공급기(bitstream feeder); 상기 인코딩된 비트스트림을 수신하고 상기 파라미터들을 추출하기 위해 상기 인코딩된 비트스트림을 디코딩하는 제1디코더; 및 상기 인코딩된 비트스트림을 수신하고 상기 비디오 데이타를 추출하기 위해 상기 인코딩된 비트스트림을 디코딩하는 제2디코더를 포함하며, 상기 제1 및 제2디코더 중 적어도 하나는 상기 공급기가 상기 인코딩된 비트스트림으로부터 규정된 개수의 비트를 버리도록 유발하도록 상기 비트스트림 공급기에 신호를 보내는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  2. 제1항에 있어서, 상기 비트스트림 공급기와 상기 제1디코더 및 상기 제2디코더의 기능을 제어하고 감시하기 위한 수단을 더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  3. 제1항에 있어서, 상기 신호는 상기 파라미터들 및 비디오 데이타 중 하나를 디코딩하기 위해 상기 비트스트림 내에서 사용된 비트들의 규정된 개수를 나타내는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  4. 제3항에 있어서, 상기 비트스트림 공급기는 제1의 선정된 개수의 비트들을 저장하기 위한 제1레지스터 제2의 선정된 개수의 비트들을 저장하기 위한 제2레지스터; 및 상기 제1 및 제2레지스터에 결합되어, 상기 규정된 개수에 기초하여 상기 제1 및 제2선정된 개수의 비트들의 일부를 포함하는 상기 인코딩된 비트스트림을 출력하는 배럴 쉬프터(barrel shifter)를 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  5. 제4항에 있어서, 상기 비트스트림 공급기는 상기 규정된 개수를 이전 싸이클의 규정된 개수에 더하는가산기; 및 다음 번 싸이클 중에 상기 규정된 개수로서 사용될 가산된 합계를 저장하기 위한 제3레지스터를더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  6. 제4항에 있어서, 상기 비트스트림 공급기는 상기 규정된 개수가 프리셋 값과 같을 때 상기 제1레지스터에 저장된 상기 제1규정된 개수의 비트들 및 상기 제2레지스터에 저장된 상기 제2규정된 개수의 비트들 중 적어도 어느 한쪽을 버리기 위한 수단을 더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  7. 제6항에 있어서, 상기 비트스트림 공급기는 상기 규정된 개수가 프리셋 값과 같을 때 상기 제1 및 제2레지스터에 대해 새로운 비트를 요청하는 신호를 발생하기 위한 수단을 더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  8. 제1항에 있어서, 상기 제1디코더는 상기 인코딩된 비트스트림 내의 개시 코드를 탐색하고, 검출시에는 개시 코드를 출력하기 위한 수단; 상기 개시 코드가 프리셋 시퀀스로 검출되는지를 판정하기 위한 수단; 및 상기 판정 수단에 응답하여, 상기 파라미터들을 추출하기 위해 상기 인코딩된 비트들을 디코딩하기 위한 수단을 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  9. 제8항에 있어서, 상기 제1디코더는 다수의 헤더 분석기들을 포함하고, 상기 각 헤더 분석기는 상기 시퀀스 판정 수단으로부터의 대응하는 신호에 의해 활성화되며, 상기 인코딩된 비트스트림으로부터 디코딩된 파라미터들을 제1버스 상에 출력하고, 상기 제1버스 상의 파라미터 유형을 가리키는 신호를 제2버스 상에 출력하며, 매 클럭 싸이클마다 파라미터를 디코딩하기 위해 상기 인코딩된 비트스트림으로부터 사용된 비트들의 개수를 가리키는 규정된 수를 출력하는 것을 특징으로 하는 비디오 화상이 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  10. 제9항에 있어서, 상기 제1디코더는 상기 인코딩된 비트스트림을 압축하는데 사용되는 양자화 계수(quantization factor)들을 상기 인코딩된 비트스트림으로부터 디코딩하기 위해 양자화기 매트릭스 분석기를 더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  11. 제1항에 있어서, 상기 제2디코더는 상기 인코딩된 비트스트림으로부터 헤더 개시 파라미터를 디코딩하고, 디코딩 중에 사용되는 비트의 개수를 가리키는 상기 규정된 개수를 출력하기 위한 제1수단; 및 상기 인코딩된 비트스트림으로부터 상기 비디오 데이타를 디코딩하기 위한 제2수단을 포함하는 것을 특징으로하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  12. 제11항에 있어서, 상기 제2수단은 매 클럭 싸이클마다 하나의 비디오 계수(video coefficients)를 디코딩하는 것을 특징으로 하는 비디오 화상의 파라미터들 및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  13. 제11항에 있어서, 상기 제2수단은 상기 인코딩된 비트스트림의 이진 패턴을 인식하기 위해 코드 테이블에 기초한 조합 논리 회로를 포함하고, 상기 비디오 데이타의 값에 선행하여 프리셋된 개수의 이진 0을 제3버스 라인 상에 출력하는 실행 길이 디코더(run length decoder); 디코딩된 비디오 계수들(video coefficients)의 개수를 가리키는 카운트 값을 유지하며, 상기 카운트 값이 프리셋 개수에 도달할 때까지 상기 실행 길이 디코더를 인에이블하는 카운터; 및 매 클럭 싸이클마다 하나의 비디오 계수를 디코딩하기 위해 상기 인코딩된 비트스트림으로부터 사용된상기 규정된 개수의 비트들을 판정하기 위한 수단을 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들및 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 장치.
  14. M-비트 비트스트림으로부터 비디오 화상의 파라미터들과 비디오 데이타를 디코딩하는 장치에 M-비트 비트스트림을 제공하기 위해 저장 장치로부터 N-비트(N〉M)인코딩된 비트스트림을 수신하는 비트스트림 공급기에 있어서, 상기 N-비트 비트스트림 중 제1의 선정된 개수의 비트를 저장하기 위한 제1수단; 상기 N-비트 비트스트림 중 제2의 선정된 개수의 비트를 저장하기 위한 제2수단; 및 상기 제1 및 제2수단에 결합되어, 규정된 개수에 기초하여 상기 제1 및 제2의 선정된 개수의 비트들의 일부를 포함하는 상기 M-비트 비트스트림을 출력하는 배럴 쉬프터를 포함하는 것을 특징으로 하는 비트스트림 공급기.
  15. 제14항에 있어서, 상기 규정된 개수를 이전 싸이클에 대한 규정된 계수에 더하기 위한 가산기; 및 다음번 싸이클 중에 상기 규정된 개수로서 사용될 가산된 합계를 저장할 제3레지스터를 더 포함하는 것을 특징으로 하는 비트스트림 공급기.
  16. 제14항에 있어서, 상기 규정된 개수가 프리셋 값과 동일할 때 상기 제1수단에 저장된 상기 제1의 선정된 개수의 비트들과 상기 제2수단에 저장된 상기 제2의 선정된 개수의 비트들 중 적어도 어느 한 쪽을 버리기 위한 수단을 더 포함하는 것을 특징으로 하는 비트스트림 공급기.
  17. 제16항에 있어서, 상기 규정된 개수가 상기 프리셋 갑솨 같을 때 상기 제1 및 제2수단 중 적어도 하나에 대해 새로운 비트를 요청하는 신호를 발생하기 위한 수단을 더 포함하는 것을 특징으로 하는 비트스트림 공급기.
  18. MPEG 표준을 따르는 헤더 층들의 파라미터들을 추출하기 위한 인코딩된 비트스트림을 디코딩하는데 사용되는 가변 길이 디코더를 위한 장치에 있어서, 상기 인코딩된 비트스트림 내의 유효 개시 코드를 탐색하며, 검출시에 개시 코드 신호를 출력하기 위한 수단; 상기 개시 코드가 프리셋 시퀀스로 검출되는지를 판정하며, 검출시에 개시 코드 신호를 출력하기 위한 수단; 상기 파라미터들을 추출하기 위해 상기 인코딩된 비트스트림을 디코딩하기 위한 수단을 포함하는 것을 특징으로 하는 가변 길이 디코더를 위한 장치.
  19. 제18항에 있어서, 상기 디코딩 수단은 다수의 헤더 분석기들을 포함하고, 상기 각 헤더 분석기는 상기 시퀀스 판정 수단으로부터의 대응하는 신호에 의해 활성화되며, 상기 인코딩된 비트스트림으로부터 디코딩된 파라미터들을 제1버스 상에 출력하고 상기 제1버스 상의 파라미터 유형을 가리키는 신호를 제2버스 상에 출력하며, 매 클럭 싸이클마다 파라미터를 디코딩하기 위해 상기 인코딩된 비트스트림으로부터 사용된 비트의 개수를 가리키는 규정된 개수를 출력하는 것을 특징으로 하는 가변 길이 디코더를 위한 장치.
  20. 제19항에 있어서, 상기 디코딩 수단은 상기 인코딩된 비트스트림을 압축하는데 사용되는 양자화 계수를 상기 인코딩된 비트스트림으로부터 디코딩하기 위해 양자화기 매트릭스 분석기를 더 포함하는 것을 특징으로 하는 가변 길이 디코더를 위한 장치.
  21. MPEG 표준을 따르는 매트로블럭과 블럭 층들의 비디오 계수들을 추출하기 위해 인코딩된 비트스트림을 디코딩하는데 사용되는 가변 길이 디코더를 위한 장치에 있어서, 상기 인코딩된 비트스트림으로부터 헤더 개시 파라미터를 디코딩하기 위한 제1디코더; 및 상기 인코딩된 비트스트림으로부터 매 클럭 싸이클마다 하나의 비디오 계수를 디코딩하기 위한 제2디코더를 포함하는 것을 특징으로 하는 가변 길이 디코더를 위한 장치.
  22. 제21항에 있어서, 상기 제2디코더는 상기 인코딩된 비트스트림의 이진 패턴을 인식하기 위해 코드 테이블에 기초한 조합 논리 회로를 포함하고, 상기 비디오 계수 값에 선행하여 프리셋된 개수의 이진 0을 제3버스라인 상에 출력하는 실행 길이 디코더; 및 디코딩된 비디오 계수들의 개수를 나타내는 카운트 값을 유지하며, 상기 카운트 값이 프리셋 개수에 도달할 때까지 상기 실행 길이 디코더를 인에이블하는 카운터를 포함하는 것을 특징으로 하는 가변 길이 디코더를 위한 장치.
  23. 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법에 있어서, (a) 상기 인코딩된 비트스트림을 출력하는 단계; (b) 상기 파라미터들을 추출하기 위해 상기 인코딩된 비트스트림을 디코딩하는 단계; (c) 상기 비디오 데이타를 추출하기 위해 상기 인코딩된 비트스트림을 디코딩하는 단계; 및 (d) 상기 인코딩된 비트스트림으로부터 상기 규정된 개수의 비트들을 버리기 위해 사용되는 규정된 개수를 출력하는 단계를 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법.
  24. 제23항에 있어서, 상기 규정된 개수는 상기 파라미터들과 비디오 데이타 중 하나를 디코딩하기 위해 상기 비트스트림 내에서 사용된 비트의 개수를 나타내는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법.
  25. 제23항에 있어서, 상기 단계 (a)는 제1의 선정된 개수의 비트를 저장하는 단계; 제2의 선정된 개수의 비트를 저장하는 단계; 및 상기 규정된 개수에 기초하여 상기 제1 및 제2선정된 개수의 비트들 중 일부를 포함하는 상기 인코딩된 비트스트림을 출력하는 단계를 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법.
  26. 제25항에 있어서, 상기 단계 (a)는 상기 선정된 개수를 이전 싸이클의 규정된 개수에 더하는 단계; 및 다음 번 싸이클 중에 상기 규정된 개수로서 사용될 가산된 합계를 저장하는 단계를 더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법.
  27. 제24항에 있어서, 상기 단계 (a)는 상기 규정된 개수가 프리셋 값과 같을 때 상기 제1의 선정된 개수의 비트들 및 상기 제2의 선정된 개수의 비트들 중 적어도 어느 한 쪽을 버리는 단계를 더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 인코딩된 비트스트림을 디코딩하기 위한 방법.
  28. 제27항에 있어서, 상기 단계 (a)는 상기 규정된 개수가 프리셋 값과 같을때 새로운 비트들을 요구하는 신호를 발생하는 단계를 더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법.
  29. 제23항에 있어서, 상기 단계 (b)는 상기 인코딩된 비트스트림 내의 개시 코드를 탐색하며, 검출 시에 개시 코드 신호를 출력하는 단계; 상기 개시 코드가 프리셋된 시퀀스로 검출되는지를 판정하는 단계; 및 상기 파라미터들을 추출하기 위해 상기 인코딩된 비트들을 디코딩하는 단계를 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법.
  30. 제29항에 있어서, 상기 단계 (b)는 상기 인코딩된 비트스트림을 압축하는데 사용되는 양지화 계수들을 상기 인코딩된 비트스트림으로부터 디코딩하는 단계를 더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법.
  31. 제23항에 있어서, 상기 단계 (c)는 상기 인코딩된 비트스트림으로부터 헤더 개시 파라미터를 디코딩하며, 디코딩 중에 사용된 비트의 개수를 가리키는 상기 규정된 개수를 출력하는 단계; 및 상기 인코딩된 비트스트림으로부터 상기 비디오 데이타를 디코딩하는 단계를 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법.
  32. 제31항에 있어서, 상기 단계 (c)는 매 클럭 싸이클마다 하나의 비디오 계수를 디코딩하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비스트림을 디코딩하기 위한 방법.
  33. 제31항에 있어서, 상기 단계 (c)는 상기 인코딩된 비트스트림의 이진 패턴을 인식하고, 상기 비디오 데이타의값에 선행하여 프리셋된 개수의 이진 0을 출력하는 단계; 디코딩된 비디오 계수들의 개수를 가리키는 카운트 값을 유지하는 단계; 및 매 클럭 싸이클마다 하나의 비디오 계수를 디코딩하기 위해 상기 인코딩된 비스트스트림으로부터 사용된 상기 규정된 개수의 비트를 판정하는 단계를 더 포함하는 것을 특징으로 하는 비디오 화상의 파라미터들과 비디오 데이타를 포함하는 인코딩된 비트스트림을 디코딩하기 위한 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960062003A 1995-12-05 1996-12-05 저전력 고속의 MPEG 비디오 가변 길이 디코더(Low Power High Speed MPEG Video Variable Length Decoder) KR100250023B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/567,592 1995-12-05
US08/567,592 US5767799A (en) 1995-12-05 1995-12-05 Low power high speed MPEG video variable length decoder
US8/567,592 1995-12-05

Publications (2)

Publication Number Publication Date
KR970049857A true KR970049857A (ko) 1997-07-29
KR100250023B1 KR100250023B1 (ko) 2000-03-15

Family

ID=24267801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062003A KR100250023B1 (ko) 1995-12-05 1996-12-05 저전력 고속의 MPEG 비디오 가변 길이 디코더(Low Power High Speed MPEG Video Variable Length Decoder)

Country Status (4)

Country Link
US (1) US5767799A (ko)
JP (1) JP3247847B2 (ko)
KR (1) KR100250023B1 (ko)
TW (1) TW355904B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520670B2 (ja) * 1996-06-28 2004-04-19 ソニー株式会社 可変長符号処理装置および画像処理装置
JPH11136671A (ja) * 1997-10-31 1999-05-21 Fujitsu Ltd 動画像復号方法及び装置並びに動画像再生装置
TW398129B (en) * 1998-02-13 2000-07-11 Matsushita Electric Ind Co Ltd The Decoder and the decoding method of the same
JP2000059234A (ja) * 1998-08-10 2000-02-25 Mitsubishi Electric Corp 可変長符号処理装置
US6636222B1 (en) * 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US6356661B1 (en) 1999-01-07 2002-03-12 M4 Labs, Inc Method and device for robust decoding of header information in macroblock-based compressed video data
JP2000333163A (ja) * 1999-05-24 2000-11-30 Sony Corp 復号装置及び方法、符号化装置及び方法、画像処理システム、画像処理方法
ES2153791B1 (es) * 1999-07-20 2001-10-01 Promax Electronica S A Procedimiento para la identificacion y extraccion de la informacion de canales dvb y dispositivo identificador de canales dvb.
US6766102B1 (en) * 1999-09-20 2004-07-20 Digimarc Corporation Methods for reading watermarks in unknown data types, and DVD drives with such functionality
US6459738B1 (en) * 2000-01-28 2002-10-01 Njr Corporation Method and apparatus for bitstream decoding
US6728318B2 (en) 2001-03-02 2004-04-27 Redrock Semiconductor, Ltd. Error recovery of corrupted MPEG-4 bitstreams using fuzzy decoding of start codes and resync markers
US6778610B2 (en) 2001-03-02 2004-08-17 Redrock Semiconductor, Ltd. Simultaneous search for different resync-marker patterns to recover from corrupted MPEG-4 bitstreams
US7660352B2 (en) * 2003-04-04 2010-02-09 Sony Corporation Apparatus and method of parallel processing an MPEG-4 data stream
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
CN101673392B (zh) * 2008-09-12 2012-06-06 慧国(上海)软件科技有限公司 影像译码装置及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173695A (en) * 1990-06-29 1992-12-22 Bell Communications Research, Inc. High-speed flexible variable-length-code decoder
JP3049265B2 (ja) * 1990-11-13 2000-06-05 株式会社リコー 画像データ符号化回路
US5253053A (en) * 1990-12-31 1993-10-12 Apple Computer, Inc. Variable length decoding using lookup tables
JPH04257939A (ja) * 1991-02-13 1992-09-14 Tokyo Electric Co Ltd データ処理装置
US5220325A (en) * 1991-03-28 1993-06-15 At&T Bell Laboratories Hierarchical variable length decoder for digital video data
US5146325A (en) * 1991-04-29 1992-09-08 Rca Thomson Licensing Corporation Video signal decompression apparatus for independently compressed even and odd field data
US5220410A (en) * 1991-10-02 1993-06-15 Tandy Corporation Method and apparaus for decoding encoded video data
JP3161614B2 (ja) * 1991-11-30 2001-04-25 ソニー株式会社 動画像復号化装置
US5225832A (en) * 1992-02-13 1993-07-06 Industrial Technology Research Institute High speed variable length decoder
US5280349A (en) * 1992-02-13 1994-01-18 Industrial Technology Research Institute HDTV decoder
US5233348A (en) * 1992-03-26 1993-08-03 General Instrument Corporation Variable length code word decoder for use in digital communication systems
US5245338A (en) * 1992-06-04 1993-09-14 Bell Communications Research, Inc. High-speed variable-length decoder
US5325092A (en) * 1992-07-07 1994-06-28 Ricoh Company, Ltd. Huffman decoder architecture for high speed operation and reduced memory
JP3085024B2 (ja) * 1993-06-01 2000-09-04 松下電器産業株式会社 画像再圧縮器及び画像記録装置

Also Published As

Publication number Publication date
JPH09191456A (ja) 1997-07-22
TW355904B (en) 1999-04-11
US5767799A (en) 1998-06-16
JP3247847B2 (ja) 2002-01-21
KR100250023B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
KR970049857A (ko) 저전력 고속의 mpeg 비디오 가변 길이 디코더
KR100624432B1 (ko) 내용 기반 적응적 이진 산술 복호화 방법 및 장치
KR100924907B1 (ko) 가변 길이 코딩된 비트스트림 디코딩 방법 및 장치와 기록 캐리어
US6587057B2 (en) High performance memory efficient variable-length coding decoder
US7286066B1 (en) Acceleration of bitstream decoding
US5812074A (en) High speed data syntax parsing apparatus
KR101240058B1 (ko) 디코딩 시스템 및 방법
US20060209965A1 (en) Method and system for fast run-level encoding
KR950017981A (ko) 데이터의 병렬 부호화와 해독화 방법 및 장치
US6285789B1 (en) Variable length code decoder for MPEG
JPH08275148A (ja) 映像圧縮ビットストリームのスタートコード検出装置
JPH1065549A (ja) 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法
US7333037B2 (en) Method and system for improved lookup table (LUT) mechanism for Huffman decoding
US20110125987A1 (en) Dedicated Arithmetic Decoding Instruction
US7397401B2 (en) Arithmetic decode without renormalization costs
US6512852B1 (en) Method and apparatus for concatenating bits of odd-length words
US9154158B2 (en) Macro-block encoding of skipped video frames
US6867715B2 (en) System, method, and apparatus for variable length decoder
Ishii et al. Parallel variable length decoding with inverse quantization for software MPEG-2 decoders
US20070192393A1 (en) Method and system for hardware and software shareable DCT/IDCT control interface
KR0122326B1 (ko) 비디오 비트열 디코더
JP3108243B2 (ja) 符号化及び復号化装置
TWI396450B (zh) 高運算頻率的二進制運算解碼裝置
Sheng et al. Memory efficient and low complexity variable length decoding for MPEG-4 applications
KR960013066A (ko) 영상코덱장치에서의 부호화 블럭 패턴 검출 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee