KR100214266B1 - Cell aperture used in e-beam lithography - Google Patents
Cell aperture used in e-beam lithography Download PDFInfo
- Publication number
- KR100214266B1 KR100214266B1 KR1019950066059A KR19950066059A KR100214266B1 KR 100214266 B1 KR100214266 B1 KR 100214266B1 KR 1019950066059 A KR1019950066059 A KR 1019950066059A KR 19950066059 A KR19950066059 A KR 19950066059A KR 100214266 B1 KR100214266 B1 KR 100214266B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- cell
- vsb
- beam lithography
- cell aperture
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체소자 제조시 이빔(Electron-Beam) 리소그라피에 적용되는 셀 어퍼처(Aperture)에 관한 것으로, 실리콘기판의 중앙부에 정사각형으로 VSB용 패턴이 오픈되고, 상기 VSB용 패턴의 가장자리에 셀지역 노광에 사용되는 패턴이 오픈되어 구비되는 E- 빔 리소그라피에 사용되는 셀 어퍼처에 있어서, 상기 VSB용 패턴의 옆에 상기 VSB용 패턴의 크기 보다 적은 미세 크기의 더미 패턴을 다수개 구비된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cell aperture applied to electro-beam lithography in the manufacture of semiconductor devices. In the cell aperture used for the E-beam lithography in which the pattern used for exposure is opened, a plurality of dummy patterns having a smaller size than the size of the VSB pattern are provided next to the VSB pattern.
Description
제1도는 종래의 이빔(E-Beam) 리소그라피에 적용되는 셀 어퍼처를 도시한 평면도.1 is a plan view showing cell apertures applied to conventional E-Beam lithography.
제2도는 본 발명에 의해 제조된 이빔(E-Beam) 리소그라피에 적용되는 셀 어퍼처를 도시한 평면도.FIG. 2 is a plan view showing cell apertures applied to E-Beam lithography produced by the present invention. FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 콘택 패턴 2 : 배선 패턴1: contact pattern 2: wiring pattern
3 : 실리콘 기판 10 : VSB용 패턴3: silicon substrate 10: pattern for VSB
15 : 더미 패턴 20, 30 : 셀 어퍼처15: dummy pattern 20, 30: cell aperture
본 발명은 반도체 소자 제조시 이빔(Electron-Beam) 리소그라피에 적용되는 셀 어퍼처(Aperture)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to cell apertures applied to electro-beam lithography in the manufacture of semiconductor devices.
셀 프로젝션 E-빔 리소그라피에서 현재 사용중인 셀 어퍼처는 마스크의 중앙에 위치한 VSB(Variable Shaped Beam)용 125㎛×125㎛ 정사각형 패턴을 이용하는 것이다. 즉, 미리 기억되어 있는 패턴 모양과 셀 마스크 로딩 후 VSB용 패턴을 투과한 상과의 차이를 비교하여 얼라인 정정을 해주고 있다.The cell aperture currently in use in cell projection E-beam lithography uses a 125 μm × 125 μm square pattern for a Variable Shaped Beam (VSB) located in the center of the mask. That is, the alignment correction is performed by comparing the difference between the previously stored pattern shape and the image transmitted through the VSB pattern after cell mask loading.
그러나, E-빔 리소그라피의 축소비가 25:1인 상황에서 상기 VSB용 125㎛×125㎛ 정사각형 패턴이 5㎛×5㎛ 정사각형 패턴의 크기로 웨이퍼 상에 주사됨으로 패턴 크기가 너무 큰 관계로 최소 패턴 사이즈가 0.25㎛로 내려 가는 256M 이상의 소자에서는 마스크 얼라인을 보다 정확하게 제어할 필요가 대두 되었다.However, in the situation where the reduction ratio of the E-beam lithography is 25: 1, the minimum pattern of 125 mm × 125 μm square pattern for VSB is scanned on the wafer with the size of the 5 μm × 5 μm square pattern because the pattern size is too large. More than 256M devices with sizes down to 0.25µm require more precise control of mask alignment.
제1도는 종래의 셀 마스크 얼라인에 사용되는 셀 어퍼처(20)의 평면도를 도시한 것이다.1 shows a plan view of a cell aperture 20 used in a conventional cell mask alignment.
상기 도면을 참조하면, 실리콘기판(3)에 오픈 되어 있는 다섯 개의 패턴중에 상부의 2개와 하부의 2개는 셀 지역 노광에 사용되는 패턴으로, 예를 들어 콘택 패턴(1)과 배선 패턴(2)이 구비되며, 중앙부에 위치한 정사각형 패턴이 마스크 얼라인에 사용되는 125㎛×125㎛ 정사각형 패턴으로 된 VSB용 패턴(10)이다.Referring to the drawings, of the five patterns open on the silicon substrate 3, the upper two and the lower two are patterns used for cell area exposure, for example, the contact pattern 1 and the wiring pattern 2 ), And the square pattern located at the center portion is a VSB pattern 10 having a 125 µm x 125 µm square pattern used for mask alignment.
노광시 셀 마스크를 로딩하면 바로 마스크 얼라인을 하는데 이때 종래에는 장비에 따라 미리 기억된 VSB용 패턴과 노광후 새로 형성되는 VSB용 패턴과의 차이(SEM의 원리를 이용하여 신호의 차이로 구분)를 분석하여 얼라이먼트 정정을 하는 것이다.When the cell mask is loaded during exposure, the mask aligns immediately. In this case, the difference between the VSB pattern previously stored according to the equipment and the newly formed VSB pattern after exposure is divided into signal differences using the principle of SEM. Analyze the alignment correction.
그러나 축소에 의해 노광되는 VSB용 패턴의 크기가 5㎛×5㎛이나 되기 때문에 정확한 미스얼라인이 측정되지 않는 문제점이 있다.However, since the size of the pattern for VSB exposed by reduction becomes 5 micrometers x 5 micrometers, there exists a problem that an accurate misalignment is not measured.
따라서, 본 발명은 셀 어퍼처에서 마스크 얼라인에 사용되는 VSB용 패턴이외에 얼라인 정밀도를 향상시키기 위하여 미세한 크기의 더미 패턴을 구비시켜 셀 마스크를 보다 정확하게 얼라인 되도록 하는 셀 어퍼처를 제공하는데 그 목적이 있다.Accordingly, the present invention provides a cell aperture for precisely aligning a cell mask by providing a dummy pattern having a fine size in order to improve alignment accuracy in addition to the VSB pattern used for mask alignment in the cell aperture. There is a purpose.
상기한 목적을 달성하기 위한 본 발명은, 실리콘기판의 중앙부에 정사각형으로 VSB용 패턴이 오픈되고, 상기 VSB용 패턴의 가장자리에 셀 지역 노광에 사용되는 패턴이 오픈되어 구비되는 E- 빔 리소그라피에 사용되는 셀 어퍼처에 있어서, 상기 VSB용 패턴의 옆에 상기 VSB용 패턴의 크기 보다 작은 미세크기의 더미 패턴을 다수개 구비된 것을 특징으로 한다.The present invention for achieving the above object is used in E-beam lithography in which a VSB pattern is opened in a square at a central portion of a silicon substrate, and a pattern used for cell area exposure is opened at an edge of the VSB pattern. In the cell aperture, the plurality of dummy patterns having a smaller size than the size of the VSB pattern are provided next to the VSB pattern.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 의해 제조된 셀 어퍼처(30)의 평면도를 도시한 것이다.2 shows a plan view of a cell aperture 30 made in accordance with the present invention.
상기 도면을 참조하면, 실리콘기판(1)에 오픈되어 있는 다섯 개의 패턴중에 상부의 2개와 하부의 2개는 셀 지역 노광에 사용되는 패턴으로, 예를 들어 콘택 패턴(1)과 배선 패턴(2)이 구비되며, 중앙부에 위치한 정사각형 패턴이 마스크 얼라인에 사용되는 125㎛×125㎛ 정사각형 패턴으로 된 VSB용 패턴(10)이다.Referring to the drawings, of the five patterns opened on the silicon substrate 1, the upper two and the lower two are patterns used for cell area exposure, for example, the contact pattern 1 and the wiring pattern 2 ), And the square pattern located at the center portion is a VSB pattern 10 having a 125 µm x 125 µm square pattern used for mask alignment.
그리고, 노광시 좀 더 정확한 마스크의 얼라인을 해주기 위해서 VSB용 패턴(10)옆에 5㎛×5㎛ 크기를 갖는 더미패턴(15)을 다수개 X축과 Y축으로 구비한다.In order to align the mask more accurately during exposure, a plurality of dummy patterns 15 having a size of 5 μm × 5 μm are provided on the X-axis and the Y-axis beside the VSB pattern 10.
상기 더미패턴(15)은 정사각형 또는 직사각형, 다각형으로 형성할 수가 있으며, 상기 더미 패턴(15)은 X, Y축으로 일정간격 격리 시켜 배열하고 일정 각도를 유지하여도 무방하다.The dummy pattern 15 may be formed in a square, a rectangle, or a polygon. The dummy pattern 15 may be arranged to be separated by a predetermined interval on the X and Y axes, and may be maintained at a predetermined angle.
제2도에서 더미패턴(1)의 1과 2, 3과 4를 비교하여 Y축 얼라인 정정을 해주며, 1과 3, 2와 4를 비교하여 X축 얼라인 정정을 해준다.In FIG. 2, the Y-axis alignment correction is performed by comparing 1, 2, 3, and 4 of the dummy pattern 1, and the X-axis alignment correction is performed by comparing 1, 3, 2, and 4.
즉, Y축 얼라인 정정의 경우 두 패턴(1과2 또는 3과4)이 정확하게 X축 방향으로 중앙부에 얼라인 되었는가를 판단 기준으로 삼으며, X축 얼라인 정정의 경우 더미 패턴(15)의 1과2를 아래쪽으로 5㎛ 시프트 시킨 후 생기는 상이 0.8㎛×0.2㎛의 사각형이 되는 가로 정정의 기준을 삼는다. 만약 디자인 한 대로 노광된다면 위 패턴의 좌변과 아래 패턴의 우변이 시프트 시켰을 때 정확하게 일치하여 직사각형이 된다.That is, in the case of Y-axis alignment correction, the judgment is based on whether two patterns (1 and 2 or 3 and 4) are correctly aligned in the center portion in the X-axis direction, and in the case of X-axis alignment correction, the dummy pattern 15 As a reference for the horizontal correction, an image generated after shifting 1 and 2 of 5 by 5 mu m downward becomes a rectangle of 0.8 mu m x 0.2 mu m. If exposed as designed, the left side of the top pattern and the right side of the bottom pattern are exactly the same rectangle when shifted.
상기한 셀 마스크 얼라인시 얼라이먼트 정밀도를 향상시켜 원하는 패턴을 정확하게 구현할 수가 있다.It is possible to accurately implement the desired pattern by improving the cell mask alignment alignment accuracy.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066059A KR100214266B1 (en) | 1995-12-29 | 1995-12-29 | Cell aperture used in e-beam lithography |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066059A KR100214266B1 (en) | 1995-12-29 | 1995-12-29 | Cell aperture used in e-beam lithography |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100214266B1 true KR100214266B1 (en) | 1999-08-02 |
Family
ID=19447230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950066059A KR100214266B1 (en) | 1995-12-29 | 1995-12-29 | Cell aperture used in e-beam lithography |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100214266B1 (en) |
-
1995
- 1995-12-29 KR KR1019950066059A patent/KR100214266B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6132910A (en) | Method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks | |
US10747123B2 (en) | Semiconductor device having overlay pattern | |
US5308682A (en) | Alignment check pattern for multi-level interconnection | |
US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
US5552611A (en) | Pseudo-random registration masks for projection lithography tool | |
US5968686A (en) | Charged-beam exposure mask and charged-beam exposure method | |
US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
EP0078579B1 (en) | Method of using an electron beam | |
US7517618B2 (en) | Mask, exposure method and production method of semiconductor device | |
KR100214266B1 (en) | Cell aperture used in e-beam lithography | |
EP0078578B1 (en) | Method of using an electron beam | |
KR20060111611A (en) | Wafer with optical control modules in ic fields | |
US7508051B2 (en) | Wafer with optical control modules in dicing paths | |
JPH0831404B2 (en) | Method for manufacturing semiconductor device | |
KR20060110334A (en) | Wafer with optical control modules in exposure fields | |
KR100233028B1 (en) | Reticle layout for semiconductor device | |
KR20040003936A (en) | Align mark in semiconductor device | |
JPH1126372A (en) | Method and mask for reduction transfer | |
JPS5768028A (en) | Specimen substrate for charged beam exposure | |
JPH08321453A (en) | Method for alignment for semiconductor device | |
JPS59161033A (en) | Photo mask | |
JPH03257865A (en) | Manufacture of mother wafer structure body | |
KR20020052464A (en) | Overlay accuracy measurement mark of semiconductor device | |
JPH03105943A (en) | Fixation mechanism of wafer holder | |
JPS60192332A (en) | Semiconductor substrate with positioning mark and method for detection of marked position on substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070419 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |