KR100213234B1 - Wide range pll and method for generating control voltage thereof - Google Patents

Wide range pll and method for generating control voltage thereof Download PDF

Info

Publication number
KR100213234B1
KR100213234B1 KR1019970005247A KR19970005247A KR100213234B1 KR 100213234 B1 KR100213234 B1 KR 100213234B1 KR 1019970005247 A KR1019970005247 A KR 1019970005247A KR 19970005247 A KR19970005247 A KR 19970005247A KR 100213234 B1 KR100213234 B1 KR 100213234B1
Authority
KR
South Korea
Prior art keywords
frequency
response
pulse width
oscillation signal
control voltage
Prior art date
Application number
KR1019970005247A
Other languages
Korean (ko)
Other versions
KR19980068576A (en
Inventor
최동명
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970005247A priority Critical patent/KR100213234B1/en
Publication of KR19980068576A publication Critical patent/KR19980068576A/en
Application granted granted Critical
Publication of KR100213234B1 publication Critical patent/KR100213234B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

광 대역 위상 동기 루프 및 그의 제어 전압 발생 방법이 개시된다. 그 위상 동기 루프는 EFM을 구성하는 기본 클럭과 전압 제어 발진기로부터 출력되는 발진신호의 주파수차에 상응하여 전하 펌프로부터 저역 통과 필터로 출입되는 전류량 및 전류 출입 시간을 적응적으로 제어하여 전압 제어 발진기가 주파수 에러량의 누적으로 인한 풀 아웃 현상을 제거하고, 위상 동기 루프가 사용되는 시스템의 응답 특성을 최적화시킬 수 있다.A broad band phase locked loop and a method for generating control voltage thereof are disclosed. The phase-locked loop adaptively controls the amount of current flowing in and out of the low-pass filter from the charge pump and the current in / out time corresponding to the frequency difference between the basic clock constituting the EFM and the oscillation signal output from the voltage controlled oscillator. The pull-out phenomenon due to the accumulation of frequency error can be eliminated and the response characteristics of a system using a phase locked loop can be optimized.

Description

광 대역 위상 동기 루프 및 그의 제어 전압 발생 방법Wide band phase locked loop and control voltage generation method thereof

본 발명은 광 대역 위상 동기 루프에 관한 것으로서, 특히, CD-ROM이나 DVDP(Digital Versatile Disc Player)등과 같은 시스템에서 EFM(Eight to Fourteen Modulation)에 의한 데이타를 복원하기 위해 사용되는 광 대역 위상 동기 루프 및 그의 제어 전압 발생 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wideband phase locked loop, and more particularly, to a wideband phase locked loop used for recovering data by EFM (Eight to Fourteen Modulation) in a system such as a CD-ROM or a digital versatile disc player (DVDP). And a control voltage generation method thereof.

일반적으로 위상 동기 루프는 전압 제어 발진기, 저역 통과 필터 및 전하 펌프등으로 구성된다. 여기서, 전하 펌프가 저역 통과 필터에/로부터 전류를 공급하거나/배출시키면, 저역 통과 필터는 전하 펌프로부터/로 공급/유출되는 전류에 따라 가변적으로 전압 제어 발진기의 발진 주파수를 제어하는 제어 전압을 발생한다. 따라서, 전하 펌프와 저역 통과 필터간의 전류 출입은 곧 전압 제어 발진기에서 발진되는 주파수의 증감으로 나타난다.In general, a phase locked loop consists of a voltage controlled oscillator, a low pass filter and a charge pump. Here, when the charge pump supplies / discharges the current to / from the low pass filter, the low pass filter generates a control voltage that controls the oscillation frequency of the voltage controlled oscillator variably in accordance with the current supplied to / out of the charge pump. do. Thus, the current entry and exit between the charge pump and the low pass filter results in an increase or decrease in the frequency oscillated in the voltage controlled oscillator.

종래의 광 대역 위상 동기 루프는 그의 전하 펌프가 주파수 에러에 따라 전류의 증감이 없었기 때문에, 즉 주파수 차에 상관없이 일정한 전류를 저역 통과 필터에 출입시킴으로 인해 완만한 과도기적 나타낸다. 그러나, 광 대역 위상 동기 루프의 핵심은 기준 신호를 내부 전압 제어 발진기가 얼마나 빨리 추종할 수 있는가에 달려 있으므로, 전술한 종래의 광 대역 위상 동기 루프는 전압 제어 발진기의 추적 시간을 연장시켜 고속의 시스템 응답을 기대할 수 없었으며, 나가서 주파수 에러 누적량의 변화율이 전하 펌프 출입 전류의 최대값보다 크게 되면, 더 이상 기준 신호를 추적할 수 없어 추적 자체의 기능을 상실할 수 있는 문제점이 있었다.The conventional wideband phase locked loop exhibits a gentle transition because its charge pump has no increase or decrease in current due to frequency error, ie, a constant current is introduced into the low pass filter regardless of the frequency difference. However, since the core of the wideband phase locked loop depends on how fast the internal voltage controlled oscillator can follow the reference signal, the conventional wideband phase locked loop described above extends the tracking time of the voltage controlled oscillator to provide a high speed system. The response could not be expected, and if the rate of change of the cumulative frequency error amount was greater than the maximum value of the charge pump inlet / out current, the reference signal could not be tracked any more, which would cause the tracking itself to lose its function.

본 발명이 이루고자 하는 제1기술적 과제는, 양 또는 음의 전류가 전하 펌프로부터 저역 통과 필터로 공급되는 시간을 주파수 에러량에 따라 적응적으로 조절하는 광 대역 위상 동기 루프를 제공하는데 있다.A first technical problem to be achieved by the present invention is to provide a wideband phase locked loop that adaptively adjusts the time the positive or negative current is supplied from the charge pump to the low pass filter in accordance with the amount of frequency error.

본 발명이 이루고자 하는 제2기술적 과제는, 상기 광 대역 위상 동기 루프에서 수행되는 제어 전압 발생 방법을 제공하는데 있다.A second technical problem to be achieved by the present invention is to provide a control voltage generation method performed in the wideband phase locked loop.

본 발명이 이루고자 하는 제3기술적 과제는, 양 또는 음의 전류가 전하 펌프로부터 저역 통과 필터로 공급되는 량을 주파수 에러량에 따라 적응적으로 조절하는 광 대역 위상 동기 루프를 제공하는데 있다.A third technical problem to be achieved by the present invention is to provide a wideband phase locked loop that adaptively adjusts the amount of positive or negative current supplied from the charge pump to the low pass filter according to the frequency error amount.

본 발명이 이루고자 하는 제4기술적 과제는, 제3기술적 과제에서 제공되는 상기 광 대역 위상 동기 루프에서 수행되는 제어 전압 발생 방법을 제공하는데 있다.A fourth technical object of the present invention is to provide a control voltage generation method performed in the wideband phase locked loop provided in the third technical problem.

도 1은 본 발명에 의한 광 대역 위상 동기 루프의 바람직한 일실시예의 블럭도이다.1 is a block diagram of a preferred embodiment of a wideband phase locked loop according to the present invention.

도 2는 도 1에 도시된 VCO에 입력되는 제어 전압과 주파수 에러간의 관계를 나타내는 그래프이다.FIG. 2 is a graph illustrating a relationship between a control voltage and a frequency error input to the VCO shown in FIG. 1.

도 3은 본 발명에 의한 광 대역 위상 동기 루프의 다른 실시예의 블럭도이다.3 is a block diagram of another embodiment of a wideband phase locked loop according to the present invention.

상기 제1과제를 이루기 위해, 제어 전압에 응답하여 발진하는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기를 갖는 본 발명에 의한 광 대역 위상 동기 루프는, EFM을 구성하는 기본 클럭의 주파수와 상기 발진 신호의 주파수의 크기를 비교하고, 상기 기본 클럭의 주파수와 상기 발진 신호의 주파수간의 주파수 차를 검출하는 주파수 차 검출 수단과, 상기 주파수 차에 상응하여 펄스 폭을 변조한 신호를, 상기 비교된 결과에 응답하여 상향 또는 하향 펄스 폭 변조 신호로서 출력하는 펄스 폭 변조수단과, 상기 상향 또는 상기 하향 펄스 폭 변조 신호에 응답하여 가변되는 시간 동안, 상기 상향 또는 상기 하향 펄스 폭 변조 신호에 응답하여 양(+) 또는 음(-)의 전류를 출력하는 전하펌프 및 상기 양 또는 상기 음의 전류에 비례하여 발생한 상기 제어전압을 상기 전압 제어 발진기로 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 광 대역 위상 동기 루프로 구성되는 것이 바람직하다.In order to achieve the first task, a wideband phase locked loop according to the present invention having a voltage controlled oscillator for outputting an oscillation signal having an oscillation frequency in response to a control voltage, the frequency and the oscillation of the basic clock constituting the EFM Comparing the magnitudes of the frequencies of the signals, frequency difference detecting means for detecting a frequency difference between the frequency of the basic clock and the frequency of the oscillation signal, and a signal obtained by modulating a pulse width corresponding to the frequency difference; Pulse width modulating means for outputting the pulse width modulating signal in response to the upward or downward pulse width modulation signal, and positive amount in response to the upward or downward pulse width modulation signal for a variable time in response to the upward or downward pulse width modulation signal. +) Or a charge pump that outputs a negative current and the control generated in proportion to the positive or negative current It is preferably configured as a wide band phase locked loop, characterized in that it comprises a low pass filter for outputting a voltage to said voltage controlled oscillator.

상기 제2과제를 이루기 위해, 제어 전압에 응답하여 발진하는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기를 갖는 광 대역 위상 동기 루프에서 수행되는 본 발명에 의한 제어 전압 발생 방법은, EFM을 구성하는 기본 클럭의 주파수가 상기 발진 신호의 주파수 보다 큰가를 판단하는 단계와, 상기 기본 클럭의 주파수가 상기 발진신호의 주파수보다 크면, 상기 기본 클럭의 주파수와 상기 발진 신호의 주파수간의 주파수 차에 상응하는 시간동안 양의 전류를 발생하는 단계와, 상기 기본 클럭의 주파수가 상기 발진신호의 주파수보다 적으면, 상기 주파수 차에 상응하는 시간동안 음의 전류를 발생하는 단계 및 상기 양의 전류 또는 상기 음의 전류에 상응하여 상기 제어 전압을 발생하는 단계로 이루어지는 것이 바람직하다.In order to achieve the second task, the control voltage generation method according to the present invention, which is performed in a wide band phase locked loop having a voltage controlled oscillator for outputting an oscillation signal having a frequency oscillating in response to a control voltage, constitutes an EFM. Determining whether the frequency of the base clock is greater than the frequency of the oscillation signal; and if the frequency of the base clock is greater than the frequency of the oscillation signal, a time corresponding to a frequency difference between the frequency of the base clock and the frequency of the oscillation signal Generating a positive current during the step, and if the frequency of the basic clock is less than the frequency of the oscillation signal, generating a negative current for a time corresponding to the frequency difference and the positive current or the negative current. It is preferable that the step of generating the control voltage corresponding to the.

상기 제3과제를 이루기 위해, 제어 전압에 응답하여 발진하는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기를 갖는 본 발명에 의한 광 대역 위상 동기 루프는, EFM을 구성하는 기본 클럭의 주파수와 상기 발진 신호의 주파수의 크기를 비교하고, 상기 기본 클럭의 주파수와 상기 발진 신호의 주파수간의 주파수 차를 검출하는 주파수 차 검출 수단과, 상기 주파수 차에 응답하여 크기가 가변된 양 또는 음의 전류를 상기 비교된 결과에 응답하여 출력하는 전하 펌프 및 상기 양 또는 상기 음의 전류에 비례하여 발생된 상기 제어전압을 상기 전압 제어 발진기로 출력하는 저역 통과 필터로 구성되는 것이 바람직하다.In order to achieve the third task, a wideband phase locked loop according to the present invention having a voltage controlled oscillator for outputting an oscillation signal having an oscillation frequency in response to a control voltage includes a frequency of the basic clock constituting the EFM and the oscillation. A frequency difference detecting means for comparing the magnitude of the frequency of the signal and detecting a frequency difference between the frequency of the base clock and the frequency of the oscillating signal, and comparing the positive or negative current whose magnitude is variable in response to the frequency difference; And a low pass filter for outputting the control voltage generated in proportion to the positive or negative current to the voltage controlled oscillator.

상기 제4과제를 이루기 위해, 제어 전압에 응답하여 발진하는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기를 갖는 광 대역 위상 동기 루프에서 수행되는 본 발명에 의한 제어 전압 발생 방법은, EFM을 구성하는 기본 클럭의 주파수가 상기 발진 신호의 주파수보다 큰가를 판단하는 단계와, 상기 기본 클럭의 주파수가 상기 발진 신호의 주파수보다 크면, 상기 기본 클럭의 주파수와 상기 발진신호의 주파수간의 주파수 차에 상응하는 량의 양의 전류를 발생하는 단계와, 상기 기본 클럭의 주파수가 상기 발진 신호의 주파수보다 적으면, 상기 주파수 차에 상응하는 량의 음의 전류를 발생하는 단계 및 상기 양의 전류 또는 상기 음의 전류에 상응하여 상기 제어 전압을 발생하는 단계를 구비하는 것을 특징으로 하는 광 대역 위상 동기 루프의 제어 전압 발생 방법으로 이루어지는 것이 바람직하다.In order to achieve the fourth task, the control voltage generation method according to the present invention, which is performed in a wide band phase locked loop having a voltage controlled oscillator for outputting an oscillation signal having a frequency oscillating in response to a control voltage, constitutes an EFM. Determining whether the frequency of the basic clock is greater than the frequency of the oscillation signal; and if the frequency of the basic clock is greater than the frequency of the oscillation signal, an amount corresponding to a frequency difference between the frequency of the basic clock and the frequency of the oscillation signal Generating a positive current of; and if the frequency of the base clock is less than the frequency of the oscillation signal, generating a positive current corresponding to the frequency difference; and the positive current or the negative current. Generating the control voltage corresponding to the control of the wideband phase locked loop. It is preferable that it consists of a voltage generation method.

본 발명에 의한 광 대역 위상 동기 루프에서 주파수 에러량에 따라 전하 펌프의 전류값을 변화시키는 방법에는 두가지가 있다. 첫째 방법은, 전하 펌프의 스위칭 시간을 조절하는 방법이고, 둘째방법은, 스위칭 시간은 일정한 반면 출입되는 전류의 절대값을 변화시키는 방법이다.In the wideband phase locked loop according to the present invention, there are two methods for changing the current value of the charge pump according to the frequency error amount. The first method is to adjust the switching time of the charge pump, and the second is to change the absolute value of the incoming and outgoing current while the switching time is constant.

이하, 첫번째 방법을 사용하는 본 발명에 의한 광 대역 위상 동기 루프의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, the configuration and operation of a wideband phase locked loop according to the present invention using the first method will be described with reference to the accompanying drawings.

도 1은 본 발명에 의한 광 대역 위상 동기 루프의 바람직한 일실시예의 블럭도로서, 주파수 차 검출부(10), 펄스 폭 변조부(12)를 구성하는 제1 및 제2펄스 폭 변조부들(14 및 16), 전하 펌프(18)를 구성하는 인버터(IN1) 및 트랜지스터들(M1 및 M2), 저역 통과 필터(24)를 구성하는 저항(R), 커패시터들(C1 및 C2) 및 전압 제어 발진기(VCO)(30)로 구성된다.1 is a block diagram of a preferred embodiment of a wideband phase locked loop according to the present invention, wherein the first and second pulse width modulators 14 and the frequency difference detector 10 and the pulse width modulator 12 are configured. 16, inverter IN1 constituting charge pump 18 and transistors M1 and M2, resistor R constituting low pass filter 24, capacitors C1 and C2 and voltage controlled oscillator ( VCO) 30.

도 1에 도시된 주파수 차 검출부(10)는 입력단자 IN을 통해 EFM을 구성하는 기본 클럭과 전압 제어 발진기(30)로부터 출력되는 발진 신호를 입력하여, 기본 클럭의 주파수가 발진신호의 주파수보다 큰가를 비교하고, 비교된 결과를 제1 및 제2제어신호로서 출력하는 한편, 두 주파수간의 주파수 차를 검출한다. 즉, 기본 클럭의 주파수가 발진신호의 주파수보다 크면 제1제어신호를 출력하고, 기본 클럭의 주파수가 발진신호의 주파수보다 적으면 제2제어신호를 출력한다.The frequency difference detector 10 shown in FIG. 1 inputs an oscillation signal output from the base clock and the voltage controlled oscillator 30 constituting the EFM through the input terminal IN, and is the frequency of the fundamental clock greater than the frequency of the oscillation signal? Are compared and output the compared result as the first and second control signals, while detecting the frequency difference between the two frequencies. That is, the first control signal is output when the frequency of the basic clock is greater than the frequency of the oscillation signal, and the second control signal is output when the frequency of the basic clock is less than the frequency of the oscillation signal.

제1펄스 폭 변조부(14)는 제1제어신호에 응답하여 주파수 차를 입력하며, 입력한 주파수 차에 상응하여 펄스 폭을 변조한 신호를 상향 펄스 폭 변조신호로서 전하 펌프(20)로 출력한다. 이와 마찬가지로, 제2펄스 폭 변조부(16)는 제2제어신호에 응답하여 주파수 차를 입력하며, 입력한 주파수 차에 상응하여 펄스 폭을 변조한 신호를 하향 펄스 폭 변조 신호로서 전하 펌프(20)로 출력한다.The first pulse width modulator 14 inputs a frequency difference in response to the first control signal, and outputs a signal obtained by modulating a pulse width corresponding to the input frequency difference to the charge pump 20 as an upward pulse width modulated signal. do. Similarly, the second pulse width modulator 16 inputs a frequency difference in response to the second control signal, and uses the charge pump 20 as a downward pulse width modulated signal to convert the pulse width modulated signal corresponding to the input frequency difference. )

즉, 제1 또는 제2펄스 폭 변조부(14 또는 16)는 주파수 차 검출부(10)로부터 입력한 10비트 주파수 차의 최하위 비트(LSB:Least Significant Bit)를 기준으로 해당 비트의 가중치(weight)에 해당하는 펄스를 한번 출력시킨다. 즉, 주파수 차의 비트열 중 n번째 비트가 고레벨인 경우 상향 또는 하향 펄스 폭 변조 신호의 펄스 폭(Wt)은 다음 수학식 1과 같이 표현된다.That is, the first or second pulse width modulator 14 or 16 may weight the bits based on the least significant bit (LSB: Least Significant Bit) of the 10-bit frequency difference input from the frequency difference detector 10. Output the pulse corresponding to once. That is, when the n-th bit of the bit string of the frequency difference is at a high level, the pulse width Wt of the upward or downward pulse width modulated signal is expressed by Equation 1 below.

[수학식 1][Equation 1]

Wt = n WLSB Wt = n W LSB

여기서, WLSB는 LSB의 펄스 폭을 나타낸다.Here, W LSB represents the pulse width of the LSB.

한편, 전하 펌프(20)는 제1 또는 제2펄스 폭 변조부(14 또는 16)로부터 각각 상향 또는 하향 펄스 폭 변조 신호가 입력되는 시간동안 양(+) 또는 음(-)의 전류를 저역 통과 필터(24)로 출력한다. 즉, 고레벨의 상향 펄스 폭 변조 신호가 출력되는 시간 동안, 트랜지스터(M1)는 인버터(IN1)를 통해 입력되는 저레벨의 상향 펄스 폭 변조 신호에 응답하여 온 되어 저역 통과 필터(24)로 양의 전류를 출력하는 한편, 트랜지스터(M2)는 저레벨의 하향 펄스 폭 변조 신호에 응답하여 오프된다. 그러나, 고레벨의 하향 펄스 폭 변조 신호가 입력되면, 전하 펌프(18)는 하향 펄스 폭 변조 신호가 입력되는 시간동안, 트랜지스터(M2)가 온 되므로 저역 통과 필터(24)로 음의 전류를 출력하는 한편, 트랜지스터(M1)는 저레벨의 상향 펄스 폭 변조 신호에 응답하여 오프된다.On the other hand, the charge pump 20 low pass the positive or negative current during the time that the up or down pulse width modulation signal is input from the first or second pulse width modulator 14 or 16, respectively. Output to filter 24. That is, during the time when the high level up pulse width modulation signal is outputted, the transistor M1 is turned on in response to the low level up pulse width modulation signal inputted through the inverter IN1, so that a positive current flows into the low pass filter 24. The transistor M2 is turned off in response to the low level down pulse width modulation signal. However, when a high level down pulse width modulation signal is input, the charge pump 18 outputs a negative current to the low pass filter 24 because the transistor M2 is turned on during the time when the down pulse width modulation signal is input. On the other hand, transistor M1 is turned off in response to a low level upward pulse width modulation signal.

이 때, 전하 펌프(18)로부터 출력되는 양 또는 음의 전류(Ipump)에 응답하여 저역 통과 필터(24)에서 출력되는 제어 전압(ΔV)은 다음 수학식 2와 같다.At this time, the control voltage ΔV output from the low pass filter 24 in response to the positive or negative current Ipump output from the charge pump 18 is expressed by the following equation (2).

[수학식 2][Equation 2]

Figure kpo00001
Figure kpo00001

도 2는 도 1에 도시된 VCO(30)에 입력되는 제어 전압과 주파수 에러(또는 주파수 차)간의 관계를 나타내는 그래프로서, 종축은 주파수 에러를 횡축은 제어 전압을 각각 나타낸다.FIG. 2 is a graph showing the relationship between the control voltage and the frequency error (or frequency difference) input to the VCO 30 shown in FIG. 1, wherein the vertical axis represents frequency error and the horizontal axis represents control voltage.

수학식 2로부터 알 수 있듯이, 전압 제어 발진기(30)에 입력되는 제어 전압은 도 2에 도시된 바와 같이 제1 또는 제2펄스 폭 변조부(14 또는 16)에서 생성되는 상향 또는 하향 펄스 폭 변조 신호의 폭에 비례하게 된다.As can be seen from Equation 2, the control voltage input to the voltage controlled oscillator 30 is the up or down pulse width modulation generated by the first or second pulse width modulator 14 or 16, as shown in FIG. It is proportional to the width of the signal.

이 때, 전압 제어 발진기(30)는 펄스 폭에 따라 적응적으로 변화되는 제어 전압에 응답하여 발진하는 주파수를 갖는 발진 신호를 출력단자 OUT 및 주파수 차 검출부(10)로 출력함으로서, 종래의 획일적인 방식에서 벗어나 주파수 에러량에 따라 전압 제어 발진기(30)의 추종 능력이 빨라지도록 한다. 그러므로, 본 발명에 의한 광 대역 위상 동기 루프는 기준 신호(EFM)에 빠른 응답 특성을 보이며 풀-인(pull-in)하게 된다.At this time, the voltage controlled oscillator 30 outputs an oscillation signal having a frequency oscillating in response to a control voltage that is adaptively changed according to the pulse width, to the output terminal OUT and the frequency difference detector 10, thereby providing a conventional uniformity. The tracking capability of the voltage controlled oscillator 30 is increased according to the frequency error amount out of the scheme. Therefore, the wideband phase locked loop according to the present invention exhibits a fast response characteristic to the reference signal (EFM) and pulls in.

이하, 전술한 두번째 방법을 사용하는 본 발명에 의한 광 대역 위상 동기 루프의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.Hereinafter, the configuration and operation of a wideband phase locked loop according to the present invention using the above-described second method will be described with reference to the accompanying drawings.

도 3은 본 발명에 의한 광 대역 위상 동기 루프의 다른 실시예의 블럭도로서, 주파수 차 검출부(40), 전하 펌프(42)를 구성하는 인버터들(I1∼I10) 및 트랜지스터들(MP1∼MP10 및 MN1∼MN10), 저역 통과 필터(44)를 구성하는 저항(R) 및 커패시터들(C1 및 C2) 및 전압 제어 발진기(VCO)(46)로 구성된다.FIG. 3 is a block diagram of another embodiment of a wideband phase locked loop according to the present invention, in which the frequency difference detecting unit 40, the inverters I1 to I10 constituting the charge pump 42, and the transistors MP1 to MP10 and MN1 to MN10, resistor R constituting low pass filter 44 and capacitors C1 and C2 and voltage controlled oscillator (VCO) 46.

도 3에 도시된 장치는 수학식 2에 나타난 Ipump의 량을 주파수 차 검출부(40)로부터 출력되는 주파수 차에 따라 가변시키는 방식이다. 이 방식은 도 1에 도시된 장치에서 펄스 폭 변조부(12)가 제거되는 대신, Ipump를 도 3에 도시된 바와 같이 어레이(array) 형태로 구현한다. 즉, 주파수 차 검출부(40)는 도 1에 도시된 주파수 차 검출부(10)와 같이, 기본 클럭과 발진신호를 입력하여 주파수 차를 검출하고, 두 주파수를 비교하여 제1 및 제2제어신호를 발생한다.The apparatus shown in FIG. 3 is a method of varying the amount of Ipump shown in Equation 2 according to the frequency difference output from the frequency difference detector 40. This method implements Ipump in an array form as shown in FIG. 3, instead of removing the pulse width modulator 12 in the apparatus shown in FIG. 1. That is, the frequency difference detector 40 detects the frequency difference by inputting the basic clock and the oscillation signal, as in the frequency difference detector 10 shown in FIG. 1, and compares the two frequencies to detect the first and second control signals. Occurs.

한편, 전하 펌프(42)는 인버터들(I1∼I10) 및 트랜지스터들(MP1∼MP10)로 구성된 제1스위칭열과, 트랜지스터들(MN1∼MN10)로 구성된 제2스위칭열로 구성되어 있으며, 제1스위칭열은 제1제어신호에 응답하여 동작하고, 제2스위칭열은 제2제어신호에 응답하여 동작한다. 전하 펌프(42)에 도시된 10개의 인버터들(I1∼I10)은 LSB의 크기를 '1'로 했을 때, MSB로 갈수록 순차적으로 PMOS 및 NMOS의 크기가 정수배로 증가한다. 즉, LSB일 때, 트랜지스터(MP1 또는 MN1)의 외형비가 '1'이면(1×), MSB일 때 트랜지스터(MP10 또는 MN10)의 크기는 각각 LSB의 10배가 된다(10×).On the other hand, the charge pump 42 is composed of a first switching column consisting of inverters I1 to I10 and transistors MP1 to MP10, and a second switching column consisting of transistors MN1 to MN10. The switching sequence operates in response to the first control signal, and the second switching sequence operates in response to the second control signal. In the ten inverters I1 to I10 shown in the charge pump 42, when the size of the LSB is '1', the sizes of the PMOS and the NMOS are sequentially increased by an integer multiple toward the MSB. That is, in the case of the LSB, when the aspect ratio of the transistor MP1 or MN1 is '1' (1 ×), the size of the transistor MP10 or MN10 is 10 times larger than the LSB (10 ×) when the MSB is used.

여기서, LSB 인버터(I1) 또는 트랜지스터(MN1)에 흐르는 전류(ILSB)가 다음 수학식 3과 같이 표현된다고 하자.Here, it is assumed that the current I LSB flowing through the LSB inverter I1 or the transistor MN1 is expressed as in Equation 3 below.

[수학식 3][Equation 3]

Figure kpo00002
Figure kpo00002

이 때, 트랜지스터(MP1 또는 MN1)의 외형비(

Figure kpo00003
)가 MLSB라고 하면, 해당하는 비트(n)에 흐르는 전류(In)는 다음 수학식 4와 같이 표현된다.At this time, the outline ratio of the transistor MP1 or MN1 (
Figure kpo00003
) Is M LSB , the current In flowing in the corresponding bit n is expressed by Equation 4 below.

[수학식 4][Equation 4]

Figure kpo00004
Figure kpo00004

따라서, 전압 제어 발진기(46)로 입력되는 제어전압(ΔV)은 수학식 2를 참조하면 다음 수학식 5와 같이 나타낼 수 있다.Therefore, referring to Equation 2, the control voltage ΔV input to the voltage controlled oscillator 46 may be expressed as Equation 5 below.

[수학식 5][Equation 5]

Figure kpo00005
Figure kpo00005

여기서, ILSB는 인버터(I1) 또는 트랜지스터(MN1)에 흐르는 전류를, W는 전하 펌프(42)의 스위칭시간을 각각 나타낸다.Here, I LSB represents the current flowing through the inverter I1 or the transistor MN1, and W represents the switching time of the charge pump 42, respectively.

도 3에 도시된 본 발명에 의한 광 대역 위상 동기 루프는 수학식 5로부터 알 수 있듯이, 주파수 에러율에 해당하는 인버터 어레이를 턴온시켜 미리 정의된 가중치로 전류를 저역 통과 필터(44)로 흘려줌으로서 전술한 도 1에 도시된 펄스 폭 변조 방식의 제어 전압 조절형태와 동일한 효과를 보인다.As can be seen from Equation 5, the wideband phase-locked loop according to the present invention shown in FIG. 3 turns on an inverter array corresponding to a frequency error rate and flows current into the low pass filter 44 at a predetermined weight. 1 shows the same effect as the control voltage regulation of the pulse width modulation method shown in FIG.

도 3에 도시된 광 대역 위상 동기 루프에서는 주파수 차가 10비트인 경우로 가정하였기 때문에, 전하 펌프(42)에 트랜지스터가 20개 도시 되었지만, 주파수 차가 N비트인 경우 전하 펌프(42)에 도시된 트랜지스터의 수는 2N가 된다.Since the frequency difference is assumed to be 10 bits in the wideband phase locked loop shown in FIG. 3, 20 transistors are shown in the charge pump 42. However, when the frequency difference is N bits, the transistors shown in the charge pump 42 are shown. The number of becomes 2N.

이상에서 설명한 바와 같이, 본 발명에 의한 광 대역 위상 동기 루프 및 그의 제어 전압 발생 방법은 주파수 차가 크면 전하 펌프로 많은 전류를 출입시키고, 주파수 차가 적으면 소량의 전류를 저역 통과 필터에 출입시키므로, 즉, 주파수 에러에 따라 각기 다른 가중치로 전하 펌프를 제어함으로서 시스템의 응답 특성을 최적화시킬 수 있을 뿐만 아니라, 전하 펌프 전류 이득의 고정된 형태에서 발생할 수 있는 주파수 에러량의 누적으로 인한 풀 아웃(Pull-out) 현상을 근본적으로 제거할 수 있어, EFM 신호의 클럭 복원과 같은 빠른 응답 특성이 요구되는 시스템에 매우 효과가 있다.As described above, the wideband phase locked loop and the method of generating the control voltage thereof according to the present invention allow a large amount of current to enter and exit a charge pump when the frequency difference is large, and a small amount of current enters and exits the low pass filter when the frequency difference is small. In addition, by controlling the charge pump with different weights according to the frequency error, the response characteristics of the system can be optimized as well as the pull-out due to the accumulation of the frequency error that can occur in a fixed form of the charge pump current gain. fundamentally eliminated, which is very effective for systems requiring fast response characteristics such as clock recovery of EFM signals.

Claims (9)

제어 전압에 응답하여 발진하는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기를 갖는 광 대역 위상 동기 루프에 있어서,A wide band phase locked loop having a voltage controlled oscillator for outputting an oscillation signal having a frequency oscillating in response to a control voltage, EFM을 구성하는 기본 클럭의 주파수와 상기 발진 신호의 주파수의 크기를 비교하고, 상기 기본 클럭의 주파수와 상기 발진 신호의 주파수간의 주파수 차를 검출하는 주파수 차 검출 수단;Frequency difference detecting means for comparing a frequency of the base clock constituting the EFM with a magnitude of the frequency of the oscillation signal and detecting a frequency difference between the frequency of the base clock and the frequency of the oscillation signal; 상기 주파수 차에 상응하여 펄스 폭을 변조한 신호를, 상기 비교된 결과에 응답하여 상향 또는 하향 펄스 폭 변조 신호로서 출력하는 펄스 폭 변조수단;Pulse width modulation means for outputting a signal obtained by modulating a pulse width corresponding to the frequency difference as an upward or downward pulse width modulation signal in response to the comparison result; 상기 상향 또는 상기 하향 펄스 폭 변조 신호에 응답하여 가변되는 시간 동안, 상기 상향 또는 상기 하향 펄스 폭 변조 신호에 응답하여 양(+) 또는 음(-)의 전류를 출력하는 전하펌프; 및A charge pump configured to output a positive or negative current in response to the upward or downward pulse width modulation signal during a variable time in response to the upward or downward pulse width modulation signal; And 상기 양 또는 상기 음의 전류에 비례하여 발생한 상기 제어전압을 상기 전압 제어 발진기로 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 광 대역 위상 동기 루프.And a low pass filter for outputting the control voltage generated in proportion to the positive or negative current to the voltage controlled oscillator. 제1항에 있어서, 상기 펄스 폭 변조 수단은The method of claim 1, wherein the pulse width modulation means 상기 주파수 차에 상응하여 펄스 폭을 변조한 신호를 상기 비교된 결과에 응답하여 상기 상향 펄스 폭 변조 신호로서 출력하는 제1펄스 폭 변조 수단; 및First pulse width modulation means for outputting a signal obtained by modulating a pulse width corresponding to the frequency difference as the upward pulse width modulation signal in response to the comparison result; And 상기 주파수 차에 상응하여 펄스 폭을 변조한 신호를 상기 비교된 결과에 응답하여 상기 하향 펄스 폭 변조 신호로서 출력하는 제2펄스 폭 변조 수단을 구비하는 것을 특징으로 하는 광 대역 위상 동기 루프.And a second pulse width modulation means for outputting a signal obtained by modulating a pulse width corresponding to the frequency difference as the downward pulse width modulation signal in response to the comparison result. 제2항에 있어서, 상기 전하 펌프는The method of claim 2, wherein the charge pump 상기 상향 펄스 폭 변조 신호에 응답하여 스위칭되어 상기 양의 전류를 상기 저역 통과 필터로 출력하는 제1스위칭수단; 및First switching means for switching in response to the upward pulse width modulation signal to output the positive current to the low pass filter; And 상기 하향 펄스 폭 변조 신호에 응답하여 스위칭되어 상기 음의 전류를 상기 저역 통과 필터로 출력하는 제2스위칭수단을 구비하는 것을 특징으로 하는 광 대역 위상 동기 루프.And second switching means for switching in response to the downlink pulse width modulated signal to output the negative current to the low pass filter. 제어 전압에 응답하여 발진하는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기를 갖는 광 대역 위상 동기 루프에서 수행되는 상기 제어 전압 발생 방법에 있어서,A method for generating a control voltage performed in a wide band phase locked loop having a voltage controlled oscillator for outputting an oscillation signal having a frequency oscillating in response to a control voltage, EFM을 구성하는 기본 클럭의 주파수가 상기 발진 신호의 주파수 보다 큰가를 판단하는 단계;Determining whether the frequency of the base clock constituting the EFM is greater than the frequency of the oscillation signal; 상기 기본 클럭의 주파수가 상기 발진신호의 주파수보다 크면, 상기 기본 클럭의 주파수와 상기 발진 신호의 주파수간의 주파수 차에 상응하는 시간동안 양의 전류를 발생하는 단계;If the frequency of the base clock is greater than the frequency of the oscillation signal, generating a positive current for a time corresponding to the frequency difference between the frequency of the base clock and the frequency of the oscillation signal; 상기 기본 클럭의 주파수가 상기 발진신호의 주파수보다 적으면, 상기 주파수 차에 상응하는 시간동안 음의 전류를 발생하는 단계; 및Generating a negative current for a time corresponding to the frequency difference if the frequency of the basic clock is less than the frequency of the oscillation signal; And 상기 양의 전류 또는 상기 음의 전류에 상응하여 상기 제어 전압을 발생하는 단계를 구비하는 것을 특징으로 하는 광 대역 위상 동기 루프의 제어 전압 발생 방법.Generating the control voltage in correspondence with the positive current or the negative current. 제어 전압에 응답하여 발진하는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기를 갖는 광 대역 위상 동기 루프에 있어서,A wide band phase locked loop having a voltage controlled oscillator for outputting an oscillation signal having a frequency oscillating in response to a control voltage, EFM을 구성하는 기본 클럭의 주파수와 상기 발진 신호의 주파수의 크기를 비교하고, 상기 기본 클럭의 주파수와 상기 발진 신호의 주파수간의 주파수 차를 검출하는 주파수 차 검출 수단;Frequency difference detecting means for comparing a frequency of the base clock constituting the EFM with a magnitude of the frequency of the oscillation signal and detecting a frequency difference between the frequency of the base clock and the frequency of the oscillation signal; 상기 주파수 차에 응답하여 크기가 가변된 양 또는 음의 전류를 상기 비교된 결과에 응답하여 출력하는 전하 펌프; 및A charge pump for outputting a positive or negative current having a variable magnitude in response to the frequency difference in response to the compared result; And 상기 양 또는 상기 음의 전류에 비례하여 발생된 상기 제어전압을 상기 전압 제어 발진기로 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 광 대역 위상 동기 루프.And a low pass filter for outputting the control voltage generated in proportion to the positive or negative current to the voltage controlled oscillator. 제5항에 있어서, 상기 전하 펌프는The method of claim 5, wherein the charge pump 상기 비교된 결과에 응답하여 스위칭되는 적어도 두개 이상의 스위칭 수단들을 갖는 제1스위칭열; 및A first switching train having at least two switching means switched in response to the compared result; And 상기 비교된 결과에 응답하여 스위칭되는 적어도 두개 이상의 스위칭 수단들을 갖는 제2스위칭열을 구비하고,A second switching train having at least two switching means switched in response to the compared result; 상기 제1스위칭열의 각 스위칭 수단은 상기 주파수 차의 해당 비트에 응답하여 서로 다른 상기 양의 전류를 상기 저역 통과 필터로 출력하고,Each switching means of the first switching string outputs the different amounts of current to the low pass filter in response to a corresponding bit of the frequency difference, 상기 제2스위칭열의 각 스위칭 수단은 상기 주파수 차의 해당 비트에 응답하여 서로 다른 상기 음의 전류를 상기 저역 통과 필터로 출력하는 것을 특징으로 하는 광 대역 위상 동기 루프.And each switching means of the second switching string outputs the different negative currents to the low pass filter in response to a corresponding bit of the frequency difference. 제6항에 있어서, 상기 제1스위칭열의 상기 스위칭 수단들 각각은 서로 다른 외형비를 갖는 트랜지스터인 것을 특징으로 하는 광 대역 위상 동기 루프.7. The wide band phase locked loop as claimed in claim 6, wherein each of the switching means of the first switching string is a transistor having a different aspect ratio. 제6항 또는 제7항에 있어서, 상기 제2스위칭열의 상기 스위칭 수단들 각각은 서로 다른 외형비를 갖는 트랜지스터인 것을 특징으로 하는 광 대역 위상 동기 루프.8. A wideband phase locked loop as claimed in claim 6 or 7, wherein each of said switching means of said second switching string is a transistor having a different aspect ratio. 제어 전압에 응답하여 발진하는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기를 갖는 광 대역 위상 동기 루프에서 수행되는 상기 제어 전압 발생 방법에 있어서,A method for generating a control voltage performed in a wide band phase locked loop having a voltage controlled oscillator for outputting an oscillation signal having a frequency oscillating in response to a control voltage, EFM을 구성하는 기본 클럭의 주파수가 상기 발진 신호의 주파수보다 큰가를 판단하는 단계;Determining whether the frequency of the basic clock constituting the EFM is greater than the frequency of the oscillation signal; 상기 기본 클럭의 주파수가 상기 발진 신호의 주파수보다 크면, 상기 기본 클럭의 주파수와 상기 발진신호의 주파수간의 주파수 차에 상응하는 량의 양의 전류를 발생하는 단계;If the frequency of the base clock is greater than the frequency of the oscillation signal, generating an amount of current corresponding to a frequency difference between the frequency of the base clock and the frequency of the oscillation signal; 상기 기본 클럭의 주파수가 상기 발진 신호의 주파수보다 적으면, 상기 주파수 차에 상응하는 량의 음의 전류를 발생하는 단계; 및Generating a negative current in an amount corresponding to the frequency difference when the frequency of the basic clock is less than the frequency of the oscillation signal; And 상기 양의 전류 또는 상기 음의 전류에 상응하여 상기 제어 전압을 발생하는 단계를 구비하는 것을 특징으로 하는 광 대역 위상 동기 루프의 제어 전압 발생 방법.Generating the control voltage in correspondence with the positive current or the negative current.
KR1019970005247A 1997-02-21 1997-02-21 Wide range pll and method for generating control voltage thereof KR100213234B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970005247A KR100213234B1 (en) 1997-02-21 1997-02-21 Wide range pll and method for generating control voltage thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970005247A KR100213234B1 (en) 1997-02-21 1997-02-21 Wide range pll and method for generating control voltage thereof

Publications (2)

Publication Number Publication Date
KR19980068576A KR19980068576A (en) 1998-10-26
KR100213234B1 true KR100213234B1 (en) 1999-08-02

Family

ID=19497582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005247A KR100213234B1 (en) 1997-02-21 1997-02-21 Wide range pll and method for generating control voltage thereof

Country Status (1)

Country Link
KR (1) KR100213234B1 (en)

Also Published As

Publication number Publication date
KR19980068576A (en) 1998-10-26

Similar Documents

Publication Publication Date Title
US8667038B1 (en) Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation
US6825731B2 (en) Voltage controlled oscillator with frequency stabilized and PLL circuit using the same
JP6121749B2 (en) Phase locked loop
US6781425B2 (en) Current-steering charge pump circuit and method of switching
US6466100B2 (en) Linear voltage controlled oscillator transconductor with gain compensation
US6542041B2 (en) Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof
US6927611B2 (en) Semidigital delay-locked loop using an analog-based finite state machine
JPH11163696A (en) Frequency comparator and clock reproduction circuit using the comparator
JPH10336021A (en) Phase locked loop circuit utilizing schmitt trigger circuit
JP2008072469A (en) Pll circuit
US5783971A (en) Loop filter of a phase-locked loop
US5319320A (en) Phase-locked loop having frequency and phase control current pumps
US6526111B1 (en) Method and apparatus for phase locked loop having reduced jitter and/or frequency biasing
US6466069B1 (en) Fast settling charge pump
CA2105107C (en) Voltage to current converter with independent loop gain and frequency control
US8120431B2 (en) Variable loop bandwidth phase locked loop
KR100213234B1 (en) Wide range pll and method for generating control voltage thereof
US20020075081A1 (en) Phase lock loop destress circuit
US6512403B2 (en) Phase-locked loop for reducing frequency lock time
KR100207494B1 (en) Phase locked loop with wide frequency introducing range
KR19990030658A (en) Fast Phase-Locked Loop and Its Locking Method
KR20000022898A (en) Pll circuit
JP2837592B2 (en) Control oscillation circuit of phase locked loop circuit
JP2000188542A (en) Phase locked loop
WO2002037683A2 (en) Phase lock loop circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee