KR100212846B1 - 영상부호화시스템의 가상-물리 어드레스 변환장치 - Google Patents

영상부호화시스템의 가상-물리 어드레스 변환장치 Download PDF

Info

Publication number
KR100212846B1
KR100212846B1 KR1019960043242A KR19960043242A KR100212846B1 KR 100212846 B1 KR100212846 B1 KR 100212846B1 KR 1019960043242 A KR1019960043242 A KR 1019960043242A KR 19960043242 A KR19960043242 A KR 19960043242A KR 100212846 B1 KR100212846 B1 KR 100212846B1
Authority
KR
South Korea
Prior art keywords
address
bus
virtual
unit
driven
Prior art date
Application number
KR1019960043242A
Other languages
English (en)
Other versions
KR19980023742A (ko
Inventor
이수정
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960043242A priority Critical patent/KR100212846B1/ko
Publication of KR19980023742A publication Critical patent/KR19980023742A/ko
Application granted granted Critical
Publication of KR100212846B1 publication Critical patent/KR100212846B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Abstract

본 발명은 영상 부호화시스템에서 호스트 제어기와 부호화부 및 복호화부 등이 연결되는 호스트 버스상의 가상 어드레스를 해당 부호화부 및 복호화부 등에서 물리 어드레스로 변환하는 가상-물리 어드레스 변환장치에 관한 것이다.
본 발명의 변환장치는 기능블럭을 호스트 버스에 인터페이스함과 아울러 어드레스버스상에 특정값이 구동되면 라이트제어신호를 발생하고, 소정의 값이 구동되면 리드제어신호를 발생하는 버스인터페이스수단(210); 버스 인터페이스수단의 라이트제어신호를 입력받아 데이터 버스상에 구동되는 데이터를 래치하여 저장하고 있다가 상기 리드제어신호가 입력되면 저장된 인덱스를 출력하는 어드레스 공간 테이블부(220); 및 상기 어드레스 버스상에 소정의 값이 구동되면 그 값에 해당하는 시작어드레스에 상기 어드레스 공간 테이블로부터 입력되는 인덱스를 가산하여 물리 어드레스를 출력하는 어드레스 변환부(240)가 구비된다.
이와 같이, 본 발명에 따른 가상-물리 어드레스 변환기는 영상부호화시스템등에서 호스트 제어기가 출력하는 가상 어드레스를 물리 어드레스로 용이하게 변환시켜 줌으로써 영상부호화의 구현을 용이하게 하는 효과가 있다.

Description

영상부호화시스템의 가상-물리 어드레스 변환장치( An apparatus for translating virtual address to physical address in a MPEG2 encoder )
본 발명은 영상 부호화시스템에서 호스트 제어기와 부호화부 및 복호화부 등이 연결되는 호스트 버스상의 가상 어드레스를 해당 부호화부 및 복호화부 등에서 물리 어드레스로 변환하는 가상-물리 어드레스 변환장치에 관한 것이다.
일반적인 영상관련 국제 기술을 간략히 소개하면, MPEG-1은 1.5Mbps 전송율의 일반 디지털 저장매체를 대상으로 하며 1993년 국제표준(ISO/IEC 11172-1/2/3)으로 채택되었고, MPEG2는 런던회의(92년 11월)에서 전송율을 3-10Mbps에서 3-15Mbps로 상향 조정함과 아울러 그 대상을 CD-ROM, Dogital TV, LDP, CATV에 HDTV를 포함시켰다. 그리고 1998년 말에 잠정 국제 표준(DIS)에서는 전송율을 100Mbps까지 확장한 후, 1995년 초에 그 주요부분들이 국제 표준(ISO/IEC 13818-1/2/3)으로 채택되었다.
이와 같이 MPEG2가 확정됨에 따라 이 국제 표준을 적용하여 각종 영상 시스템을 개발하려는 노력이 활발히 진행되고 있다. 예컨대, 고화질 텔레비젼(HDTV) 분야에 있어서 미국에서는 MPEG2 MP@HL에 근거한 영상압축기술을 이용하여 방송시스템 규격을 완성해 가는 단계에 있다.
한편, 이와 같은 동영상 압축 부호화 시스템을 하드웨어로 구현함에 있어 그 시스템이 수행하는 기능이 매우 복잡하고 많은 연산과정을 필요로 하기 때문에 전체 시스템의 동작을 제어하기 위한 호스트 제어기, 및 각 기능블럭에서 해당 기능블럭을 처리하기 위한 로칼 제어기의 사용이 필수적이고, 이들 제어기는 대부분 프로세서의 코어로 구현됨이 바람직하다.
따라서 이들 제어기 사이에는 데이터를 교환하기 위하여 호스트 버스가 요구되고, 이 호스트 버스를 공유하여 데이터를 전달하기 위해서는 각종 버스 오퍼레이션 및 중재동작이 정의되어야 하는데, 이들 동작은 제어기를 구현하는 프로세서 코어의 아키택춰에 따라 정해진다. 예컨대, 현대전자의 MPEG2 복호기 칩인 HDM8211M은 제어기로서 마이크로 스파크(MicroSPARC) RISC 코어를 사용하여 구현되며, M-버스를 이용하고 있다.
그리고 호스트 제어기가 호스트 버스에 연결된 각 기능블럭들을 제어 혹은 그 기능블럭들과 데이터를 교환함에 있어서 호스트 버스상에서는 가상 어드레스(virtual address)를 사용하는 것이 바람직하다. 즉, 가상 어드레스를 사용할 경우에는 시스템 설계시 물리적인 구성에 관계없이 각 기능블럭을 논리적으로 설계할 수 있어 설계가 용이하며 물리적인 구조의 변경에 대해서도 적응성이 뛰어난 장점이 있다. 더욱이 시스템 설계시 디버깅이 용이하여 설계기간을 단축할 수 있다.
그러나 이와 같이 가상 어드레스를 사용할 경우에는 가상 어드레스(virtual address)를 실제의 물리적인 어드레스(physical address)로 변환해주기 위한 가상-물리 어드레스 변환장치가 필요하게 된다.
이에 본 발명은 상기와 같은 필요성을 충족시키기 위하여 영상압축 부호화시스템에서 가상 어드레스( virtual address )를 물리 어드레스(physical address)로 변환시켜주기 위한 가상-물리 어드레스 변환기를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 데이터 버스와 어드레스 버스를 포함하는 호스트 버스상에서 구동되는 가상 어드레스를 호스트 버스에 연결된 각 기능블럭들에서 물리적인 어드레스로 변환하여 해당 메모리상에 저장하도록 된 영상 부호화시스템에 있어서, 상기 기능블럭을 호스트 버스에 인터페이스함과 아울러 어드레스버스상에 특정값이 구동되면 라이트제어신호를 발생하고 소정의 값이 구동되면 리드제어신호를 발생하는 버스인터페이스수단; 상기 버스 인터페이스수단의 라이트제어신호를 입력받아 데이터 버스상에 구동되는 데이터를 래치하여 저장하고 있다가 상기 리드제어신호가 입력되면 저장된 인덱스를 출력하는 어드레스 공간 테이블; 및 상기 어드레스 버스상에 소정의 값이 구동되면 그 값에 해당하는 시작어드레스에 상기 어드레스 공간 테이블로부터 입력되는 인덱스를 가산하여 물리 어드레스를 출력하는 어드레스 변환부가 구비된 것을 특징으로 한다.
이와 같이 본 발명에 따라 호스트 버스에서 호스트 제어기가 구동하는 가상 어드레스를 물리적인 어드레스로 바꿔줌으로써 시스템 설계에 융통성을 부여할 수 있다.
도 1은 본 발명이 적용되는 영상부호화시스템을 개략적으로 도시한 블록도이고,
도 2는 본 발명에 따른 가상-물리 어드레스변환장치를 도시한 블록도이고,
도 3은 도2에 도시된 어드레스 변환부의 세부 블럭도이고,
도 4는 본 발명에 따라 가상어드레스를 물리어드레스로 매핑하는 개념을 도시한 도면이고,
도 5는 본 발명에 따른 동작 타이밍도이며,
도 6은 도 2에 도시된 어드레스공간 테이블의 예시도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 호스트 제어기 110 : 움직임추정부
120 : 복호화부 130 : 부호화부
200 : 가상-물리 어드레스 변환부 210 : 버스 인터페이스부
220 : 어드레스공간 테이블부 230 : 어드레스 변환부
231 : 디코더 232∼234 : 시작어드레스 저장부
235∼237 : 가산기 238-1∼238-3 : 버퍼
240 : 램
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
도 1은 본 발명이 적용되는 영상 압축 부호화 시스템(MPEG2 엔코더)의 예를 도시한 블록도이고, 도 2는 본 발명에 따른 가상-물리 어드레스변환장치를 도시한 블록도이며, 도 3은 도2에 도시된 어드레스 변환부의 세부 블록도이다. 또한, 도 4는 본 발명에 따라 가상어드레스를 물리어드레스로 매핑하는 개념을 도시한 도면이고, 도 5는 본 발명에 따른 동작 타이밍도이며, 도 6은 도 2에 도시된 어드레스공간 테이블의 예시도이다.
본 발명이 적용되는 영상 부호화 시스템은 도 1에 도시된 바와 같이, 시스템을 제어하기 위한 호스트 제어기(100)와 동영상 압축부호화를 수행하는 부호화부(130), 움직임 추정을 위해 압축 부호화된 영상을 복호화는 복호화부(120), 부호화되기전 영상과 복호화된 영상을 비교하여 움직임 벡터를 산출하는 움직임 추정부(110)로 구성되어 있다.
여기서, 호스트 제어기(100)는 호스트 버스를 통해 각 기능블럭들에 데이터를 전달함과 아울러 각종 제어신호를 발생하여 시스템의 전체동작을 제어하고, 부호화부(130)는 호스트 버스에 연결된 가상-물리 어드레스 변환기(200)를 통해 버스와 접속되어 영상 데이터를 압축 부호화하고, 복호화부(120)는 상기 영상 부호화부(130)에서 압축 부호화된 영상 데이타를 다시 복호하여 이전 프레임에 대한 영상을 재생하고, 움직임 추정부(110)는 상기 복호화부(120)에서 재생된 이전영상과 새로 입력된 영상을 비교하여 움직임 추정을 수행한다. 이와 같은 각 구성블럭의 동작은 앞서 설명한 바와 같이, MPEG2에 의해 국제 규격으로 정해진 영상 압축 부호화/복호화를 수행하며, 그 세부적인 기능은 규격 등으로 잘 알려져 있으므로 더 이상의 자세한 설명은 생략하기로 한다.
한편, 본 발명에 따른 가상-물리 어드레스 변환기는 도 2에 도시된 바와 같이, 버스인터페이스부(210), 어드레스공간 테이블부(220), 어드레스 변환부(230)로 구성되어 호스트 버스를 통해 제어기가 구동하는 가상 어드레스를 디코딩하여 각 기능블럭에 필요한 물리 어드레스를 발생한다.
즉, 본 발명에 따른 가상-물리 어드레스 변환은 도 4에 도시된 바와 같이, 호스트 제어기(100)가 사용하는 가상 어드레스를 물리 어드레스로 변환하는 바, 그 개념을 먼저 살펴보면 다음과 같다.
호스트 버스는 통상의 일반적인 버스와 같이, 어드레스 버스, 데이터 버스, 제어신호버스 등으로 구성되는데, 본 발명의 실시예에서 데이터 버스는 16비트이고, 어드레스 버스는 3비트로 이루어져 있으며, 제어신호 버스는 본 발명과 관련된 신호선에 대해서만 필요에 따라 정의하여 사용하기로 한다.
호스트 제어기(100)는 3비트의 어드레스선을 통해 8종류의 어드레스 공간을 정의하고, 각각의 어드레스 공간에서는 16비트의 데이터 혹은 어드레스를 데이터 버스상에 출력한다. 즉, 본 발명에 사용되는 호스트 버스의 동작 타이밍을 설명하면, 도 5에 도시된 바와 같이, 버스 클럭에 따라 16비트 데이터 버스상에 데이터 혹은 어드레스를 구동함과 동시에 어드레스 버스상에 해당 버스 사이클의 데이터 버스에 구동되는 신호를 정의하는 어드레스 공간신호를 출력한다.
이때 어드레스 공간은 도 6에 도시된 바와 같이, 3비트 어드레스 버스상에 구동되는 신호에 의해 식별되는 8개의 공간영역으로 구분되는데, 본 발명의 실시예에서는 어드레스 공간1과 5, 6, 7만 정의하여 사용한다. 이러한 어드레스 공간의 정의는 시스템을 어떻게 구현할지에 따라 다양한 방식으로 정의하여 사용할 수 있는데, 본 발명의 실시예에서는 어드레스 공간신호가 1일 경우에 데이터 버스상의 16비트는 어드레스로 사용되고, 어드레스 공간신호가 5, 6, 7일 경우에는 그룹관련 데이터를 나타낸다.
예컨대, 어드레스 공간신호가 5일 경우에는 데이터버스상에 구동되는 데이터는 그룹A(본 발명의 실시예에서는 엔코더)와 관련된 데이터를 나타내고, 6일 경우에는 그룹B(본 발명의 실시예에서는 픽쳐)와 관련된 데이터를 나타내며, 7일 경우에는 그룹C(본 발명의 실시예에서는 슬라이스/매크로 블럭)과 관련된 데이터를 나타낸다. 그리고 이들 그룹 데이터는 호스트 제어기(100)에서 각각 256개의 가상 어드레스로 관리된다.
즉, 호스트 제어기상에서 그룹A, B, C의 데이터는 도 4에 도시된 바와 같이, 모두 00∼FF까지 256 워드(혹은 바이트)의 동일한 가상 어드레스 공간을 가지고 있다. 따라서 이들 가상 어드레스의 데이터를 호스트 버스에 연결된 다른 기능블럭에서 저장하여 처리할 경우에는 동일 영역상에 있는 각 그룹의 가상 어드레스를 서로 중복되지 않은 실제의 물리 어드레스로 변환하여 리드/라이트를 수행해야 한다.
이와 같이 호스트 제어기가 그룹화된 일련의 데이터를 가상 어드레스로 취급하므로써 각 그룹의 실제적인 물리구조에 관계없이 각 기능블럭들을 논리적으로 처리할 수 있으므로 시스템 설계시 프로그래밍이 용이하다.
그리고 이러한 가상 어드레스 공간을 물리 어드레스공간으로 매핑하기 위해서는 도 4에 도시된 바와 같이, 각 그룹에 대한 시작번지를 할당해준 후, 인덱스(혹은 가상어드레스)를 하나의 오프어드레스로 취급하므로써 용이하게 물리 어드레스로 매핑시킬 수 있다.
도 2를 참조하면, 버스 인터페이스부(210)는 호스트 버스에 구동되는 신호를 모니터하고 있으면서 필요에 따라 데이터와 어드레스를 래치하여 어드레스공간 테이블부로 출력하거나 어드레스 변환부로 출력한다.
어드레스공간 테이블부(220)는 도 6에 도시된 바와 같이, 어드레스 버스에서 구동되는 3비트신호에 따라 구분되는 8개 공간의 영역을 가지며, 해당 사이클에 데이터 버스에서 구동되는 데이터를 래치하여 저장할 수 있도록 되어 있다. 이러한 어드레스공간 테이블부(220)는 램(RAM)등으로 구현될 수 있다.
도 6에 있어서, 어드레스 공간 테이블은 3비트 어드레스신호에 의해 구분되며, 해당 사이클의 16비트 데이터를 래치하여 저장한다.
이때, 본 발명의 실시예에서 어드레스0, 어드레스 2, 3, 4는 미정의 상태이며, 어드레스공간신호가 1 일 경우, 데이터 버스상에 구동되는 16비트 데이터중에서 하위 8비트는 인덱스(index)를 나타내고, 비트 8은 엑세스 타임마다 반전되는 AI비트이고, 나머지 7비트는 사용이 유보된 미정의 비트들이다. 또한 어드레스 5, 6, 7은 그룹(group) 데이타를 나타내고, 이때의 데이터는 테이블에 저장될 수도 있으나 어드레스 변환부(230)가 출력하는 물리 어드레스의 메모리(즉, 램: 240)상에 바로 저장된다.
어드레스 변환부(230)는 도 3에 도시된 바와 같이, 디코더(231), 시작어드레스 저장부(232∼234), 가산기(235∼237), 삼상 버퍼(238-1∼238-3)로 구성되어 어드레스 공간 테이블부(220)가 출력하는 인덱스(index)와 버스 인터페이스부(210)로부터 어드레스신호를 입력받아 각 그룹에 해당하는 물리 어드레스를 발생하고, 이 물리어드레스에 해당 사이클의 데이터를 저장할 수 있도록 한다.
즉, 그룹A의 가상 어드레스(즉, 인덱스)를 Vir.ada라 하고, 그룹 A의 실제 시작어드레스를 SADDa라 하면, 그룹 A의 가상 어드레스 Vir.ada에 대한 물리 어드레스는 다음 수학식 1과 같이 구해지고, 그룹B의 가상 어드레스를 Vir.adb라 하고, 그룹B의 실제 시작어드레스를 SADDb라 하면, 그룹 B의 가상 어드레스 Vir.adb에 대한 물리 어드레스는 다음 수학식 2과 같이 구해진다. 또한, 그룹C의 가상 어드레스를 Vir.adc라 하고, 그룹C의 실제 시작어드레스를 SADDc라 하면, 그룹C의 가상 어드레스 Vir.adc에 대한 물리 어드레스는 다음 수학식 3과 같이 구해진다.
도 4에서는 그룹 A의 시작 어드레스가 100H일 경우에 00H부터 FFH까지의 가상어드레스는 100H부터 1FFH까지의 물리 어드레스로 매핑되고, 그룹 B의 시작 어드레스가 300H일 경우에 00H부터 FFH까지의 가상어드레스는 300H부터 3FFH까지의 물리 어드레스로 매핑되고, 그룹 C의 시작 어드레스가 500H일 경우에 00H부터 FFH까지의 가상어드레스는 500H부터 5FFH까지의 물리 어드레스로 매핑되는 것을 나타낸다.
상기와 같은 구성의 동작을 도 5의 타이밍을 참조하여 자세히 설명하면 다음과 같다.
호스트 버스상에서 시스템 클럭(CLK)에 따라 어드레스 버스에 12(110)이 구동되고, 데이터 버스상에 87H이 구동되었다고 하자. 본 발명에 따른 버스인터페이스부(210)는 어드레스버스의 신호를 디코딩하여 1이므로 라이트제어신호를 출력하여 데이터 버스상의 16비트 데이터를 래치하여 어드레스 공간 테이블에 저장하게 한다. 이때, 어드레스 공간신호가 1이므로, 데이터 버스상에 구동되는 16비트의 데이터는 도 6에 도시된 바와 같이 하위 8비트(87H)가 인덱스(즉, 가상 어드레스)인 것을 알 수 있다.
이어서 어드레스 버스상에 1012(510)이 구동되고, 데이터 버스상에 001FH가 구동된다면, 버스인터페이스부(210)는 어드레스 공간테이블부(220)로 리드제어신호를 출력하여 테이블상에 저장된 인덱스 87H를 어드레스 변환부(230)로 출력하게 하고, 어드레스 버스상의 어드레스신호 510를 어드레스 변환부(230)로 출력한다.
어드레스 변환부(230)의 디코더(231)는 버스인터페이스부(210)를 통해 입력되는 3비트 어드레스신호를 디코딩하여 어드레스신호가 5이므로 제1 시작어드레스 저장부(232)와 제1 삼상버퍼(235)를 인에이블시켜 제1 시작어드레스 저장부(232)에 저장된 시작 어드레스(SADDa)를 출력하게 한다. 그리고 제1 가산기(235)는 어드레스공간테이블부(220)가 출력하는 인덱스와 제1 시작어드레스(SADDa)를 가산하여 그룹A에 해당하는 물리 어드레스를 출력함과 아울러 해당 사이클에 데이터 버스상에 구동된 16비트 데이터를 상기 물리 어드레스가 가리키는 영역의 메모리에 저장할 수 있도록 한다. 즉, 제1 가산기(235)는 인덱스 87H과 제1 시작어드레스 저장부(232)에 저장된 시작어드레스 SADDa를 가산한 물리 어드레스(SADDa+87H)를 출력한다.
따라서 램(240)상의 SADDa+87H물리 어드레스에는 호스트 제어기가 출력하는 그룹 A의 데이터 001FH가 저장되게 된다.
만일, 어드레스 버스상에 구동되는 어드레스신호가 6이면, 상기 디코더(231)가 출력하는 제어신호에 의해 제2 시작어드레스 저장부(233)와 제2 삼상버퍼(238-2)가 인에이블되고, 따라서 제2 가산기(236)가 인덱스와 제2 시작어드레스(SADDb)를 가산한 결과를 그룹B의 물리 어드레스로서 출력하게 하고, 어드레스 버스상에 구동되는 어드레스신호가 7이면, 상기 디코더(231)가 출력하는 제어신호에 의해 제3 시작어드레스 저장부(234)와 제3 삼상버퍼(238-3)가 인에이블되고, 따라서 제3 가산기(237)가 인덱스와 제3 시작어드레스(SADDc)를 가산한 결과를 그룹C의 물리 어드레스로서 출력하게 한다.
이와 같이 호스트 제어기(100)는 호스트버스상에 그룹데이타를 전달할 경우에, 어드레스공간신호를 1로 구동함과 동시에 데이터 버스상에 인덱스 데이터를 구동하고, 이어서 그룹 데이터 사이클에서 어드레스 버스상에 해당 그룹의 어드레스신호를 구동함과 동시에 데이터 버스상에 해당 그룹 데이타를 출력한다.
그러면 본 발명에 따른 가상-물리 어드레스 변환기(200)는 버스 인터페이스부(210)에서 어드레스 버스상의 어드레스신호를 모니터하고 있다가 어드레스신호가 1이 되면, 데이터 버스상의 데이터를 래치하여 테이블에 저장하고 있다가 어드레스신호가 5, 6, 혹은 7이 되면 테이블상의 인덱스를 출력하도록 리드제어신호를 출력하고, 어드레스 변환부는 각 그룹에 해당하는 어드레스신호에 따른 시작번지를 미리 저장하고 있다가 어드레스신호가 5, 6, 혹은 7이 되면 가산기에서 시작번지에 인덱스를 더한 물리 어드레스를 생성하고, 이를 램에 출력함과 아울러 램이 해당 어드레스영역에 데이터 버스상의 데이터를 래치하여 저장할 수 있도록 한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 가상-물리 어드레스 변환기는 영상부호화시스템등에서 호스트 제어기가 출력하는 가상 어드레스를 물리 어드레스로 용이하게 변환시켜 줌으로써 영상부호화의 구현을 용이하게 하는 효과가 있다.

Claims (5)

  1. 데이터 버스와 어드레스 버스를 포함하는 호스트 버스상에서 구동되는 가상 어드레스를 호스트 버스에 연결된 각 기능블럭들에서 물리적인 어드레스로 변환하여 해당 메모리상에 저장하도록 된 영상 부호화시스템에 있어서,
    상기 기능블럭을 호스트 버스에 인터페이스함과 아울러 어드레스버스상에 특정값이 구동되면 라이트제어신호를 발생하고, 소정의 값이 구동되면 리드제어신호를 발생하는 버스인터페이스수단(210);
    상기 버스 인터페이스수단의 라이트제어신호를 입력받아 데이터 버스상에 구동되는 데이터를 래치하여 저장하고 있다가 상기 리드제어신호가 입력되면 저장된 인덱스를 출력하는 어드레스 공간 테이블부(220); 및
    상기 어드레스 버스상에 소정의 값이 구동되면 그 값에 해당하는 시작어드레스에 상기 어드레스 공간 테이블로부터 입력되는 인덱스를 가산하여 물리 어드레스를 출력하는 어드레스 변환부(240)가 구비된 영상 부호화시스템의 가상-물리 어드레스 변환장치.
  2. 제1항에 있어서, 상기 어드레스 공간 테이블은 상기 버스인터페이스부의 제어신호에 따라 데이타를 리드 라이트할 수 있게 하는 램으로 이루어진 것을 특징으로 하는 영상 부호화시스템의 가상-물리 어드레스 변환장치.
  3. 제1항에 있어서, 상기 어드레스 변환부는 물리 어드레스의 시작주소를 저장하고 있는 적어도 하나 이상의 시작어드레스 저장부와, 상기 인덱스와 상기 시작 어드레스를 가산하여 물리어드레스를 출력하는 적어도 하나 이상의 가산기로 구성된 것을 특징으로 하는 영상 부호화시스템의 가상-물리 어드레스 변환장치.
  4. 제1항 혹은 제3항에 있어서, 상기 어드레스 변환부는 상기 어드레스신호에 따라 상기 시작어드레스 저장부와 상기 가산기를 선택하기 위한 디코더를 더 구비한 것을 특징으로 하는 영상 부호화시스템의 가상-물리 어드레스 변환장치.
  5. 제 3항에 있어서, 상기 어드레스 변환부는 상기 가산기의 출력을 버퍼링하기 위한 삼상버퍼를 더 구비한 것을 특징으로 하는 영상 부호화시스템의 가상-물리 어드레스 변환장치.
KR1019960043242A 1996-09-30 1996-09-30 영상부호화시스템의 가상-물리 어드레스 변환장치 KR100212846B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043242A KR100212846B1 (ko) 1996-09-30 1996-09-30 영상부호화시스템의 가상-물리 어드레스 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043242A KR100212846B1 (ko) 1996-09-30 1996-09-30 영상부호화시스템의 가상-물리 어드레스 변환장치

Publications (2)

Publication Number Publication Date
KR19980023742A KR19980023742A (ko) 1998-07-06
KR100212846B1 true KR100212846B1 (ko) 1999-08-02

Family

ID=19475762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043242A KR100212846B1 (ko) 1996-09-30 1996-09-30 영상부호화시스템의 가상-물리 어드레스 변환장치

Country Status (1)

Country Link
KR (1) KR100212846B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987252B1 (ko) * 2003-09-09 2010-10-12 삼성전자주식회사 비트스트림 데이터 처리를 위한 인터페이스 장치 및 방법

Also Published As

Publication number Publication date
KR19980023742A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
JP3220598B2 (ja) 可変長符号テーブルおよび可変長符号化装置
US6732240B2 (en) Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control unit
KR100240372B1 (ko) 데이타를 부호화 및 복호화하는 장치 및 방법
US20060023792A1 (en) Memory mapping apparatus and method for video decoder/encoder
KR20010043480A (ko) 디지털 방식으로 인코딩된 비디오 신호를 디코딩하기 위한가변길이 디코더
US7319794B2 (en) Image decoding unit, image encoding/ decoding devices using image decoding unit, and method thereof
US8625677B2 (en) Apparatus processing video stream
US7929777B2 (en) Variable length decoding device, variable length decoding method and image capturing system
US6820087B1 (en) Method and apparatus for initializing data structures to accelerate variable length decode
US6313766B1 (en) Method and apparatus for accelerating software decode of variable length encoded information
KR100212846B1 (ko) 영상부호화시스템의 가상-물리 어드레스 변환장치
JPS62230164A (ja) デジタル信号符号化／復号化回路
US6233280B1 (en) Video decoder for high picture quality
EP0779745B1 (en) Method of converting data outputting sequence in inverse DCT and circuit thereof
KR100771596B1 (ko) 디지털 캠코더 포맷 영상의 복호화 방법 및 장치
JPH09247466A (ja) 符号化装置
US5736945A (en) Circuit for zero-run developing RUN/LEVEL sets and method for zero-run developing the same
US6614437B1 (en) Apparatus and method for efficient memory utilization in an electronic system
JP2933029B2 (ja) デジタル信号符号化／復号化回路
KR100240005B1 (ko) 동영상 신호의 압축을 위한 프레임 메모리 제어방법 및 장치
KR100232490B1 (ko) 이산 코사인 변환 계수의 지그재그 스캔을 위한 판독 어드레스 발생장치
Chang et al. An experimental digital HDTV video decoder system
Onoye et al. Single chip implementation of MPEG2 decoder for HDTV level pictures
KR100228554B1 (ko) 비디오 인코더에서의 메모리 제어 방법
JPH10322643A (ja) 画像データ処理方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120503

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee